Tecnologia TTL

Rodrigo Wobeto de Araujo 993045-0

Samuel Cristiano de vila, 993831-1

Resumo: este artigo comenta um pouco sobre o

funcionamento de um dispositivo TLL, as classes de
dispositivos com sua velocidade de chaveamento e
potncia dissipada. Tambm mensionado os
parametros de sua configurao.
Palavra-chave:
Tecnologia
TTL,
transistor-transistor, Portas lgicas.

1.

Lgica

HISTRIA

Existem varias maneiras de projetar

dispositivos eletrnicos lgicos. No anos 30, os
laboratrios da Bell conceberam o primeiro
dispositivo lgico recorrendo a rels. O primeiro
computador digital, Eniac, desenvolvido nos
anos 40, utilizava circuitos lgicos baseados em
tubos de vcuo. A inveno do dodo
semicondutor e do transistor bipolar permitiu o
desenvolvimento de sistemas computacionais de
menor dimenso, maior rapidez e maior
capacidade de processamento. Nos anos 60, o
desenvolvimento
tecnolgico
permitiu
a
integrao de dodos, transistores e outros
componentes eletrnicos num nico dispositivo, o
circuito integrado (CI). Surge, assim, a primeira
famlia de CIs, baseados no mesmo tipo de
circuitos internos e com caractersticas de entrada
e sada semelhantes, com capacidade de
implementar diferentes tipos de funes lgicas.
De entre os vrios tipos de circuitos
internos dos CIs, consequentemente de famlias
lgicas, destaca-se a famlia TTL (Transistor
Transistor Logic), introduzida nos anos 60 e
utilizada em larga escala. No entanto, 10 anos
antes da inveno do transistor bipolar, foi
patenteado o transistor MOSFET ( metal-oxide
semicondutor field effect transistor (MOSFET)
ou apenas transistor MOS. Na altura, era reduzida
a sua aplicabilidade devido dificuldade de
fabrico e a velocidades reduzidas de operao.
Com os desenvolvimentos tecnolgicos nesta rea
assiste-se, atualmente, substituio da tecnologia
TTL pela tecnologia MOS e, particularmente, pela

tecnologia CMOS ( Complementary MOS).

Hoje em dia, a grande maioria dos circuitos com
nveis de integrao em larga escala, tais como
memrias e microprocessadores, utilizam a
tecnologia CMOS. No entanto, devido grande
popularidade dos CIs TTL, a maioria das famlias
CMOS so projetadas de modo a serem parcial ou
mesmo totalmente compatveis com a famlia
TTL.

2.

CIRCUITOS INTEGRADOS

Componentes electrnicos, integrados

num nico dispositivo, que implementam funes
lgicas elementares ou outras funes mais
complexas.
Exemplo: 74LS08

O circuito 74LS08 da srie 74, sub-famlia TTLLS, disponibiliza um conjunto de 4 portas AND
de duas entradas.
3.
1.

DISPOSITIVOS

TTL Padro

A figura a seguir mostra uma porta NAND

TTL. O transistor de entrada com mltiplos
emissores tpico das portas e outros dispositivos
na srie 7400. Cada emissor atua como um dodo;
portanto Q1 e o resistor de 4k atuam como uma
porta AND de duas entradas. O resto do circuito

inverte o sinal de forma que o circuito total atua

como uma porta NAND de duas entradas. Os
transistores de sada (Q3 e Q4 ) formam uma
conexo poste totem (um npn em srie com um
outro); este tipo de estgio de sada tpico na
maioria dos dispositivos TTL. Com um estgio de
sada poste de totem, ou o transistor superior ou o
inferior est conduzindo. Quando Q3 est
conduzindo, a sada alta; quando Q4 est
conduzindo, a sada baixa.

As tenses de entrada A e B so ou baixa

(idealmente aterradas) ou altas (idealmente +5V).
se A ou B baixa, a base Q1 abaixada para
aproximadamente 0,7V. isto reduz a tenso de
base de Q2 para quase zero. Em conseqncia, Q2
entra em corte. Com Q2 aberto, Q4 entra em corte,
e a base e Q3 elevada. Como Q3 atua como um
seguidor de emissor, a sada Y elevada para uma
tenso alta.
Por outro lado, quando A e B so ambas
tenses altas, os dodos de emissor de Q1 param
de conduzir e o dodo coletor passa a conduzir
diretamente. Isto fora a base de Q2 a ficar alta.
Por sua vez, Q4 entra em saturao, produzindo
uma sada baixa.
So usados transistores em poste de totem
porque eles produzem uma impedncia de sada
baixa. Ou Q3 funciona como um seguidor de
emissor (sada alta) ou Q4 saturado (sada baixa
). Quando Q3 est conduzindo, a impedncia de
sada aproximadamente 70; quando Q4 est
saturado, a impedncia de sada somente 12
(isto pode ser calculado a partir de informao na
folha de dados). De qualquer forma, a impedncia
de sada muito baixa. Isto significa que a tenso
de sada pode mudar rapidamente de um estado
para outro porque qualquer capacitncia parasita

de sada rapidamente carregada ou descarregada

por meio da baixa impedncia de sada.
Uma porta TTL padro tem uma dissipao
de potncia de cerca de 10mW e o tempo de
atraso de propagao o tempo que a sada de
uma porta leva par mudar aps as entradas terem
mudado. O tempo de atraso de propagao de uma
porta TTL padro aproximadamente 10ns.
Esta srie numerada de acordo com a
seguinte tabela:
Nmero do
Descrio
dispositivo
7400
Quatro portas NAND de duas
entradas
7402
Quatro portas NOR de duas entradas
7404
Seis inversores
7408
Quatros portas AND de duas
entradas
7410
Trs portas NAND de duas entradas
7411
Trs portas AND de trs entradas
7420
Duas portas NAND de quatro
entradas
7421
Duas portas AND de quatro entradas
7425
Duas portas NOR de quatro entradas
7427
Trs portas NOR de trs entradas
7430
Porta NAND de oito entradas
7486
Quatro portas OR-exclusivo de duas
entradas
Qualquer dispositivo da srie 7400
funciona em uma faixa de temperatura de 0 a
70C e em uma faixa de alimentao de 4,75 a
5,5V. Isto adequado para aplicaes comerciais.
A srie 5400, desenvolvida para
aplicaes militares, tem as mesmas funes
lgicas que a srie 7400, com exceo que ela
trabalha em uma faixa de temperatura de 55 a
125C e em uma faixa de alimentao de 4,5 a
5,5V. Embora os dispositivo da srie 5400 possam
substituir os dispositivos da srie 7400, eles
raramente so usados comercialmente em virtude
de seu custo mais elevado.
2.

TTL de Baixa Potncia

Aumentando as resistncia internas, um

fabricante pode reduzir a dissipao de potncia
das portas TTL. Dispositivos desse tipo so
chamados TTL de baixa potncia e numerados
74L00, 74L01, etc. Esses dispositivos so mais
lentos que os TTL padro em virtude das
constantes de tempo internas maiores. Uma porta
TTL de baixa potncia tem uma dissipao de
potncia de 1mW e um tempo de atraso de
propagao de cerca de 35ns.

4.
3.

Diminuindo
as
resistncias,
um
fabricante pode abaixar as constantes de tempo
internas, o que diminui o tempo de atraso de
propagao. As resistncias menores, entretanto,
aumentam a dissipao de potncia. Essa variao
de projeto conhecida como TTL de alta
velocidade. Dispositivos desse tipo so numerados
74H00, 74H01, etc. Uma porta TTL de alta
velocidade tem uma dissipao de potncia de
cerca de 22mW e um tempo de atraso de
propagao de aproximadamente 6ns.
4.

TTL Schottky

Com TTL padro, TTL de alta

velocidade e TTL de baixa potncia, os
transistores entram em saturao forte, fazendo
com que um excesso de portadores seja
armazenado na base. Ao fazer o chaveamento de
um transistor da saturao para o corte, voc tem
de esperar que os portadores adicionais fluam para
fora da base. O atraso conhecido como tempo de
atraso de saturao.
Uma maneira de reduzir o tempo de
saturao usar o TTL Schottky. A idia
fabricar um dodo Schottky em companhia de
cada transistor bipolar de um circuito TTL. Como
o dodo Schottky tem uma tenso direta de
somente 0,25 a 0,4V, ele evita que o transistor
sature completamente. Isto virtualmente elimina o
tempo de atraso de saturao, o que significa uma
velocidade de chaveamento melhor. Esses
dispositivos so numerados 74S00, 74S01, 74S02
e assim por diante.
Os dispositivos TTL Schottky so muito
rpidos, capazes de operar com confiabilidade em
100MHz. O 74S00 tem uma dissipao de
potncia de cerca de 20mW por porta e um tempo
de atraso de propagao de aproximadamente 3ns.
5.

PARMETROS TTL

TTL de Alta Velocidade

1.

Entradas flutuantes

Quando uma entrada TTL alta (idealmente

+5V), a corrente de emissor aproximadamente
zero. Quando uma entrada TTL flutuante (no
conectada), no possvel nenhuma corrente de
emissor por causa do circuito aberto. Portanto,
uma entrada TTL flutuante equivalente a uma
entrada alta. Por causa disso, s vezes voc v
entradas no-usadas deixadas desconcertadas;
uma entrada aberta permite que o restante da porta
funcione corretamente.
Existe uma desvantagem de entradas
flutuantes. Quando voc deixa uma entrada aberta,
ela atua como uma pequena antena; portanto capta
tenses parasitas de rudo eletromagntico. Em
alguns ambientes, a captao de rudo grande o
suficiente para causar o funcionamento irregular
dos circuitos lgicos. Por essa razo a maioria dos
projetistas prefere conectar as entradas TTL nousadas tenso de alimentao.

5.

Tenses de Entrada

Quando a entrada 0V (aterrada), ela esta no

estado baixo e designada por VIL. Com
dispositivos TTL podemos aumentar VIL at 0,8V
e ainda ter uma entrada em nvel baixo. Em outras
palavras, a tenso de entrada em estado baixo,
VIL, pode Ter qualquer valor entre 0 e 0,8V.
Entretanto, se a entrada 5V, uma entrada
alta e pode ser designada por VIH. Essa tenso
pode diminuir at 2V sem ocorrer alterao no
estado de sada. Em outras palavras, a entrada em
estado alto, VIH, de 2 a 5V.

TTL Schottky de Baixa Potncia

Aumentando as resistncias internas bem

como usando dodos Schottky, os fabricantes
chegaram a uma conciliao entre baixa potncia
e alta velocidade: Schottky de baixa potncia.
Dispositivos desse tipo so numerados
74LS00, 74LS01, etc. Uma porta Schottky de
baixa potncia tem uma dissipao de potncia de
cerca de 2mW e um tempo de atraso de
propagao de aproximadamente 10ns.

Qualquer entrada entre 0,8 e 2V

indeterminada, porque no h nenhuma garantia
de que ela produzir a tenso correta na sada.
3.

Tenses de Sada

Idealmente, o estado de sada baixo 0V

e o estado de sada alto 5V. No podemos

conseguir esses valores ideais por causa das

quedas de tenso internas dos dispositivos TTL.
Com os dispositivos TTL, qualquer
tenso de sada de 0 a 0,5V considerada uma
sada baixa e designada por VOL . Isto significa que
a sada em estado baixo, VOL , de um dispositivo
TTL, pode Ter qualquer valor entre 0 e 0,4V.
Em virtude das quedas de tenses nos
dispositivos TTL, a tenso de sada em estado alto
tem valores entre 2,7 e 5,0V e designada por
VOH .
Qualquer valor entre 0,5 e 2,7V considerado
indeterminado.

Da mesma forma os piores valores altos

so:
VOH.mn=2,7V
sada do acionador
VIH.mm=2V
entrada da carga
Em qualquer caso, a diferena 0,4V.
Essa diferena chamada imunidade ao rudo. Ela
representa proteo includa contra rudo.
Ns precisamos de proteo contra rudo
porque o fio de conexo entre o acionador TTL e
a carga equivalente a uma pequena antena que
capta sinais de rudos parasitas. Na maioria dos
ambientes a tenso de rudo induzido menor que
0,4V, e no obtemos nenhum disparo falso da
carga TTL.
No pior caso, a entrada baixa para a carga
TTL :
VIL=VOL +Vrudo =0,5V+Vrudo <0,8V
No pior caso da entrada de estgio alto :
VIL=VOH -Vrudo =2,7-Vrudo >2V
7.

4.

Compatibilidade

Os dispositivos TTL so compatveis porque

as janelas de sada baixa e alta se encaixam dentro
das janelas de entrada baixa e alta. Portanto a
sada de qualquer dispositivo TTL apropriada
para acionar a entrada de um outro dispositivo
TTL.
5.

Alimentao e Drenagem

Quando uma sada TTL padro baixa,

existe
uma
corrente
de
emissor
de
aproximadamente -1,6mA(pior caso). O sinal
negativo indica que a corrente convencional
para fora do dispositivo.
Entretanto, quando a sada TTL padro alta,
existe uma corrente reversa de emissor de
+0,04mA(pior caso). O sinal positivo indica que a
corrente flu para dentro do dispositivo.
6.

Imunidade ao Rudo

No pior caso existe uma diferena de

0,4V entre as tenses de sada do acionador e as
tenses de entrada necessria para a carga. Por
exemplo, os piores casos de valores baixos so:
VOL.max=0,5V
sada do acionador
VIL.max=0,8V
entrada da carga

Carga-Padro

Um dispositivo TTL pode fornecer

corrente (sada alta) ou drenar corrente (sada
baixa). As folhas de dados dos dispositivos TTL
padro indicam que qualquer dispositivo da srie
7400 pode drenar at 16mA (IOL.mx=16mA), e
pode fornecer at 0,4mA (IOH.mx=-0,4mA). Como
discutido anteriormente, os piores caso de
corrente de entrada TTL
so
IIL.mx=-1,6mA
e
IIH,mx=0,04mA. Como as
corrente
de
sada
mximas so dez vezes
maiores que as correntes
de entrada, podemos
conectar
at
dez
emissores TTL a qualquer
sada TTL.
No estado baixo,
a tenso garantidamente
0,4V ou menor. Se voc tentar conectar mais de
dez emissores, a tenso de sada pode subir acima
de 0,4V sob condies de pior caso. Se isso
acontecer, a operao em estado baixo no ser
mais confivel. Portanto, dez cargas TTL so o
mximo que o fabricante permite para operao
em estado baixo garantido.
No estado alto, uma tenso de sada alta

(pior caso) com o acionador fornecendo 0,4mA

para dez cargas TTL de 0,04mA cada. Para essa
corrente de alimentao, a tenso de sada
garantida como sendo 2,7V ou maior sob
condies de pior caso. Se tentar conectar mais de
dez carga TTL, voc exceder IOH.mx, e a
operao em estado alto tornar-se- no confivel.

1.

A porta NAND a espinha dorsal da

srie 7400. Todos os dispositivos nessa srie so
derivados da porta NAND de duas entradas. Para
produzir portas NAND de mais entradas, o
fabricante usa transistores com mais emissores.
2.

8.

Tempo de propagao

As portas lgicas so dispositivos fsicos,

reais, e como tal no reagem a variaes de
entrada com velocidade infinita. necessrio um
certo tempo para que uma variao na entrada se
propague para a sada. , afinal, este tempo finito
que faz com que os computadores no operem a
frequncias infinitas. O tempo que uma
determinada porta demora a reagir no definido
com completo rigor, at porque depende, entre
outros factores, das condies de temperatura. Os
fabricantes dos CIs definem, por isso, um limite
mximo para esse tempo.
Especificaes dos fabricantes:
TpLH tempo mximo de propagao
quando a sada transita do nvel baixo(L) para
o nvel alto(H).
TpHL tempo mximo de propagao
quando a sada transita do nvel alto(H) para o
nvel baixo(L).
Tp tempo de propagao igual ao valor
mximo de TpLH e TpHL.

Portas NAND

Portas NOR

Para obter outras funes lgicas, o fabricante

modifica o projeto bsico da porta NAND. Aqui
foram adicionados Q5 e Q6 ao projeto bsico da
porta NAND. Como Q2 e Q6 esto em paralelo,
obtemos a funo OR, a qual seguida pela
inverso par obter a funo NOR.
Quando A e B so ambas baixas, as bases Q1
e Q5 so levadas ao nvel baixo; isto leva Q2 e Q6
ao corte. Em seguida, Q3 atua como um seguidor
de emissor, e obtemos uma sada alta.
Se A ou B alta, Q1 e Q5 esto em corte,
forando Q2 e ou Q6 a conduzir. Quando isto
acontece, Q4 satura e leva a sada a uma tenso
baixa.
Com mais transistores, um fabricante pode
produzir portas NOR de trs e quatro entradas
(nota: uma porta NOR de oito entradas TTL no
disponvel).
3.

Portas AND e OR

Para produzir a funo AND, um outro

estgio emissor comum (EC) inserido no projeto
bsico da porta NAND. A inverso adicional
converte a porta NAND em uma porta AND. As
portas AND TTL disponveis so a 7408 (quatro
de duas entradas), 7411 (trs de trs entradas) e
7421 (duas de quatro entradas).
Da mesma forma, um outro estgio EC pode
ser inserido na porta NOR.; isto converte a porta
NOR em uma porta OR. A nica porta OR TTL
disponvel a 7432 (quatro de duas entradas).
6. IDENTIFICAO DOS CI S

5. VISO PANORMICA DA TTL

A identificao base do CIs segue o

formato XX FAM NNN, onde:
XX representa a srie 54 ou 74;
FAM representa a sub-famlia;
NNN representa o nmero da funo lgica
implementada no CI.
Exemplo: O circuito integrado 74LS08, pertence
srie 74, sub-famlia TTL-LS e implementa a
funo lgica 08 ( 4 portas AND de 2 entradas).

Outras
referncias
so
normalmente
adicionadas
para
definir,
entre
outras
caractersticas, o tipo de invlucro.

A
0
0
1
1

7. FUNES LGICAS ELEMENTARES

1. Funo Igualdade:
F(A)=A
Tabela de Verdade:
A
0
1

F
0
1

F ( A) = A

(ou Funo NOR): F ( A) =

Tabela de Verdade:
A
B
0
0
0
1
1
0
1
1

A+ B
F
1
0
0
0

11. Funo OU EXCLUSIVO

(ou Funo EXCLUSIVE OR):

Tabela de Verdade:
A
0
1

F
1
0

7. Funo Interseco
(ou Funo Produto Lgico, ou Funo E, ou
Funo AND): F ( A) = A.B
Tabela de Verdade:
A
B
F
0
0
0
0
1
0
1
0
0
1
1
1
8. Funo Reunio
(ou Funo Soma Lgica, ou Funo OU, ou
Funo OR): F ( A) = A + B
Tabela de Verdade:
A
B
F
0
0
0
0
1
1
1
0
1
1
1
1
Funo NO E

(ou Funo NAND):

Tabela de Verdade:

F
1
1
1
0

10. Funo NO OU

6. Funo Negao
(ou Complementao ou Inverso ou NOT):

9.

B
0
1
0
1

F ( A) = A.B

F ( A, B) = A.B + A.B
Tabela de Verdade:
A
0
0
1
1

B
0
1
0
1

F
0
1
1
0

8.BIBLIOGRAFIA

ELETRNICA DIGITAL, Princpios e

Aplicaes Lgica Combinacional
Malvina Leach, ed. McGRAW-HILL
Vol. 1

http://www.dmi.ubi.pt/~mario/SL-Capitulo3.pdf

http://www.estv.ipv.pt/PaginasPessoais/ffranc
isco/sd/07ci.pdf