UNIVERSIDADE FEDERAL DE CEAR CAMPUS SOBRAL DEPARTAMENTO DE ENGENHARIA ELTRICA

MULTIPLEXADOR, DEMULTIPLEXADOR E CIRCUITOS ARITMTICOS (MEIO SOMADOR E SOMADOR COMPLETO)

RELATRIO N 3

Aluno: Antonio Jefferson Cavalcante Arajo Matrcula: 310021

Disciplina: Eletrnica Digital Turma: A

Sobral, Maio de 2012

INTRODUO Multiplexador Multiplexador ou MUX um circuito combinacional seletor. Ele se caracteriza pela possibilidade de possuir n entradas, porm uma nica sada. O valor de sada o valor de uma das entradas, que selecionada por um conjunto de m entradas seletoras. O nmero de canais (entradas) e o nmero de entradas de seleo esto relacionados pela seguinte equao: n = 2m A Fig. 01 apresenta o esquema de um MUX de n canais .

Fig. 01 - Esquema de um MUX de n canais

Os multiplexadores apresentam ainda uma entrada habilitadora, que habilita a sada do sistema. Essa entrada possui lgica invertida, ou seja, ativada quando recebe nvel lgico 0 e desativada quando recebe nvel lgico 1. I. MUX de 2 Canais Um MUX de 2 canais necessita apenas de uma entrada seletora, pois: 2 = 2m 21 = 2 m m = 1 Seja A o valor da entrada seletora, S o valor da sada e Ei o valor da i-sima entrada, quando a entrada habilitadora est ativada, tem-se: A 0 1 S E0 E1

Tabela 01 - Tabela-verdade MUX de 2 canais

Observando a tabela, obtm-se a expresso lgica:

S = A.E0 + A. E1 Portanto, o MUX de 2 canais pode ser construdo a partir de portas lgicas conforme mostra a Fig. 02.

Fig. 02 - MUX de 2 canais construdo com portas lgicas

II. MUX de 4 Canais Um MUX de 4 canais necessita de duas entradas seletoras, pois: 4 = 2m 22 = 2m m = 2 Sejam A e B os valores das entradas seletoras, S o valor da sada e Ei o valor da isima entrada, quando a entrada habilitadora est ativada, tem-se: A 0 0 1 1 B 0 1 0 1 S E0 E1 E2 E3

Tabela 02 - Tabela-verdade MUX de 4 canais

Observando a tabela, obtm-se a expresso lgica: S = A.B.E0 + A. B.E1 + A.B.E2 + A. B.E3 Portanto, o MUX de 4 canais pode ser construdo a partir de portas lgicas conforme mostra a Fig. 03.

Fig. 03 - MUX de 4 canais construdo com portas lgicas

III. MUX de 8 Canais Um MUX de 8 canais necessita de duas entradas seletoras, pois: 8 = 2m 23 = 2m m = 3 Sejam A, B e C os valores das entradas seletoras, S o valor da sada e Ei o valor da i-sima entrada, quando a entrada habilitadora est ativada, tem-se: A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 S E0 E1 E2 E3 E4 E5 E6 E7

Tabela 03 - Tabela-verdade MUX de 8 canais

Observando a tabela, obtm-se a expresso lgica: S = A.B.C.E0 + A. B.C.E1 + A.B.C.E2 + A. B.C.E3 + A.B.C.E4 + A. B.C.E5 + A.B.C.E6 + A. B.C.E7 IV. MUX de mais de 16 ou mais Canais Um MUX de 16, 32, 64 ou mais canais segue mesmo princpio visto nos MUXs apresentados anteriormente. Entretanto, em escala comercial, os MUXs apresentam nmero limitado de canais. Para solucionar tal problema, realizam-se associaes de multiplexadores. Estas associaes podem se d em paralelo ou em srie. A associao em paralelo utilizada quando se deseja multiplexar diversos valores simultaneamente. Para isso, deve-se utilizar MUXs com o nmero de canais igual ao nmero de valores a serem multiplexados, e o nmero de MUXs a serem associados deve ser igual ao nmero de bits da sada. A associao em srie, por sua vez, permite ampliar a quantidade de entradas. Para ampliar essa quantidade deve-se utilizar um MUX de sada para multiplexar os MUXs de entrada. A Fig. 04 mostra um exemplo de cada tipo de associao.

Fig. 04 - Associao de MUXs em paralelo ( esquerda) e em srie ( direita)

Demultiplexador Como o prprio nome j diz, demultiplexador ou DEMUX o circuito com funcionamento contrrio ao do multiplexador. Ele projeta o valor da nica entrada em uma das n sadas, que podem ser selecionadas pelas m entradas seletoras. Essas quantidades de entradas seletoras e de canais (sadas) esto relacionadas de forma semelhante aos MUXs. n = 2m Os demultiplexadores, assim como os multiplexadores, tambm possuem uma entrada habilitadora, porm esta habilita a entrada e no a sada como ocorria nos MUXs. Semelhantemente entrada habilitadora dos MUXs, esta entrada tambm possui lgica invertida.
I. DEMUX de 2 Canais

Um DEMUX de 2 canais necessita de apenas uma entrada seletora, pois: 2 = 2m 21 = 2 m m = 1 Seja A o valor da entrada seletora, E o valor da entrada e Si o valor da sada isima, quando a entrada habilitadora est ativada, tem-se:

A 0 1

S0 E E

S1 0 0

Tabela 04 - Tabela-verdade DEMUX de 2 canais

Observando a tabela, obtm-se as expresses lgicas: S0 = A.E S1 = A.E Portanto, o DEMUX de 2 canais pode ser construdo a partir de portas lgicas conforme mostra a Fig. 05.

Fig. 05 - DEMUX de 2 canais construdo com portas lgicas

II. DEMUX de 4 canais Um DEMUX de 4 canais necessita de apenas uma entrada seletora, pois: 4 = 2m 22 = 2m m = 2 Sejam A e B o valor das entradas seletoras, E o valor da entrada e Si o valor da sada i-sima, quando a entrada habilitadora est ativada, tem-se:

A 0 0 1 1

B 0 1 0 1

S0 E 0 0 0

S1 0 E 0 0

S2 0 0 E 0

S3 0 0 0 E

Tabela 05 - Tabela-verdade DEMUX de 4 canais

Observando a tabela, obtm-se as expresses lgicas:

S0 = A.B.E S1 = A.B.E S2 = A.B.E S3 = A.B.E Portanto, o DEMUX de 4 canais pode ser construdo a partir de portas lgicas conforme mostra a Fig. 06.

Fig. 06 - DEMUX de 4 canais construdo com portas lgicas

III. DEMUX de 8 canais Um MUX de 8 canais necessita de duas entradas seletoras, pois: 8 = 2m 23 = 2m m = 3 Sejam A, B e C os valores das entradas seletoras, S o valor da sada e Ei o valor da i-sima entrada, quando a entrada habilitadora est ativada, tem-se: A 0 0 0 0 1 B 0 0 1 1 0 C 0 1 0 1 0 S0 E 0 0 0 0 S1 0 E 0 0 0 S2 0 0 E 0 0 S3 0 0 0 E 0 S4 0 0 0 0 E S5 0 0 0 0 0 S6 0 0 0 0 0 S7 0 0 0 0 0

1 1 1

0 1 1

1 0 1

0 0 0

0 0 0

0 0 0

0 0 0

0 0 0

E 0 0

0 E 0

0 0 E

Tabela 06 - Tabela-verdade MUX de 8 canais

Observando a tabela, obtm-se as expresses lgicas: S0 = A.B.C.E S4 = A.B.C.E S1 =A. B.C.E S5 = A. B.C.E S2 = A.B.C.E S6 =A.B.C.E S3 = A. B.C.E S7 = A. B.C.E

IV. DEMUX de 16 ou mais canais Um DEMUX de 16, 32, 64 ou mais canais segue mesmo princpio visto nos MUXs DEMUXs apresentados anteriormente. Entretanto, devido s suas limitaes em escala comercial, os DEMUXs, assim como os MUXs, tambm podem ser associados em srie ou em paralelo. Ambos os tipos de associao seguem o mesmo princpio e tm a mesma finalidade das associaes realizadas nos circuitos multiplexadores. A Fig. 07 apresenta ambos os tipos de associao.

Fig. 07 - Associao de DEMUXs em paralelo ( esquerda) e em srie ( direita)

Associao entre Multiplexadores e Demultiplexadores

Os multiplexadores e demultiplexadores podem ser associados: a sada do multiplexador conectada entrada do demultiplexador. Tal associao bastante utilizada na recepo e transmisso de dados. Este circuito bastante til, pois se pode transmitir o valor de qualquer uma das entradas no MUX a qualquer uma das sadas do DEMUX em instantes de tempo diferentes. A Fig. 08 ilustra este tipo de associao.

Fig. 08 - Associao entre MUX e DEMUX

Circuitos Aritmticos Os circuitos aritmticos so bastante utilizados em sistemas digitais, principalmente na construo da ULA (Unidade Lgica Aritmtica) de microprocessadores. Como o prprio nome j diz, estes circuitos realizao operaes aritmticas (adio e subtrao). Neste trabalho nos limitaremos ao estudo dos circuitos somadores, sejam eles meio somadores (half adder) ou somadores completos (full adder). I. Meio Somador Meios somadores so circuitos que realizam a soma entre dois bits. Para entendermos o funcionamento de circuitos meio somadores, primeiramente relembraremos o processo de soma binria. 0+0=0 0+1=1 1+0=1 1 + 1 = 10 Como se pde observar, a ltima soma teve como resultado 0 e apresentou um vai - um que foi transportado para uma posio mais significativa. Este bit de transporte (do ingls carry) a sada COUT do meio somador. Alm da sada COUT, o meio somador apresenta a sada S que o resultado da soma dos dois bits.

A tabela-verdade do circuito half adder mostrada abaixo. X 0 0 1 1 Y 0 1 0 1 S 0 1 1 0 COUT 0 0 0 1

Tabela 07 - Tabela-verdade do circuito meio somador

Observando a tabela-verdade, percebe-se que a sada S pode ser representada por uma porta lgica XOR e a sada COUT pode ser representada por uma porta lgica AND. Logo o circuito meio somador pode ser expresso pela Fig. 09.

Fig. 09 - Esquema do circuito meio somador

II. Somador Completo O somador completo similar ao meio somador, entretanto ele apresenta trs entradas: X e Y, os bits a serem somados, e CIN, a vai - um de uma soma anterior. A tabela-verdade do full adder mostrada abaixo. X 0 0 0 0 1 1 1 1 Y 0 0 1 1 0 0 1 1 CIN 0 1 0 1 0 1 0 1 S 0 1 1 0 1 0 0 1 COUT 0 0 0 1 0 1 1 1

Tabela 08 - Tabela-verdade do circuito somador completo

Observando a tabela verdade, percebe-se que o circuito somador completo pode ser representado por dois meio somadores em cascata, sendo as entradas C OUT de cada meio somador ligadas a uma porta lgica OR, conforme mostra a Fig. 10.

Fig. 10 - Esquema do circuito somador completo

OBJETIVOS

Analisar o funcionamento de multiplexadores e demultiplexadores atravs de portas lgicas; Verificar as propriedades lgicas de um circuito somador completo; Projetar um circuito somador completo de dois nmeros (cada um com 1 bit); Projetar e simular um somador completo de 4 bits. MATERIAL NECESSRIO

1 protoboard

2 resistores

2 LEDs

CIs 7408 (porta lgica AND), 7432 (porta lgica OR), 7486 (porta lgi-

ca XOR) e 74155 (multiplexador)

1 fonte de alimentao CC

PROCEDIMENTO EXPERIMENTAL

Parte 1 - Multiplexador A primeira etapa do procedimento experimental consistiu na implementao de um circuito multiplexador de 4 canais. Para tal, usou-se um CI 74155 e um LED. O circuito acima descrito, mostrado na Fig. 11.

Fig. 11 - Circuito multiplexador de 4 canais

A partir da anlise do funcionamento do circuito, montou-se a seguinte tabela verdade. ENDEREOS A X 0 0 0 0 0 0 1 1 B X 0 0 1 1 1 1 1 1 I 1 0 0 0 0 0 0 0 0 E0 X 0 1 X X X X X X ENTRADAS E1 X X X 0 1 X X X X E2 X X X X X 0 1 X X E3 X X X X X X X 0 1 SADA S 0 0 1 0 1 0 1 0 1

Tabela 09 - Tabela-verdade do circuito multiplexador de 4 canais

Parte 2 - Demultiplexador

A segunda etapa do experimento no pde ser realizada devido a carncia de equipamentos, entretanto o circuito demultiplexador de 4 canais foi simulado no software Proteus, obtendo-se o circuito mostrado na Fig. 12.

Fig. 12 - Circuito demultiplexador de 4 canais

A partir da anlise do funcionamento do circuito, montou-se a seguinte tabela verdade. ENDEREOS A X 0 0 0 0 0 0 1 1 B X 0 0 1 1 1 1 1 1 ENTRADAS I 1 0 0 0 0 0 0 0 0 E X 0 1 0 1 0 1 0 1 S0 X 0 1 X X X X X X S1 X X X 0 1 X X X X SADA S2 X X X X X 0 1 X X S3 0 X X X X X X 0 1

Tabela 10 - Tabela-verdade do circuito demultiplexador de 4 canais

Parte 3 - Meio Somador

Findadas as etapas anteriores, iniciou-se o estudo prtico dos circuitos aritmticos a comear pelo circuito meio somador de 2 bits. Como foi citado anteriormente, o circuito meio somador pode ser construdo a partir da utilizao de uma porta lgica XOR e de uma porta lgica AND. Portanto, foram utilizados os CIs 7486 e 7408, que correspondem, respectivamente a essas duas portas. Utilizou-se ainda um par de LEDs para a visualizao dos valores de sadas do circuito. Parte 3 - Somador Completo O somador completo foi construdo conforme descrito anteriormente na introduo terica: cascateou-se dois meio somadores conectando a sada COUT de ambos a uma porta lgica OR. Para tal, foram utilizados os CIs 7486, 7408 e 7432,este ltimo correspondente porta lgica OR.

RESULTADOS EXPERIMENTAIS MUX e DEMUX Aps a anlise do funcionamento dos circuitos MUX e DEMUX, montou-se o circuito da Fig. 13 que bastante utilizado em sistemas digitais para recepo e transmisso de dados. Este circuito permite selecionar qualquer uma das entradas do MUX e aps projet-la na sada do circuito, que por sua vez est conectada entrada do DEMUX, selecionar qual sada do DEMUX exibir o valor da entrada inicial.

Fig. 13 - Associao entre MUX e DEMUX

Circuitos Aritmticos

Aps o estudo, simulao e experimento de um somador completo de nmeros com 1 bit, simulou-se no software Proteus um circuito somador completo para nmeros com 4 bits. Para isso cascateou-se um meio somador (LSB, pois o bit menos significativo no recebe um carry de nenhum outro somador) e trs somadores completos, conforme mostra a Fig. 14.

Fig. 14 - Somador completo para nmeros de 4 bits

Quando se utiliza pulsos de clock em somadores em cascata, a anlise do tempo de estabilizao fundamental. Os clocks geram pulsos periodicamente, se o tempo de estabilizao da sada for maior do que estes perodos, podem ocorrer erros nas operaes aritmticas, pois quando o clock gerar pulsos em um instante de tempo, o somador ainda estar exibindo em sua sada, o valor da operao de realizada em um instante de tempo anterior.

CONCLUSO Este experimentou possibilitou uma melhor compreenso do funcionamento dos circuitos MUX e DEMUX, bem como mostrou algumas importantes aplicaes destes circuitos em sistemas digitais. O mesmo ocorreu em relao aos circuitos aritmticos, sendo notria a importncia destes na construo da ULA em microprocessadores. Com o fim deste estudo, pde-se perceber a importncia dos circuitos combinacionais estudados neste

trabalho e em trabalhos anteriores para o estudo e construo de sistemas digitais, que so largamente utilizados na engenharia eltrica. REFERNCIAS BIBLIOGRFICAS [1] GARCIA, Paulo Alves, MARTINI, Jos Sidnei Colombo. Eletrnica Digital: teoria e laboratrio. 2 Edio. rica. [2] CAPUANO, Francisco Gabriel, IDOETA, Ivan V. Elementos de Eletrnica Digital. 30 Edio, rica. [3] MONTEBELLER, Jos Sidney. Apostila Eletrnica II - Faculdade de Engenharia de Sorocaba.