PUC Sistemas Digitais Multivibrador Astável

P
U PONTIFÍCIA UNIVERSIDADE CATÓLICA

C
E
N
G LABORATÓRIO DE SISTEMAS DIGITAIS
E
N
H Prof. Dr. João Antonio Martino
Prof. Dr. Aparecido S. Nicolett

A
R
I
A
V. 2006
-
JAM / ASN Laboratório de Sistemas Digitais
PUC - SISTEMAS DIGITAIS - SD - 2006
Professores de Teoria:
Prof. Dr. João Antonio Martino - Email: martino@pucsp.br
Professores de Laboratório:
Prof. Orlando Onofre – Email: orlando@pucsp.br
Bibliografia:
Livro Texto: TOCCI, R. “Sistemas Digitais”, 8a edição, Pearson, 2003.

Apostila de Laboratório.: J. A. Martino e A. S. Nicolett: “Apostila de Laboratório de SD, Versão
2006”.
PROGRAMA DE TEORIA (POR AULA):
01. Apresentação do Curso; Sistemas Digitais e Analógicos (Livro texto, pág. 1 a 5).
02. Portas Lógicas e Álgebra Booleana: Portas OR, AND e NOT (pág. 44 a 55); Portas NOR,
NAND, XOR e XNOR (pág. 55 a 61 e pág. 111 a 119).
03. Portas Lógicas e Álgebra Booleana: Teoremas (pág. 62 a 81); Circuitos Lógicos Combinacionais:
Simplificação de circuitos lógicos (pág. 88 a 101); produto fundamental, soma de produtos (forma
disjuntiva).
04. Circuitos Lógicos Combinacionais: Mapas de Karnaugh com letras e números (pág. 101 a 111).
05. Exercícios de Minimização (forma disjuntiva e irrelevância).
06. Implementação com portas NAND e NOR.
07. Circuitos Lógicos MSI: Multiplex. Implementação de função com MUX (pág. 450 a 459).
08. Circuitos Lógicos MSI: Demultiplex (pág. 459 a 461). Implementação de função com DEMUX.
09. Aritmética Digital: Circuitos Somadores (meio somador e somador completo) (pág. 243 a 245).
Circuitos Subtratores (meio subtrator e subtrator completo).
10. Aritmética Digital: Unidade Lógica e Aritmética – ULA (257 a 260)
11. Circuitos Lógicos MSI: Decodificadores e Codificadores (pág. 431 a 446).
12. Exercícios.
13. Prova P1.
14. Biestáveis (Flip-Flop): Tipo SC (RS) (pág. 165 a 168)
15. Biestáveis; Tipos D, T, JK e circuitos (pág. 168 a 174)
16. Registrador (pág. 327 a 333).
17. Contador síncrono (pág. 290 a 301).
18. Contador assíncrono (pág. 274 a 290).
19. Famílias Lógicas de C.I.: TTL (pág. 363 a 367). Outros circuitos TTL.
20. Famílias Lógicas de C.I.: CMOS (pág. 381 a 383). Outros circuitos CMOS.
21. Memórias ROM (pág. 573 a 591)
22. Memórias RAM (pág. 592 a 618)
23. Conversor D/A (pág. 518 a 522). Conversor A/D (pág. 525 a 539).
24. Exercícios.
25. Prova P2.
26. Prova PS.
2
PROGRAMA DE LABORATÓRIO (POR AULA):
01. Introdução ao curso e apresentação da Placa Didática.

02. Multivibrador Astável (Parte 1).
03. Multivibrador Astável (Exp.1).
04. Multivibrador Monoestável (Parte 1).
05. Multivibrador Monoestável (Exp.2).
06. Portas lógicas básicas (Exp.3).
07. Minimização e Implementação de função booleana (Exp.4).
08. Implementação de função booleana com Portas NAND e NOR (Exp.5).
09. Circuito Multiplex (Exp.6).
10. Circuito Demultiplex (Exp.7).
11. Reposição (só pode ser reposta uma experiência por semestre).
12. Prova prática individual (L1).
13. Prova P1.
14. Circuitos Aritméticos e ULA (Parte 1).
15. Circuitos Aritméticos e ULA (Exp.8).
16. Biestáveis (Exp.9).
17. Registradores (Exp.10).
18. Contadores Síncronos (Parte 1).
19. Contadores Síncronos (Exp.11).
20. Contadores Assíncronos (Parte 1).
21. Contadores Assíncronos (Exp.12).
22. Memória Semicondutora (Exp.13)
23. Reposição (só pode ser reposta uma experiência por semestre).
24. Prova prática individual (L2).
25. Prova P2.
26. Prova PS.
3
CRITÉRIO DE AVALIAÇÃO:
MF = ( 0,8.P1 + 1,2.P2 + A ) / 3
A = (A1 + A2) / 2
P1: Prova 1, realizada no final do 1o semestre.

P2: Prova 2, realizada no final do 2o semestre.
PS: Prova Substitutiva de P1 ou P2.
A1 = [(T1 . KT1) + (L1 . KL1)] / 2

A2 = [(T2 . KT2) + (L2 . KL2)] / 2
T1: Prova realizada na metade do 1o semestre

T2: Prova realizada na metade do 2o semestre
KT1, KT2: Fator de teoria (0 a 1,1)

KL1, KL2: Fator de laboratório (0 a 1,1).
L1: Prova prática (1o semestre)
L2: Prova prática (2o semestre)
OBS1: K.......Fator de relatório/projeto/atividade de classe. Será subtraído 0,1 por atividade não
entregue ou recusada.
OBS2: Só será permitido ao aluno a reposição de 1 (uma) experiência por semestre, nos casos de
falta ou recusa do relatório.
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
4
ÍNDICE:
Experiência 1: Multivibrador Astável 6

Relatório 1 9
Experiência 2: Multivibrador Monoestável 11

Relatório 2 13
Experiência 3: Portas Lógicas Básicas 15

Relatório 3 17
Experiência 4: Minimização e Implementação de Função Booleana 19

Relatório 4 21
Experiência 5: Implementação de Função Booleana com Portas NE e NOU 23

Relatório 5 25
Experiência 6: Circuitos Multiplex - MUX 27

Relatório 6 29
Experiência 7: Circuitos Demultiplex - DEMUX 31

Relatório 7 32
Experiência 8: Circuitos Aritméticos e ULA 33

Relatório 8 35
Experiência 9: Biestáveis 37
Relatório 9 39
Experiência 10: Registradores 41

Relatório 10 43
Experiência 11: Contadores Síncronos 45

Relatório 11 47
Experiência 12: Contadores Assíncronos 49

Relatório 12 51
Experiência 13: Memória Semicondutora 53

Relatório 13 54
ANEXOS : CódIgo de resistores, capacitores e circuitos integrados 55
5
EXPERIÊNCIA
MULTIVIBRADOR ASTÁVEL 1
I. OBJETIVOS:
• Estudo de multivibrador astável.
• Configuração típica de um multivibrador astável utilizando o CI-555.
II. MATERIAL UTILIZADO:

• Placa Didática.
• Fonte CC de 5 V.
• Osciloscópio Duplo Traço.
• CI 555.
• Resistores (kΩ): 62, 47, 12, 3.9.
• Capacitores (F): 68n, 10µ.
III. TEORIA:
O multivibrador astável é um circuito que opera em duas posições (ou estados) instáveis,
permanecendo determinados intervalos de tempo em cada uma delas. O circuito astável implementado
com o CI 555 pode ser visto a seguir.
Vcc
Ra
8 4
saída descarga Vs
Vs 3 7
Rb Vcc
5 limiar
6
1 2
C
t
disparo T1 T2
T
onde,
T1 = 0, 69 ( R a + R b ) C
T 2 = 0 , 69 R b C
T = T1 + T 2 = 0 , 69 ( R a + 2 R b ) C
Define-se CICLO DE OPERAÇÃO (D) de um astável como sendo a razão entre o tempo em
que a saída fica em nível alto (T1) e o período completo (T):
T1 0, 69 ( R a + R b ) C (Ra + R b )
D= = =
T 0, 69 ( R a + 2 R b ) C ( R a + 2 R b )
6
A freqüência de oscilação será:
1 1 1
f= = =
T T1 + T2 0, 69 ( R a + 2 R b ) C
Com estes dois parâmetros (D e f) pode-se determinar os componentes necessários (Ra, Rb e

C) para tal circuito. Como se tem apenas duas equações para a determinação de três incógnitas, pode-
se adotar uma delas e com este valor calcular as outras duas. Normalmente adota-se o valor do
capacitor C (em geral em menor disponibilidade) e utiliza-se as equações para calcular Ra e Rb.
IV. PROCEDIMENTO EXPERIMENTAL:
a) Projete e monte um multivibrador astável que oscile numa freqüência f = 1 Hz e ciclo de operação
D = 0,7. Adote C = 10 µF.
Solução:
b) Projete um multivibrador astável que oscile numa freqüência f = 1 kHz e ciclo de operação D = 0.8.
Adote C = 68nF. Após terminar o cálculo teórico, aproxime os valores obtidos por valores comerciais
disponíveis no material recebido.
Solução:
7
c) Monte o multivibrador astável com os componentes do item anterior e anote detalhadamente a

forma de onda na saída Vs.
d) Determinar, através da forma de onda obtida experimentalmente no item anterior, a freqüência f e o

ciclo de operação D. Compare com os resultados esperados e calcule o erro percentual tanto no valor
da freqüência (Ef) como no valor do ciclo de operação (ED).
Solução:
IV. CONCLUSÃO:
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
8
RELATÓRIO
MULTIVIBRADOR ASTÁVEL 1
Identificação dos alunos: Data:
1. Turma:
2.
3. Professor:
4.
5. Conceito:
PROCEDIMENTO EXPERIMENTAL:
a) Projete e monte um multivibrador astável que oscile numa freqüência f = 1 Hz e ciclo de operação
D = 0,7. Adote C = 10 µF.
Solução:
b) Projete um multivibrador astável que oscile numa freqüência f = 1 kHz e ciclo de operação D = 0.8.
Adote C = 68nF. Após terminar o cálculo teórico, aproxime os valores obtidos por valores comerciais
disponíveis no material recebido.
Solução:
9
c) Monte o multivibrador astável com os componentes do item anterior e anote detalhadamente a

forma de onda na saída Vs.
d) Determinar, através da forma de onda obtida experimentalmente no item anterior, a freqüência f e o

ciclo de operação D. Compare com os resultados esperados e calcule o erro percentual tanto no valor
da freqüência (Ef) como no valor do ciclo de operação (ED).
Solução:
CONCLUSÃO
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
_________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
10
EXPERIÊNCIA
MULTIVIBRADOR MONOESTÁVEL 2
I. OBJETIVOS:
• Estudo de multivibrador monoestável.
• Configuração típica de um multivibrador monoestável utilizando o CI-555.

• Osciloscópio Duplo Traço.
• Gerador de Onda Quadrada (0 a 5 V).
• CI 555.
• Resistores (kΩ): 10, 12, 82.
• Capacitores (F): 1nF, 33nF, 10µF.
III. TEORIA:
O circuito monoestável é aquele que tem um estado estável. Ele pode permanecer neste estado
eternamente. Se houver um disparo, o circuito passa do estado estável para um estado instável, onde
permanece por um intervalo de tempo T1, ao final do qual retorna ao estado estável e ali permanece
até que seja novamente disparado (ou ativado). O circuito monoestável implementado com o CI 555
tem a seguinte configuração. Para ser disparado o monoestável a partir de um degrau (ou onda
quadrada) é usual a utilização de um circuito diferenciador acoplado na entrada de disparo (pino 2) do
CI 555 como indicado abaixo:
Ve
Vcc
Vcc
Vcc t
V2
(10 k) R
8 4 Vcc
(2) disparo 2 descarga
7
(1nF)
Ve V2 limiar t
5 6
pulso
1 3 Vs
C
Vcc
Vsaída
t
T1
onde, T1 = 1,1. R . C
11

a) Projete e monte um multivibrador monoestável de tempo T1 = 1s. Adote C = 10 µF.
Solução:
b) Projete um multivibrador monoestável de tempo T1 = 500 µs. Adote C = 33 nF. Após terminar o
cálculo teórico, aproxime os valores obtidos por valores comerciais disponíveis no material recebido.
Recalcule T1 com os valores de resistência e capacitor que serão efetivamente utilizados.
Solução:
c) Monte o multivibrador monoestável com os componentes do item anterior. Dispare o monoestável

através de um gerador de onda quadrada e um diferenciador na entrada. Anote detalhadamente as
formas de onda na saída Vs, na entrada Ve e no pino 2 (após o diferenciador) sincronizadas no tempo
para f = 500 Hz. Varie a freqüência do gerador (f) e verifique o que acontece com o tempo T1.
V. CONCLUSÃO:
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
12
RELATÓRIO
MULTIVIBRADOR MONOESTÁVEL 2
1. Turma:
2.
3. Professor:
4.
5. Conceito:
a) Projete e monte um multivibrador monoestável de tempo T1 = 1s. Adote C = 10 µF.
Solução:
b) Projete um multivibrador monoestável de tempo T1 = 500 µs. Adote C = 33 nF. Após terminar o
cálculo teórico, aproxime os valores obtidos por valores comerciais disponíveis no material recebido.
Recalcule T1 com os valores de resistência e capacitor que serão efetivamente utilizados.
Solução:
c) Monte o multivibrador monoestável com os componentes do item anterior. Dispare o monoestável

através de um gerador de onda quadrada e um diferenciador na entrada. Anote detalhadamente as
formas de onda na saída Vs, na entrada Ve e no pino 2 (após o diferenciador) sincronizadas no tempo
para f = 500 Hz. Varie a freqüência do gerador (f) e verifique o que acontece com o tempo T1.
13
CONCLUSÃO
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
14
EXPERIÊNCIA
PORTAS LÓGICAS BÁSICAS 3
I. OBJETIVOS:
• Utilização das Portas Lógicas Básicas.
• Implementação de Funções Lógicas.

• CIs: 7400 (1), 7402 (1), 7404 (1), 7408 (1), 7432 (1), 7486 (1).
III. PROCEDIMENTO EXPERIMENTAL:

a) Através das informações contidas no manual (DATA BOOK), identifique quais as portas lógicas
contidas em cada circuito integrado fornecido. Observe suas configurações.
Circuito Integrado Identificação da Porta Lógica

7400
7402
7404
7408
7432
7486
b) Utilizando a placa didática, teste as funções lógicas existentes nos circuitos integrados e verifique
se o resultado concorda com o exposto em teoria.
7400 7402 7404 7408

A B S A B S A S A B S
0 0 0 0 0 0 0
0 1 0 1 1 0 1
1 0 1 0 1 0
1 1 1 1 1 1
7432 7486
A B S A B S
0 0 0 0
0 1 0 1
1 0 1 0
1 1 1 1
15
c) Utilizando as portas lógicas fornecidas, implemente as funções abaixo, desenhando os circuitos

lógicos correspondentes.
F = A.B + (B+C) e G = (A + B) + B.C
A B C F G
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
Função F Função G
IV. CONCLUSÃO:
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
16
RELATÓRIO
PORTAS LÓGICAS BÁSICAS 3
1. Turma:
2.
3. Professor:
4.
5. Conceito:
a) Através das informações contidas no manual (DATA BOOK), identifique quais as portas lógicas
contidas em cada circuito integrado fornecido. Observe suas configurações.
Circuito Integrado Identificação da Porta Lógica

7400
7402
7404
7408
7432
7486
b) Utilizando a placa didática, teste as funções lógicas existentes nos circuitos integrados e verifique
se o resultado concorda com o exposto em teoria.
7400 7402 7404 7408

A B S A B S A S A B S
0 0 0 0 0 0 0
0 1 0 1 1 0 1
1 0 1 0 1 0
1 1 1 1 1 1
7432 7486
A B S A B S
0 0 0 0
0 1 0 1
1 0 1 0
1 1 1 1
17
c) Utilizando as portas lógicas fornecidas, implemente as funções abaixo, desenhando os circuitos

lógicos correspondentes.
F = A.B + (B+C) e G = (A + B) + B.C
A B C F G
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
Função F Função G
CONCLUSÃO
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
18
EXPERIÊNCIA
MINIMIZAÇÃO E IMPLEMENTAÇÃO
DE FUNÇÃO BOOLEANA
4
I. OBJETIVOS:
• Minimização da função por mapas de Karnaugh.
• Implementação da função com portas lógicas básicas.

• CIs: 7404 (1), 7408 (1), 7432 (1).
Funções:
F = A.B.C + B.C + A.B.C + A.B.C + A.B.C
G = A.B.C + A.B.D + A.B.C + B.C.D + A.B.C + C.D
a) Minimize as funções por mapas de Karnaugh.
C\AB 00 01 11 10 CD\AB 00 01 11 10
0 00
1 01
11
10
F= G=
b) Desenhe os circuitos lógicos que implementem as funções minimizadas com portas lógicas básicas
AND, OR, NOT (E, OU e INVERSOR).
Função F:
19
Função G:
c) Monte os circuitos e teste seus funcionamentos conferindo com o Mapa de Karnaugh.
IV. CONCLUSÃO:
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
20
RELATÓRIO
MINIMIZAÇÃO E IMPLEMENTAÇÃO
DE FUNÇÃO BOOLEANA
4
1. Turma:
2.
3. Professor:
4.
5. Conceito:
Funções:
F = A.B.C + B.C + A.B.C + A.B.C + A.B.C
G = A.B.C + A.B.D + A.B.C + B.C.D + A.B.C + C.D
a) Minimize as funções por mapas de Karnaugh.
C\AB 00 01 11 10 CD\AB 00 01 11 10
0 00
1 01
11
10
F= G=
b) Desenhe os circuitos lógicos que implementem as funções minimizadas com portas lógicas básicas
AND, OR, NOT (E, OU e INVERSOR).
Função F:
21
Função G:
c) Monte os circuitos e teste seus funcionamentos conferindo com o Mapa de Karnaugh.
CONCLUSÃO
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
22
EXPERIÊNCIA
IMPLEMENTAÇÃO DE FUNÇÃO BOOLEANA
COM PORTAS LÓGICAS NAND & NOR
5
I. OBJETIVOS:
• Minimização da função por mapas de Karnaugh.
• Implementação utilizando somente portas NAND e portas NOR.

• CIs: 7400 (2), 7402 (2).
III. TEORIA:
Teorema-1: Toda função pode ser implementada usando apenas portas NAND.
Método: Complementar a função 2 vezes e aplicar o Teorema de De Morgan convenientemente.
Teorema de De Morgan
A+B=A.B
F = A.C + A.B F = (A.C).(A.B) A.B=A+B
Teorema-2: Toda função pode ser implementada usando apenas portas NOR.
Método: Complementar a função 4 vezes e aplicar o Teorema de De Morgan convenientemente.
F = A.C + A.B F = (A.C).(A.B) F = (A + C) . (A + B) F = (A + C) + (A + B)
Dada a função F, determine:
F = A.B.C + B.C.D + A.B.D +A.B.C.D
a) Minimize a função por mapas de Karnaugh.
CD\AB 00 01 11 10
00
01 F=
11
10
23
b) Implemente a função utilizando apenas portas NAND. Desenhe o circuito lógico resultante e teste
seu funcionamento conferindo com o mapa de Karnaugh.
Solução:
c) Implemente a função utilizando apenas portas NOR. Desenhe o circuito lógico resultante e teste seu
funcionamento conferindo com o mapa de Karnaugh.
Solução:
IV. CONCLUSÃO:
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
24
RELATÓRIO
IMPLEMENTAÇÃO DE FUNÇÃO BOOLEANA
COM PORTAS LÓGICAS NAND & NOR
5
1. Turma:
2.
3. Professor:
4.
5. Conceito:
Dada a função F, determine:
F = A.B.C + B.C.D + A.B.D +A.B.C.D
a) Minimize a função por mapas de Karnaugh.
CD\AB 00 01 11 10
00
01 F=
11
10
b) Implemente a função utilizando apenas portas NAND. Desenhe o circuito lógico resultante e teste
seu funcionamento conferindo com o mapa de Karnaugh.
Solução:
25
c) Implemente a função utilizando apenas portas NOR. Desenhe o circuito lógico resultante e teste seu
funcionamento conferindo com o mapa de Karnaugh.
Solução:
CONCLUSÃO
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
26
EXPERIÊNCIA
CIRCUITOS MULTIPLEX - MUX 6
I. OBJETIVOS:
• Implementação de função booleana através de circuitos Multiplex.

• CIs: 74151 (1), 7404 (1).
1) Implemente a função abaixo utilizando 1 MUX de 3 variáveis de seleção.
F = X.Z + Y.Z + Y.Z
X Y Z F
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
74151
D0
D1
D2
D3 Y
D4
D5
D6
D7
C B A
27
2) Dada a tabela da função G, implemente-a através de um Multiplex de 3 variáveis de seleção. Utilize

a variável T como variável auxiliar.
X Y Z T G
0 0 0 0 0
0 0 0 1 0
0 0 1 0 1 74151
0 0 1 1 0
D0
0 1 0 0 0 D1
0 1 0 1 1 D2
0 1 1 0 0 D3
0 1 1 1 0 Y
D4
1 0 0 0 0 D5
1 0 0 1 0 D6
1 0 1 0 1 D7
1 0 1 1 0 C B A
1 1 0 0 1
1 1 0 1 1
1 1 1 0 1
1 1 1 1 0
3) Implemente a função G utilizando 3 variáveis de seleção, porém sem inversor.
74151
D0
D1
D2
D3 Y
D4
D5
D6
D7
C B A
IV. CONCLUSÃO:
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
28
RELATÓRIO
CIRCUITOS MULTIPLEX - MUX 6
1. Turma:
2.
3. Professor:
4.
5. Conceito:
1) Implemente a função abaixo utilizando 1 MUX de 3 variáveis de seleção.
F = X.Z + Y.Z + Y.Z
X Y Z F
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
74151
D0
D1
D2
D3 Y
D4
D5
D6
D7
C B A
29
2) Dada a tabela da função G, implemente-a através de um Multiplex de 3 variáveis de seleção. Utilize

a variável T como variável auxiliar.
X Y Z T G
0 0 0 0 0
0 0 0 1 0
0 0 1 0 1 74151
0 0 1 1 0
D0
0 1 0 0 0 D1
0 1 0 1 1 D2
0 1 1 0 0 D3
0 1 1 1 0 Y
D4
1 0 0 0 0 D5
1 0 0 1 0 D6
1 0 1 0 1 D7
1 0 1 1 0 C B A
1 1 0 0 1
1 1 0 1 1
1 1 1 0 1
1 1 1 1 0
3) Implemente a função G utilizando 3 variáveis de seleção, porém sem inversor.
74151
D0
D1
D2
D3 Y
D4
D5
D6
D7
C B A
CONCLUSÃO
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
30
EXPERIÊNCIA
CIRCUITOS DEMULTIPLEX - DEMUX 7
I. OBJETIVOS:
• Implementação de função booleana através de circuitos Demultiplex.

• CIs: 74138 (1) e 7400 (1).

1) Implemente as funções abaixo, utilizando apenas um DEMUX de 3 variáveis de seleção e portas
lógicas se necessário.
F = Y. Z + X. Y.Z
G = X. Y. Z + X. Y
74138
X Y Z F G
Y0
0 0 0 Y1
0 0 1 G1 Y2
0 1 0 Y3
G2a Y4
0 1 1
1 0 0 G2b Y5
Y6
1 0 1 Y7
1 1 0 C B A
1 1 1
IV. CONCLUSÃO:
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
31
RELATÓRIO
CIRCUITOS DEMULTIPLEX - DEMUX 7
1. Turma:
2.
3. Professor:
4.
5. Conceito:
1) Implemente as funções abaixo, utilizando apenas um DEMUX de 3 variáveis de seleção e portas

lógicas se necessário.
F = Y. Z + X. Y.Z
G = X. Y. Z + X. Y
74138
X Y Z F G
Y0
0 0 0 Y1
0 0 1 G1 Y2
0 1 0 Y3
G2a Y4
0 1 1
1 0 0 G2b Y5
Y6
1 0 1 Y7
1 1 0 C B A
1 1 1
CONCLUSÃO
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
32
EXPERIÊNCIA
CIRCUITOS ARITMÉTICOS & ULA 8
I. OBJETIVOS:
• Implementação de Circuitos Somador e Subtrator utilizando portas lógicas básicas.
• Estudo de uma Unidade Lógica Aritmética integrada.

• CIs: 7486 (1), 7408 (1), 7404 (1), 74181 (1).

1) Implementar o circuito meio somador de 1 bit utilizando portas lógicas básicas.
A B S Cout
0 0
0 1
1 0
1 1
2) Implementar o circuito meio subtrator de 1 bit utilizando portas lógicas básicas.
A B SU Cout
0 0
0 1
1 0
1 1
33
3) Utilizando a Unidade Lógica Aritmética (ULA) integrada (CI 74181), executar as seguintes
operações:
A = ___________
B = ___________
3.1) Operações Aritméticas
a) Soma de dois números de 4 bits (A PLUS B).

S3 S2 S1 S0 M Cn
RESULTADO = ____________
b) Diferença de dois números de 4 bits (A MINUS B).

S3 S2 S1 S0 M Cn
RESULTADO = ____________
3.2) Operações Lógicas.
a) A + B
S3 S2 S1 S0 M Cn
RESULTADO = ____________
b) A•B
S3 S2 S1 S0 M Cn
RESULTADO = ____________
c) A⊕B
S3 S2 S1 S0 M Cn
RESULTADO = ____________
IV. CONCLUSÃO:
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
34
RELATÓRIO
CIRCUITOS ARITMÉTICOS & ULA 8
1. Turma:
2.
3. Professor:
4.
5. Conceito:
1) Implementar o circuito meio somador de 1 bit utilizando portas lógicas básicas.
A B S Cout
0 0
0 1
1 0
1 1
2) Implementar o circuito meio subtrator de 1 bit utilizando portas lógicas básicas.
A B SU Cout
0 0
0 1
1 0
1 1
35
3) Utilizando a Unidade Lógica Aritmética (ULA) integrada (CI 74181), executar as seguintes
operações:
A = ___________
B = ___________
3.1) Operações Aritméticas
a) Soma de dois números de 4 bits (A PLUS B).

S3 S2 S1 S0 M Cn
RESULTADO = ____________
b) Diferença de dois números de 4 bits (A MINUS B).

S3 S2 S1 S0 M Cn
RESULTADO = ____________
3.2) Operações Lógicas.
a) A + B
S3 S2 S1 S0 M Cn
RESULTADO = ____________
b) A•B
S3 S2 S1 S0 M Cn
RESULTADO = ____________
c) A⊕B
S3 S2 S1 S0 M Cn
RESULTADO = ____________
CONCLUSÃO
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
36
EXPERIÊNCIA
BIESTÁVEIS 9
I. OBJETIVOS:
• Implementação de Circuitos Biestáveis

• CIs: 7400 (1), 7476 (1).

a) Monte um biestável tipo SC (Set/Clear) também conhecido por RS (Reset/Set) assíncrono
utilizando apenas portas NAND e preencha a tabela verdade.
13
11 1
S 3
S C(R) Q Q Status 2 Q
12
0 0
0 1
10 4
1 0 8 5 Q
R 6
1 1
9
b) Monte um biestável tipo SC (RS) síncrono

sensível a nível alto, utilizando apenas portas NAND, e preencha a tabela verdade.
13
S 1
CK S C(R) Q Q Status 3
Q
2
0 0 clock 12
0 1
10 4
1 0 5 Q
6
1 1 R
9
c) Verifique o funcionamento do biestável tipo JK Mestre-Escarvo contido no CI-7476 através da

tabela fornecida pelo fabricante.
PR CLR CK J K Q Q
2
0 0 X X X
4 PR 15
0 1 X X X
1 0 X X X 1
1 1 ↓ 0 0
16 CLR 14
1 1 ↓ 0 1
1 1 ↓ 1 0 3
1 1 ↓ 1 1
37
d) A partir do biestável JK, implemente um biestável tipo D e preencha a tabela verdade.
4 15
CK D Q Q D
3
1
↓ 0 16 14
↓ 1 2
clock 1
e) A partir do biestável JK, implemente um biestável tipo T e preencha a tabela verdade. Utilize como
clock a chave n° 1.
CK T Q 4 15
Q
T
↓ 0 14
16
↓ 1
1
clock
f) Repita o item “e” utilizando a chave n° 9 no sinal de clock. Explique o resultado.

__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
IV. CONCLUSÃO:
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
38
RELATÓRIO
BIESTÁVEIS 9
1. Turma:
2.
3. Professor:
4.
5. Conceito:
a) Monte um biestável tipo SC (Set/Clear) também conhecido por RS (Reset/Set) assíncrono utilizando
apenas portas NAND e preencha a tabela verdade.
S C(R) Q Q Status 13
11 1
S 3
0 0 2 Q
0 1 12
1 0
10 4
1 1 8 5 Q
R 6
9
b) Monte um biestável tipo SC (RS) síncrono sensível a nível alto, utilizando apenas portas NAND, e
preencha a tabela verdade.
CK S C(R) Q Q Status 13
S 1 3
0 0 2 Q
0 1 clock 12
1 0 10 4
1 1 5 Q
6
R
9
39
c) Verifique o funcionamento do biestável tipo JK Mestre-Escarvo contido no CI-7476 através da

tabela fornecida pelo fabricante.
PR CLR CK J K Q Q
2
0 0 X X X
4 PR 15
0 1 X X X
1 0 X X X
1
1 1 ↓ 0 0
1 1 ↓ 0 1 16 CLR 14
1 1 ↓ 1 0 3
1 1 ↓ 1 1
d) A partir do biestável JK, implemente um biestável tipo D e preencha a tabela verdade.
4 15
CK D Q Q D
3
1
↓ 0 16 14
↓ 1 2
clock 1
e) A partir do biestável JK, implemente um biestável tipo T e preencha a tabela verdade. Utilize como
clock a chave n° 1.
CK T Q 4 15
Q
T
↓ 0 14
16
↓ 1
1
clock
f) Repita o item “e” utilizando a chave n° 9 no sinal de clock. Explique o resultado.

__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
CONCLUSÃO
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
40
EXPERIÊNCIA
REGISTRADORES 10
I. OBJETIVOS:
• Análise do Registrador 74194.

• CIs: 74194 (1).

1) Verifique o funcionamento do registrador 74194, executando as funções na tabela verdade e
compare os resultados com o diagrama de tempos.
Tabela Verdade:
Diagrama de tempos:
41
2) Execute as seguintes funções com o Registrador 74194 e mostre o resultado através do diagrama de
tempos.
a) Limpe a carga do registrador.
b) Faça a carga paralela do dado de 4 bits: 1011.
c) Desloque 4 bits para a direita introduzindo “0” no bit mais significativo.
d) Faça a carga paralela do dado de 4 bits: 0101.
e) Desloque 4 bits para a esquerda introduzindo “1” no bit menos significativo.
Diagrama de tempos referentes aos itens “b”, “c”, “d” e “e” :
CLOCK
S0
S1
CLEAR
QA
QB
QC
QD
IV. CONCLUSÃO:
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
42
RELATÓRIO
REGISTRADORES 10
1. Turma:
2.
3. Professor:
4.
5. Conceito:
1) Verifique o funcionamento do registrador 74194, executando as funções na tabela verdade e

compare os resultados com o diagrama de tempos.
Tabela Verdade:
Diagrama de tempos:
43
2) Execute as seguintes funções com o Registrador 74194 e mostre os resultados através dos diagramas
de tempos.
a) Limpe a carga do registrador.
b) Faça a carga paralela do dado de 4 bits: 1011.
c) Desloque 4 bits para a direita introduzindo “0” no bit mais significativo.
d) Faça a carga paralela do dado de 4 bits: 0101.
e) Desloque 4 bits para a esquerda introduzindo “1” no bit menos significativo.
Diagrama de tempos referentes aos itens “b”, “c”, “d” e “e” :
CLOCK
S0
S1
CLEAR
QA
QB
QC
QD
CONCLUSÃO
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
44
EXPERIÊNCIA
CONTADORES SÍNCRONOS 11
I. OBJETIVOS:
• Implementação de contadores utilizando biestáveis.

• CIs: 7476 (1), 7474 (1), 7400 (1), 7402 (1), 7408 (1), 7432 (1).

1) Projetar um contador síncrono de módulo 4, crescente, utilizando biestáveis tipo JK .
2) Projetar um contador síncrono de módulo 3, decrescente, utilizando biestáveis tipo D.
45
3) Projetar um contador síncrono de módulo ____, ___________, utilizando biestáveis tipo ____.
IV. CONCLUSÃO:
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
46
RELATÓRIO
CONTADORES SÍNCRONOS 11
1. Turma:
2.
3. Professor:
4.
5. Conceito:
1) Projetar um contador síncrono de módulo 4, crescente, utilizando biestáveis tipo JK .
2) Projetar um contador síncrono de módulo 3, decrescente, utilizando biestáveis tipo D.
47
3) Projetar um contador síncrono de módulo ____, ___________, utilizando biestáveis tipo ____.
CONCLUSÃO
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
48
EXPERIÊNCIA
CONTADORES ASSÍNCRONOS 12
I. OBJETIVOS:
• Implementação de contadores utilizando o CI 7490.

• CIs: 7490 (1), 7400 (2).

1) Utilizando o CI 7490, implemente circuitos contadores de módulos 2, 5 e 10 (decimal) e bi-
quinário.
a) Módulo 2:
b) Módulo 5:
c) Módulo 10:
49
d) Bi-quinário:
2) Utilizando o CI 7490, implemente um circuito contador crescente de módulo 7.
IV. CONCLUSÃO:
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
50
RELATÓRIO
CONTADORES ASSÍNCRONOS 12
1. Turma:
2.
3. Professor:
4.
5. Conceito:
1) Utilizando o CI 7490, implemente circuitos contadores de módulos 2, 5 e 10 (decimal) e bi-

quinário.
a) Módulo 2:
b) Módulo 5:
c) Módulo 10:
51
d) Bi-quinário:
2) Utilizando o CI 7490, implemente um circuito contador crescente de módulo 7.
CONCLUSÃO
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
52
EXPERIÊNCIA
MEMÓRIA SEMICONDUTORA 13
I. OBJETIVOS:
• Verificar o funcionamento de Memória Semicondutora Integrada.

• CIs: 74189 (1), 7404 (1).

1) Desenhe e monte um circuito utilizando a memória RAM 74189 de forma que se possa escrever e
ler dados em qualquer endereço. Ligue as entrada de endereço no display e a saída de dados nos leds
através de um inversor.
Circuito:
2) Dados a serem escritos na memória.
ENDEREÇO DADO
IV. CONCLUSÃO:
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
53
RELATÓRIO
MEMÓRIA SEMICONDUTORA 13
1. Turma:
2.
3. Professor:
4.
5. Conceito:
1) Desenhe e monte um circuito utilizando a memória RAM 74189 de forma que se possa escrever e
ler dados em qualquer endereço. Ligue as entrada de endereço no display e a saída de dados nos leds
através de um inversor.
Circuito:
2) Dados a serem escritos na memória.
ENDEREÇO DADO
CONCLUSÃO
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
__________________________________________________________________________________
ANEXOS
54
55
56
57
58
59
60

PUC Sistemas Digitais Multivibrador Astável

Enviado por

Dados do documento

Título original

Direitos autorais

Formatos disponíveis

Compartilhar este documento

Compartilhar ou incorporar documento

Opções de compartilhamento

Você considera este documento útil?

Este conteúdo é inapropriado?

Direitos autorais:

Formatos disponíveis

PUC Sistemas Digitais Multivibrador Astável

Enviado por

Direitos autorais:

Formatos disponíveis

P

U PONTIFÍCIA UNIVERSIDADE CATÓLICA

Prof. Dr. Aparecido S. Nicolett

PUC - SISTEMAS DIGITAIS - SD - 2006

Prof. Dr. João Antonio Martino - Email: martino@pucsp.br

Prof. Orlando Onofre – Email: orlando@pucsp.br

Livro Texto: TOCCI, R. “Sistemas Digitais”, 8a edição, Pearson, 2003.

PROGRAMA DE TEORIA (POR AULA):

PROGRAMA DE LABORATÓRIO (POR AULA):

01. Introdução ao curso e apresentação da Placa Didática.

P1: Prova 1, realizada no final do 1o semestre.

A1 = [(T1 . KT1) + (L1 . KL1)] / 2

T1: Prova realizada na metade do 1o semestre

KT1, KT2: Fator de teoria (0 a 1,1)

Experiência 1: Multivibrador Astável 6

Experiência 2: Multivibrador Monoestável 11

Experiência 3: Portas Lógicas Básicas 15

Experiência 4: Minimização e Implementação de Função Booleana 19

Experiência 5: Implementação de Função Booleana com Portas NE e NOU 23

Experiência 6: Circuitos Multiplex - MUX 27

Experiência 7: Circuitos Demultiplex - DEMUX 31

Experiência 8: Circuitos Aritméticos e ULA 33

Experiência 10: Registradores 41

Experiência 11: Contadores Síncronos 45

Experiência 12: Contadores Assíncronos 49

Experiência 13: Memória Semicondutora 53

ANEXOS : CódIgo de resistores, capacitores e circuitos integrados 55

II. MATERIAL UTILIZADO:

A freqüência de oscilação será:

Com estes dois parâmetros (D e f) pode-se determinar os componentes necessários (Ra, Rb e

IV. PROCEDIMENTO EXPERIMENTAL:

c) Monte o multivibrador astável com os componentes do item anterior e anote detalhadamente a

d) Determinar, através da forma de onda obtida experimentalmente no item anterior, a freqüência f e o

Identificação dos alunos: Data:

c) Monte o multivibrador astável com os componentes do item anterior e anote detalhadamente a

d) Determinar, através da forma de onda obtida experimentalmente no item anterior, a freqüência f e o

II. MATERIAL UTILIZADO:

IV. PROCEDIMENTO EXPERIMENTAL:

c) Monte o multivibrador monoestável com os componentes do item anterior. Dispare o monoestável

Identificação dos alunos: Data:

a) Projete e monte um multivibrador monoestável de tempo T1 = 1s. Adote C = 10 µF.

c) Monte o multivibrador monoestável com os componentes do item anterior. Dispare o monoestável

PORTAS LÓGICAS BÁSICAS 3

II. MATERIAL UTILIZADO:

III. PROCEDIMENTO EXPERIMENTAL:

Circuito Integrado Identificação da Porta Lógica

7400 7402 7404 7408

c) Utilizando as portas lógicas fornecidas, implemente as funções abaixo, desenhando os circuitos

F = A.B + (B+C) e G = (A + B) + B.C

PORTAS LÓGICAS BÁSICAS 3

Identificação dos alunos: Data:

Circuito Integrado Identificação da Porta Lógica

7400 7402 7404 7408

c) Utilizando as portas lógicas fornecidas, implemente as funções abaixo, desenhando os circuitos

F = A.B + (B+C) e G = (A + B) + B.C

II. MATERIAL UTILIZADO:

III. PROCEDIMENTO EXPERIMENTAL:

F = A.B.C + B.C + A.B.C + A.B.C + A.B.C

G = A.B.C + A.B.D + A.B.C + B.C.D + A.B.C + C.D

a) Minimize as funções por mapas de Karnaugh.

c) Monte os circuitos e teste seus funcionamentos conferindo com o Mapa de Karnaugh.

Identificação dos alunos: Data:

F = A.B.C + B.C + A.B.C + A.B.C + A.B.C