UNIVERSIDADE SÃO TOMÁS DE MOÇAMBIQUE

FACULDADE DE CIÊNCIAS E TECNOLOGIAS DE INFORMAÇÃO

Disciplina: Sistemas Digitais

Ficha_4: LATCH e FLIP-FLOP
Docente: MSc. Mário Sitoe

1. Descreva o funcionamento de um Latch SR.

2. Projete um Latch SR usando portas NAND.
3. Explique a diferença entre um Latch SR e um Flip Flop D.
4. Projete um Flip Flop D usando portas NAND.
5. Descreva o funcionamento de um Latch D.
6. Projete um Latch D usando portas NOR.
7. Explique como um Flip Flop JK funciona.
8. Explique o que é o efeito de pulso de relógio em um Flip Flop JK.
9. Descreva o funcionamento de um Latch T.
10. Projete um Latch T usando portas AND.
11. Explique a diferença entre um Latch T e um Flip Flop T.
12. Projete um Flip Flop T usando portas NAND.
13. Descreva o funcionamento de um Flip Flop tipo mestre-escravo.
14. Projete um Flip Flop tipo mestre-escravo usando portas NOR.
15. Descreva o comportamento de um Latch SR quando a entrada S e R são ambas 1.
16. Explique o que é um Latch transparente.
17. Projete um Latch transparente usando portas AND.
18. Descreva o funcionamento de um Flip Flop tipo D mestre-escravo.
19. Explique a diferença entre um Flip Flop tipo D mestre-escravo e um Flip Flop tipo JK.
20. Descreva o funcionamento de um Flip Flop tipo JK com preset e clear.
21. Projete um Flip Flop tipo JK com preset e clear usando portas NAND.
22. Explique o que é um registrador de deslocamento.
23. Explique como um Flip Flop tipo JK pode ser usado como um divisor de frequência.
28. Completa o diagrama para o LATCH SR assincrono

29. Complete o diagrama de tempo considerando o LATCH SR como síncrono no nível “1” do
clock

30. Dado o conjunto de entradas J e K. indique o comportamento da saída Q para os FF JK

disparados pela borda positiva e JK disparados pela borda negativa.

Bom trabalho!