UNIVERSIDADE FEDERAL RURAL DO SEMI-ÁRIDO

DEPARTAMENTO DE CIÊNCIAS AMBIENTAIS E TECNOLÓGICAS

Sistemas Digitais:
Princípios e Aplicações

Prof. Walber Medeiros Lima

 Capítulo 4:
CIRCUITOS LÓGICOS
COMBINACIONAIS
 4-1 FORMA DE SOMA-DE-PRODUTO
❑ Métodos de simplificação de circuitos lógicos exigem que
a expressão esteja na forma de SOMA-DE-PRODUTO;

❑ Consiste quando dois ou mais TERMOS-PRODUTO

(mintermo) são somados por uma adição Booleana;

❑ Observação: um sinal de inversão não pode cobrir mais do

que uma variável em um termo.
 4-1 FORMA DE SOMA-DE-PRODUTO
PRODUTO-DE-SOMA

❑ Consiste quando dois ou mais TERMOS-SOMA (maxtermo)

são multiplicados por uma multiplicação Booleana;
 4-4 PROJENTANDO CIRCUITOS LÓGICOS
COMBINACIONAIS
❑ A expressão booleana é derivada da TABELA-VERDADE;
 4-4 PROJENTANDO CIRCUITOS LÓGICOS
COMBINACIONAIS
EXEMPLO: Considere a tabela-verdade abaixo:

Cada conjunto de condições de entrada que produz uma saída em ALTO é implementado por
um porta AND em separado. As saídas das portas AND são unidas com OR para produzir a
saída final.
 4-4 PROJENTANDO CIRCUITOS LÓGICOS
COMBINACIONAIS
EXEMPLO: Projete um circuito lógico que tem 3 (três) entradas,
A,B e C, e cuja saída vai para ALTO somente quando a maioria
das entradas está em ALTO.

Passo 1: Monte a tabela-verdade

 4-4 PROJENTANDO CIRCUITOS LÓGICOS
COMBINACIONAIS
EXEMPLO: Projete um circuito lógico que tem 3 (três) entradas,
A,B e C, e cuja saída vai para ALTO somente quando a maioria das
entradas está em ALTO.

Passo 2: Escreva o Termo Produto para cada caso onde a saída é 1.

 4-4 PROJENTANDO CIRCUITOS LÓGICOS
COMBINACIONAIS
EXEMPLO: Projete um circuito lógico que tem 3 (três) entradas,
A,B e C, e cuja saída vai para ALTO somente quando a maioria das
entradas está em ALTO.

Passo 3: Escreva a expressão da soma-de-produtos para a saída.

 4-4 PROJENTANDO CIRCUITOS LÓGICOS
COMBINACIONAIS
EXEMPLO: Projete um circuito lógico que tem 3 (três) entradas,
A,B e C, e cuja saída vai para ALTO somente quando a maioria das
entradas está em ALTO.

Passo 4: Simplifique a expressão de saída.

 4-4 PROJENTANDO CIRCUITOS LÓGICOS
COMBINACIONAIS
EXEMPLO: Projete um circuito lógico que tem 3 (três) entradas,
A,B e C, e cuja saída vai para ALTO somente quando a maioria das
entradas está em ALTO.

Passo 5: Implemente o circuito para a expressão final.

 4-5 MÉTODO DO MAPA DE KARNAUGH
(MAPA K)
❑ É um método gráfico usado para simplificar;

❑ É similar a uma tabela-verdade;

❑ É um arranjo de células;

❑ As células são organizadas de forma que a simplificação

de uma dada expressão é obtida simplesmente fazendo um
agrupamento adequado de células;
 4-5 MÉTODO DO MAPA DE KARNAUGH
(MAPA K)
❑ O número de células num mapa de Karnaugh é igual ao número
total de combinações possíveis das variáveis de entrada.

Mapa de Karnaugh de 2 variáveis:

Um mapa de Karnaugh de 2 variáveis mostrando os termos-produto

 4-5 MÉTODO DO MAPA DE KARNAUGH
(MAPA K)
Mapa de Karnaugh de 3 variáveis:

Um mapa de Karnaugh de 3 variáveis mostrando os termos-produto

 4-5 MÉTODO DO MAPA DE KARNAUGH
(MAPA K)
Mapa de Karnaugh de 4 variáveis:

Um mapa de Karnaugh de 4 variáveis mostrando os termos-produto

 4-5 MÉTODO DO MAPA DE
KARNAUGH (MAPA K)
Células Adjacentes:

Células adjacentes num mapa de Karnaugh são aquelas que diferem uma da outra em apenas
uma variável. As setas indicam as células adjacentes.
 4-5 MÉTODO DO MAPA DE KARNAUGH
(MAPA K)
Mapeando uma expressão de soma-de-produtos:

❑ Para uma expressão na forma de soma-de-produtos padrão, 1s

é colocado no mapa K para cada termo-produto na expressão.
 4-5 MÉTODO DO MAPA DE KARNAUGH
(MAPA K)
Mapeando uma expressão qualquer:

❑ Se uma expressão não estiver na forma padrão, então ela deve

ser convertida para a forma de soma-de-produtos;

❑ Expansão numérica de um termo-produto não padrão

1) Escrever os valores binários das variáveis existentes
acrescentando todas as combinações dos valores binários das
variáveis que não aparece;
2) Os números resultantes são os valores dos termos da soma-
de-produtos.
 4-5 MÉTODO DO MAPA DE KARNAUGH
(MAPA K)
Exemplo: Insira no mapa de Karnaugh a seguinte
expressão de soma-de-produtos: 𝐴ҧ + 𝐴𝐵ത + 𝐴𝐵𝐶ҧ .
 4-5 MÉTODO DO MAPA DE KARNAUGH
(MAPA K)
Simplificação via Mapa K de Expressões

❑ Após a expressão de soma-de-produtos ser inserida no mapa,

uma expressão de soma-de-produtos MÍNIMA é obtida a
partir do mapa, agrupando os 1s;

❑ Pode-se fazer os grupos de 1s no mapa K enlaçando as células

adjacentes que contêm 1s, maximizando o tamanho dos
grupos e minimizando o número de grupos;
 4-5 MÉTODO DO MAPA DE KARNAUGH
(MAPA K)
Simplificação via Mapa K de Expressões
1) Um grupo tem que conter 1, 2, 4, 8 ou 16 células;

2) Cada célula num grupo tem que ser adjacente a uma ou

mais células do mesmo grupo, porém todas as células
não têm que ser adjacentes uma da outra;

3) Incluir o maior número de 1s num grupo;

4) Cada 1s no mapa tem que ser incluído em pelo menos

um grupo. Os 1s que já fazem parte de um grupo podem
ser incluídos num outro grupo;
 4-5 MÉTODO DO MAPA DE KARNAUGH
(MAPA K)
❑ Agrupamento de 2 células (pares):
C C
AB 0 1 AB 0 1

00 00

01 01

11 11

10 10

C CD
AB AB
0 1 00 01 11 10

00 00

01 01

11 11

10 10

Agrupando um par de 1s adjacentes em um mapa K, elimina-se uma variável que aparece na forma
complementada e não-complementada.
 4-5 MÉTODO DO MAPA DE KARNAUGH
(MAPA K)
❑ Agrupamento de 4 células (quadra ou quarteto):
C CD CD
AB AB
AB 0 1 00 01 11 10 00 01 11 10
00 00 00

01 01 01

11 11 11

10 10 10

CD CD
AB AB 11
00 01 11 10 00 01 10

00 00

01 01

11 11

10 10

Agrupando um quarteto de 1s adjacentes em um mapa K, elimina-se duas variáveis que aparecem nas
formas complementada e não-complementada.
 4-5 MÉTODO DO MAPA DE KARNAUGH
(MAPA K)
❑ Agrupamento de 8 células (oitava ou octeto):
CD CD
AB AB 00 01 11 10
00 01 11 10

00 00

01 01

11 11

10 10

CD
AB CD
00 01 11 10 AB 00 01 11 10
00
00
01
01
11
11
10
10

Agrupando um octeto de 1s adjacentes em um mapa K, elimina-se três variáveis que aparecem nas formas
complementada e não-complementada.
 4-5 MÉTODO DO MAPA DE KARNAUGH
(MAPA K)
Simplificação via Mapa K de Expressões
 4-5 MÉTODO DO MAPA DE KARNAUGH
(MAPA K)
Determinação da Expressão de soma-de-produto

1) Cada grupo de células que contém 1s cria um

termo-produto mínimo composto de todas as variáveis
que ocorrem num formato apenas (não complementada ou
complementada) dentro do grupo. Variáveis que ocorrem
tanto de forma complementada quanto não complementada
dentro do grupo são ELIMINADAS;

2) Quando se obtém todos os termos-produto mínimos a

partir do mapa de Karnaugh, eles são somados para formar
a expressão de soma-de-produtos mínima.
 4-5 MÉTODO DO MAPA DE KARNAUGH
(MAPA K)
Exemplo: Determine os termos-produto para o mapa de
Karnaugh abaixo e escreva a expressão de soma-de-
produtos mínima.
 4-5 MÉTODO DO MAPA DE KARNAUGH
(MAPA K)
Preenchendo o mapa K direto da tabela-verdade

Exemplo de transferência direta de uma tabela-verdade para um mapa de Karnaugh.

 4-5 MÉTODO DO MAPA DE KARNAUGH
(MAPA K)
Condições “Don’t Care”

Exemplo de uso de condições “don’t care” para simplificar uma expressão.

 4-6 CIRCUITO XOR E XNOR
CIRCUITO XOR

(a) Tabela-verdade e circuito XOR; (b) Símbolo da porta XOR; (c) Símbolo IEEE/ANSI
 4-6 CIRCUITO XOR E XNOR
CIRCUITO XNOR

(a) Tabela-verdade e circuito XNOR; (b) Símbolo da porta XOR; (c) Símbolo IEEE/ANSI
 4-7 CIRCUITO GERADOR E
VERIFICADOR DE PARIDADE

Portas XOR utilizadas para implementar o gerador de paridade

e o verificador de paridade para um sistema de paridade par.
 4-7 CIRCUITO GERADOR E
VERIFICADOR DE PARIDADE
Exemplo: Determine a saída do gerador de paridade para
cada um dos seguintes dados de entrada, D3D2D1D0:
a) 0111
b) 1001
 4-8 CIRCUITO PARA
HABILITAR/DESABILITAR
Entrada de sinal
Entrada de controle

As 4 portas básicas podem ser usadas para habilitar ou desabilitar a passagem de um sinal de
entrada, A, dependendo do nível lógico da entrada de controle B.
 4-8 CIRCUITO PARA
HABILITAR/DESABILITAR
Exemplo: Projete um circuito lógico que permita um sinal
passar para a saída somente quando as entradas de controle B e C
estiverem ambas em alto, senão a saída deve ficar em nível baixo.
 4-8 CIRCUITO PARA
HABILITAR/DESABILITAR
Exemplo: Projete um circuito lógico que permita um sinal passar
para a saída somente quando uma, mas não ambas, das entradas de
controle está em ALTO, caso contrário a saída fica em ALTO.
 4-9 CARACTERÍSTICAS BÁSICAS DE
CIs DIGITAIS
❑ Os circuitos integrados (CIs) são circuitos eletrônicos
miniaturizados sobre um pedaço de material semicondutor
(silício) denominado substrato (chip).

(a) Encapsulamento dual-in-line package (DIP ou DIL); (b) vista superior; (c) o chip de silício é
muito menor que o encapsulamento.
 4-9 CARACTERÍSTICAS BÁSICAS DE
CIs DIGITAIS
❑ Tipos de encapsulamento:
 4-9 CARACTERÍSTICAS BÁSICAS DE
CIs DIGITAIS
❑ CIs digitais são CLASSIFICADOS de acordo com a
COMPLEXIDADE de seus circuitos, que é medida pelo
número de PORTAS LÓGICAS equivalente no seu CHIP;

❑ Atualmente existe 6 níveis de complexidade;

 4-9 CARACTERÍSTICAS BÁSICAS DE
CIs DIGITAIS
CIs Digitais Bipolares e Unipolares

❑ CIs digitais também podem ser CLASSIFICADOS de acordo

com o TIPO DE COMPONENTE ELETRÔNICO usado nos
seus circuitos;

❑ CIs Bipolares: são aqueles que são feitos utilizando o transistor

bipolres de junção (NPN e PNP) como seu elemento principal;

❑ CI Unipolares: são aqueles que usam transistores unipolares de

efeito de campo (MOSFET canal P e canl N) como seu elemento
principal;
 4-9 CARACTERÍSTICAS BÁSICAS DE
CIs DIGITAIS
CIs Digitais Bipolares

❑ A família TLL (Transistor-Transistor Logic) é a principal família

de CIs digitais bipolares;

Transistor NPN Circuito do INVERSOR TTL da série 74.

 4-9 CARACTERÍSTICAS BÁSICAS DE
CIs DIGITAIS
CIs Digitais Unipolares

❑ A família CMOS (Complementary Metal Oxide Semicondutor) é a

principal família de CIs digitais unipolares;

Circuito do INVERSOR CMOS.

 4-9 CARACTERÍSTICAS BÁSICAS DE
CIs DIGITAIS
Família TTL

❑ É constituída de várias subfamílias ou séries;

❑ As diferenças entre as várias subfamílias TTL estão nas

CARACTERÍSTICAS ELÉTRICAS;
 4-9 CARACTERÍSTICAS BÁSICAS DE
CIs DIGITAIS
Família CMOS

❑ É constituída de várias subfamílias ou séries;

❑ As diferenças entre as várias subfamílias CMOS estão nas

CARACTERÍSTICAS ELÉTRICAS;
 4-9 CARACTERÍSTICAS BÁSICAS DE
CIs DIGITAIS
Alimentação e Terra

❑ Para utilizar CIs digitais, é necessário que se faça, as

conexões apropriadas ao pinos do CI;

❑ As conexões mais importantes são de alimentação e terra;

 4-9 CARACTERÍSTICAS BÁSICAS DE
CIs DIGITAIS
Faixas de Tensão para Níveis Lógicos CMOS

❑ Existem diferentes de níveis lógicos: VIL, VIH, VOL e VOH;

 4-9 CARACTERÍSTICAS BÁSICAS DE
CIs DIGITAIS
Faixas de Tensão para Níveis Lógicos CMOS

❑ Existem diferentes de níveis lógicos: VIL, VIH, VOL e VOH;

 4-9 CARACTERÍSTICAS BÁSICAS DE
CIs DIGITAIS
Faixas de Tensão para Níveis Lógicos TTL

❑ Existem diferentes de níveis lógicos: VIL, VIH, VOL e VOH;

 4-9 CARACTERÍSTICAS BÁSICAS DE
CIs DIGITAIS
Entradas não Conectadas

❑ Uma entrada desconectada é chamada de entrada em flutuação;

❑ Para uma entrada TTL em flutuação: nível lógico 1;

❑ Deixar uma entrada CMOS em flutuação pode superaquecer;

❑ Para uma entrada CMOS em flutuação: nível lógico oscila em

função do ruído existente na entrada;
 4-9 CARACTERÍSTICAS BÁSICAS DE
CIs DIGITAIS
Entradas não Conectadas
 4-9 CARACTERÍSTICAS BÁSICAS DE
CIs DIGITAIS
Diagramas de Conexão de Circuitos Lógicos

❑ Mostra todas as conexões, a numeração dos pinos dos CIs, os

números dos CIs, os nomes dos sinais e as tensões de
alimentação do circuito;

Diagrama de conexão típico de um circuito lógico.

 4-10 PESQUISA DE FALHAS EM
SISTEMAS DIGITAIS
Pesquisa de Falhas em Sistemas Digitais

❑ Existem 3 passos básicos a serem seguidos quando está

pesquisando problemas ou falhas em um circuito:

❑ Detecção da Falha: Observe a operação do circuito e

compare-a com a operação correta esperada;
❑ Isolamento da Falha: Realize testes e faça medições que
o ajudem a isolar a falha;
❑ Correção da Falha: Troque o componente defeituoso,
conserte a ligação defeituosa e remova o curto-circuito;
 4-10 PESQUISA DE FALHAS EM
SISTEMAS DIGITAIS
Pesquisa de Falhas em Sistemas Digitais

Uma ponta de prova lógica é utilizada para monitorar os níveis lógicos no pino do CI ou em
qualquer outro ponto acessível do circuito.
 4-11 FALHAS INTERNAS DOS CIs
DIGITAIS
❑ As FALHAS INTERNAS mais comuns dos CIs digitais são:

1) Mau funcionamento de circuitos internos do CI;

2) Entradas ou saídas em curto com a terra ou Vcc;

3) Circuito aberto nas entradas ou saídas;

4) Curto-circuito entre 2 pinos do CI;

 4-11 FALHAS INTERNAS DOS CIs
DIGITAIS
1) Mau funcionamento de circuitos internos do CI;

Circuito do INVERSOR TTL.

 4-11 FALHAS INTERNAS DOS CIs
DIGITAIS
2) Entradas ou saídas em curto com a terra ouVcc;

(a) e (c) CI internamente em curto com a terra; (b) e (d) CI internamente em curto com a
fonte de alimentação. Esses 2 tipos de falha forçam o sinal de entrada que está neste pino a
ficar no mesmo estado.
 4-11 FALHAS INTERNAS DOS CIs
DIGITAIS
EXEMPLO: Observe o circuito na figura abaixo. Um estudante
pode utilizar uma ponta de prova para determinar as condições
existentes em vários pinos do CI. Os resultados estão mostrados
na tabela da figura. Examine estes resultados e determine se o
circuito está operando corretamente, Caso não esteja indique
algumas das possíveis falhas.
 4-11 FALHAS INTERNAS DOS CIs
DIGITAIS
3) Circuito aberto nas entradas ou saídas;

Um CI com uma entrada desconectada internamente não responderá aos sinais aplicados
naquele pino de entrada. Uma saída interna desconectada vai produzir uma tensão
imprevisível neste pino de saída.
 4-11 FALHAS INTERNAS DOS CIs
DIGITAIS
EXEMPLO: Observe o circuito na figura abaixo e as anotações
feitas das indicações da ponta de prova. Quais são as possíveis
falhas que poderiam causar essas indicações? Suponha que os CIs
são TTL.
 4-11 FALHAS INTERNAS DOS CIs
DIGITAIS
4) Curto-circuito entre 2 pinos;

Quando 2 pinos estão internamente em curto, os sinais que estão conectados a esses pinos
são forçados a ser idênticos, possuindo geralmente 3 níveis distintos.
 4-12 FALHAS EXTERNAS
❑ As FALHAS EXTERNAS mais comuns dos CIs digitais são:

1) Linhas de sinal abertas;

2) Linhas de sinal em curto;

3) Falha na fonte de alimentação

4) Carregamento da saída.
 4-12 FALHAS EXTERNAS
1) Linhas de sinal abertas;

❑ Fio partido;
❑ Conexão com solda fria ou wire-wrap frouxa;
❑ Cortes ou fissuras nas trilhas do circuito impresso;
❑ Pino do CI dobrado ou quebrado;
❑ Mau contato no soquete do CI.
 4-12 FALHAS EXTERNAS
EXEMPLO: Considere o circuito CMOS da figura abaixo e as
indicações da ponta de prova. Qual é a falha mais provável deste
circuito?
 4-12 FALHAS EXTERNAS
2) Linhas de sinal em curto;

❑ Causas para curtos inesperados entre 2 pontos do circuito são:

❑ Ligações malfeitas;
❑ Pontes de solda (respingos de solda);
❑ Corrosão incompleta.
 4-12 FALHAS EXTERNAS
3) Falha na fonte de alimentação;

❑ Um fonte de alimentação defeituosa ou em sobrecarga

fornecerá tensões de alimentação mal reguladas aos CIs;

❑ Portanto, deve-se verificar os níveis de tensão nos pinos de

alimentação;

❑ Pois um ou mais CIs funcionam de modo incorreto ou

simplesmente não funcionam.
 4-12 FALHAS EXTERNAS
4) Carregamento de saída;

❑ Quando um circuito digital tem sua saída conectada a

muitas entradas, sua capacidade de fornecer corrente pode
ser excedida fazendo com que a tensão de saída caia na faixa
para a qual o nível lógico é indeterminado.