Escolar Documentos
Profissional Documentos
Cultura Documentos
Modelagem de Conversores PDF
Modelagem de Conversores PDF
MODELAGEM DE
CONVERSORES CC-CC
EMPREGANDO MODELO MÉDIO
EM ESPAÇO DE ESTADOS
IVO BARBI
EDIÇÃO DO AUTOR
Ivo Barbi
MODELAGEM DE
CONVERSORES CC- CC
EMPREGANDO MODELO
MÉDIO EM
ESPAÇO DE ESTADOS
Florianópolis
Edição do Autor
2015
Ivo Barbi
Internet: http://www.ivobarbi.com
E-mail: ivobarbi@gmail.com
II
MODELAGEM DE
CONVERSORES CC- CC
EMPREGANDO MODELO
MÉDIO EM
ESPAÇO DE ESTADOS
III
B236m Barbi, Ivo
Inclui referência
1. Eletrônica de potência. 2. Circuitos elétricos lineares –
Análise.
3. Laplace, Transformadas de. 4. Conversores CC-CC. I. Título.
CDU: 621.314.22
IV
AGRADECIMENTOS
V
VI
BIOGRAFIA DO AUTOR
VII
VIII
Dedico este trabalho pequenino
ANTONIO BARBI,
nascido em 19/05/2015,
à sua mãe
ADRIANA S. S. BARBI
Bernardo Barbi
Bruno Barbi
Beatriz Barbi
Isadora Barbi
IX
X
PREFÁCIO
XII
Sumário
PREFÁCIO ..................................................................................................... XI
SUMÁRIO ..............................................................................................XIII
CAPÍTULO 1 ANÁLISE DE CIRCUITOS LINEARES .................... 17
XIII
9.6 OBTENÇÃO DA FUNÇÃO DE TRANSFERÊNCIA PARA O CONTROLE DA
TENSÃO DE CARGA. ..................................................................................... 93
XIV
12.2 OBTENÇÃO DO CIRCUITO EQUIVALENTE. ...................................... 154
CAPÍTULO 13 MODELAGEM DO CONVERSOR
BIDIRECIONAL ZETA-SEPIC........................................................... 158
XVI
CAPÍTULO 1
ANÁLISE DE CIRCUITOS LINEARES
1.1 INTRODUÇÃO.
diL
L R iL vC v (1.1)
dt
dvC
C iL (1.2)
dt
17
diL R v v
iL C (1.3)
dt L L L
dvC iL
(1.4)
dt C
diL R 1
dt L 1
L iL
0 v
L
v
(1.5)
dvC 1 vC
0 0 0
dt C
i
X L (1.6)
vC
diL
dt
X (1.7)
dvC
dt
R 1
L
L
A (1.8)
1 0
C
18
1
0
B L (1.9)
0 0
v
U (1.10)
v
X AX BU (1.11)
Y CX DU (1.12)
X AX BU (1.13)
Y CX DU (1.14)
19
Figura 1-2. Representação das equações de estado por diagrama de blocos.
X A X B U (1.15)
Mas,
20
s I X (s) X (0) A X (s) B U(s) (1.18)
Assim:
Portanto:
X (s) s I A X (0)
1
(1.22)
X (t) 1
X(s) (1.23)
21
X (t) 1 s I A 1 X (0) (1.25)
R 1
s 0 L L
s I A
(1.26)
0 s 1 0
C
R 1
s L L
s I A (1.27)
1 s
C
1
R 1
s L L
s I A
1
(1.28)
1 s
C
LRs C
LRs RCs 1
s I A LRs RCs 1
2 2
1
(1.29)
L C (R Ls)
LRs RCs 1
2
LRs2 RCs 1
22
Seja
R
(1.30)
2L
1
02 (1.31)
LC
2 02 2 (1.32)
s 1 / L
(s )2 2 (s )
2 2
1
s I A (1.33)
1/C (2 s)
(s )2 2 (s )2 2
Deste modo:
sIL 0 VC 0 / L
(s )2 2 (s )2 2
s I A X (0)
1
(1.34)
IL 0 / C (2 s)VC 0
(s )2 2 (s )2 2
23
t e t sen(t )
e cos(t ) I
X(t ) t L L0 (1.35)
e sen(t ) V
e t cos(t ) C 0
C
onde
IL 0
X (0) Estado inical (1.37)
VC 0
I (t )
X (t ) L Vetor de estado (1.38)
vc (t )
t e t sen(t )
e cos(t )
(t ) t L (1.39)
e sen(t ) t
e cos(t )
C
24
A partir das expressões deduzidas com o emprego das
equações de estado, podemos obter as expressões (1.40) e
(1.41).
V
iL (t ) e t IL0 cos(t ) C 0 sen(t ) (1.40)
L
I
vC (t ) e t L0 sen(t ) VC 0 cos(t ) (1.41)
C
Portanto:
R
100 / H
2L
1
0 1000 rad /s
LC
02 2 995 rad /s
L 49,8
C 0,02 Siemens
25
Desse modo,
vC (t ) 502,5e
100 t
sen(t ) 200e 100t cos(t ) VC 0
Figura 1-4. Tensão nos terminais do capacitor, para o circuito da Figura 1.2.
26
Figura 1-5. Plano de fase para as variáveis de estado do circuito representado na
Figura 1-2.
27
Figura 1-6. Circuito com resistores e capacitores.
V V1 V1 V2
iC 1 (1.42)
R R
V1 V2 V2
iC 2 (1.43)
R R
Mas,
dv1
iC 1 C (1.44)
dt
dv2
iC 2 C (1.45)
dt
Portanto,
dv1
RC 2V1 V2 V (1.46)
dt
dv2
RC V1 2V2 (1.47)
dt
28
Seja
RC (1.48)
Portanto,
v 2 1 v1 v
1 (1.49)
v2 1 2 v2 0
Ou ainda,
v1 2 / 1 / v1 v /
(1.50)
v2 1 / 2 / v2 0
Desse modo,
V A V B U (1.51)
onde,
v
V 1 (1.52)
v2
v
V 1 (1.53)
v2
2 / 1 /
A (1.54)
1 / 2 /
29
v /
B U (1.55)
0
V V1
i1 (1.56)
R
V1 V2
i2 (1.57)
R
Portanto,
i1 1 / R 0 v1 V / R
(1.58)
i2 1 / R 1 / R v2 0
Seja
i
i 1 (1.59)
i2
1 / R 0
C (1.60)
1 / R 1 / R
V / R
D U (1.61)
0
30
Portanto:
i C V D U (1.62)
V A V B U (1.63)
i C V D U (1.64)
Desse modo:
Ou ainda:
31
Seja V (0) 0 , nossa hipótese inicial. Assim:
Mas,
1
2 1
s
s I A
1
(1.68)
1 2
s
Portanto,
1
s 2
s 2 1 s 2 1
2 2
s I A
1
s 2
(1.69)
s 2 2 1 s 2 1
2
V
B U(s) s (1.70)
0
Assim,
V s 2
0
s s 2 1
2
s I A B U(s)
1
(1.71)
V
0
s s 2 2 1
32
Desse modo,
V s 2
V1 (s) s s 2 1
2
(1.72)
V2 (s) V
s s 2 2 1
V (t) 1
V (s) (1.73)
Desse modo,
V t 3t
V1 (t ) 4 3e
e
(1.74)
6
2
V t t
V2 (t ) e 1 e 2 (1.75)
6
i C V D U (1.76)
33
Portanto,
i1 (t ) 1 / R 0 v1 (t ) V / R
(1.77)
i2 (t ) 1 / R 1 / R v2 (t) 0
Assim,
V v1 (t )
i1 (t ) (1.78)
R
v1 (t ) V2 (t )
i2 (t ) (1.79)
R
V t 3t
i1 (t ) 2 3e
e
(1.80)
6R
V t
i2 (t ) 1 3e (1.81)
3R
V
Observar-se que para t i1 () i2 () , como era
3R
esperado.
Sejam os seguintes parâmetros, escolhidos a título de
ilustração:
34
V 100V
C 1000 F
R 10
35
CAPÍTULO 2
CIRCUITO RC CHAVEADO
36
Desse modo,
S 1 no intervalo 0, DTS
S 0 no intervalo DT ,TS
t1
D (2.1)
T
t
vc t VC 0 e (2.2)
VC 0 t
ic t e (2.3)
R
dvc (t ) vc (t )
C 0 (2.4)
dt R
37
Com essas informações desejamos obter a expressão da
tensão do capacitor em função do tempo, para o interruptor S
operando com D 1.
Durante um ciclo de operação, o circuito assume dois
estados topológicos mostrados na Figura 2-3.
dvc (t ) vc (t )
C 0 (2.5)
dt R
dvc (t )
C 0 (2.6)
dt
38
dvc (t) v (t )
D C D c 0 (2.7)
dt R
dvc (t )
1 D C 0 (2.8)
dt
Portanto:
dvc (t ) D
C vc (t ) 0 (2.9)
dt R
R
Req (2.10)
D
eq Req C (2.11)
R C
eq (2.12)
D
Ou ainda,
eq (2.13)
D
40
CAPÍTULO 3
CIRCUITO RC CHAVEADO
41
Vamos equacionar cada um desses estágios topológicos.
a) Primeiro Estágio: 0 t DT
dvc1 (t )
C1 i (3.1)
dt
dvc 2 (t )
C2 i (3.2)
dt
vC 1 (t ) vC 2 (t )
i (3.3)
R R
Portanto,
dvc1 (t ) v (t ) v (t )
C1 C1 C2 (3.4)
dt R R
b) Segundo Estágio: DT t T
dvc1 (t )
C1 0 (3.6)
dt
dvc 2 (t )
C2 0 (3.7)
dt
42
dvc1 (t ) D D
DC1 vC 1 (t ) vC 2 (t ) (3.8)
dt R R
dvc 2 (t ) D D
DC2 vC 1 (t ) vC 2 (t ) (3.9)
dt R R
dvc1 (t )
1 D C1 0 (3.10)
dt
dvc 2 (t )
1 D C2 0 (3.11)
dt
dvC 1 (t ) D D
C1 vC 1 (t ) vC 2 (t ) (3.12)
dt R R
dvC 2 (t ) D D
C2 vC 1 (t ) vC 2 (t ) (3.13)
dt R R
43
dvC 1 (t ) D D
C1 vC 1 (t ) vC 2 (t )
dt R R
(3.14)
dvC 2 (t ) D D
C2 vC 1 (t ) vC 2 (t )
dt R R
R
Req (3.15)
D
Então,
dvC 1 (t ) v (t ) v (t )
C1 C1 C2
dt Req Req
(3.16)
dvC 2 (t ) vC 1 (t ) vC 2 (t )
C2
dt Req Req
44
Verificamos que devido à ação do chaveamento, o valor
da resistência aparente é modificado e representado pela
expressão (3.17).
R
Req (3.17)
D
Req C (3.18)
onde
C1 C 2
C (3.19)
C1 C 2
VC 10 t
i(t ) e (3.20)
Req
45
VC 10
t
vC 1 (t ) C
1 2 C e
(3.21)
C1 C 2
C1 VC 10
t
vC 2 (t ) 1 e
(3.22)
C1 C 2
VC10 C1
VC1 VC 2 (3.23)
C1 C2
46
CAPÍTULO 4
COVERSOR CC-CC ABAIXADOR A
CAPACITOR CHAVEADO
47
Figura 4-2. Sinais de comando dos interruptores do circuito representado na
Figura 4-1.
v1 vC 1 vC 2
iC 1 (4.1)
R1 R1 R1
vC 2 v1 vC 1 vC 2
iC 2 (4.2)
Ro R1 R1 R1
dvC 1
C1 iC 1 (4.3)
dt
dvC 2
C2 iC 2 (4.4)
dt
dvC 1 v v v
C1 C1 C2 1 (4.5)
dt R1 R1 R1
49
dvC 2 v 1 1 v
C2 C 1 vC 2 1 (4.6)
dt R1 Ro R1 R1
vC 1 vC 2
iC 1 (4.7)
R1 R1
vC 2 vC 1 vC 2
iC 2 (4.8)
Ro R1 R1
dvC 1
C1 iC 1 (4.9)
dt
dvC 2
C2 iC 2 (4.10)
dt
Portanto,
dvC 1 v v
C1 C1 C2 (4.11)
dt R1 R1
dvC 2 vC 1 1 1
C2 vC 2 (4.12)
dt R1 Ro R1
50
dvC 1 1
1 v1
C1 dt R1
vC 1 R1
R1
(4.13)
C dv C2
1 1 1 vC 2 v1
2 R
dt R1 Ro R1 1
dvC 1 1 1
C1 dt R1
vC 1
R1
(4.14)
C dvC 2 1 1 1 vC 2
2
dt R1 Ro R1
K1 X A1 X B1U (4.15)
K2 X A2 X B2U (4.16)
onde,
v
X C1 (4.17)
vC 2
51
1 1
R
R1
A1
1
(4.18)
1 R1 Ro
R1 R1 Ro
1 1
R R1
A2
1
(4.19)
1 R1 Ro
R1 R1 Ro
1 0
B1 (4.20)
0 1
B2 0 (4.21)
v1
R
U 1 (4.22)
v1
R
1
0 (1 D)A2 X (4.26)
Portanto:
1 1
R
R1
D
1
1 R1 Ro
R1 R1Ro
(4.27)
1 1 Dv1
R R1
(1 D) 1 R1 0
1 R Ro Dv1
1
R1 R1Ro R1
1 1
D R1 Ro
1 R
o
(4.28)
1 1
D v1
(1 D) R1 Ro 0
1 R D v1
o
53
Assim:
D D
D D R1 Ro
Ro
(4.29)
(1 D) (1 D)
D v1
R1 Ro 0
(1 D ) (1 D) D v1
Ro
R1 Ro
1 2D vC 1 vC 2 D v1 0 (4.31)
Ro
vC 2 2D (1 D)
(4.32)
v1 R1 Ro
1 2D
2
Ro
Ro v1
vC 2 (4.33)
R1 Ro 2
54
A expressão (4.33) mostra que o ganho ideal do
conversor apresentado é igual a 0,5. O valor real do ganho é
ligeiramente menor que 0,5, devido à queda de tensão no
resistor série equivalente R1 .
v0 0,5 Ro
(4.34)
v1 Ro Req
55
Mas, como foi demonstrado anteriormente:
vo 2D (1 D)
(4.35)
v1 R1 Ro
1 2D
2
Ro
R1
Req (4.36)
4(D D2 )
Ou ainda,
Req 1
(4.37)
R1 4(D D2 )
56
Observa-se que o valor mínimo da resistência equivalente
ocorre para D 0,5 . Por isso esses conversores geralmente são
projetados para operar com esse valor de D .
Pode-se também demonstrar que o valor de Req depende
da frequência de chaveamento do circuito, além da razão
cíclica D . Para D 0,5 , o modelo obtido é válido se for
respeitada a restrição:
TS R1 C1 (4.38)
ou ainda
1
fS (4.39)
R1 C1
57
CAPÍTULO 5
CIRCUITO RL CHAVEADO
58
diL
L 0 (5.1)
dt
diL
L R iL 0 (5.2)
dt
diL
D L 0 (5.3)
dt
diL
(1 D) L (1 D) R iL 0 (5.4)
dt
diL
L (1 D) R iL 0 (5.5)
dt
59
Seja,
Req (1 D) (5.6)
Assim:
diL
L Req iL 0 (5.7)
dt
t
iL (t ) ILoe (5.8)
Onde,
L L
(5.9)
Re q (1 D) R
60
CAPÍTULO 6
CIRCUITO LLR CHAVEADO
61
Figura 6-2. Estágios topologicos do circuito LLR.
diL1
L1 V (6.1)
dt
diL2
L2 V (6.2)
dt
Portanto,
diL1
L1 R iL1 R iL2 (6.4)
dt
diL2
L2 R iL1 R iL2 (6.5)
dt
diL1
L1 0 (6.6)
dt
62
diL1
L2 0 (6.7)
dt
diL1
L1 dt R R iL1
(6.8)
L diL2 R R iL2
2
dt
diL1
L1 dt 0
(6.9)
L diL2 0
2
dt
diL1
(1 D) L1 dt (1 D) R (1 D) R iL1
(6.10)
(1 D) L diL2 (1 D) R (1 D) R iL2
dt
2
diL1
D L1 dt 0
(6.11)
D L diL2 0
dt
2
63
Somando-se (6.10) com (6.11) obtêm-se (6.12).
diL1
L1 dt (1 D) R (1 D) R iL1
(6.12)
L diL2 (1 D) R (1 D) R iL2
2
dt
Ou ainda:
diL1
L1 (1 D) R iL1 (1 D) R iL2 (6.13)
dt
diL2
L2 (1 D) R iL1 (1 D) R iL2 (6.14)
dt
Seja,
Req (1 D) R (6.15)
Assim:
diL1
L1 Req iL1 Req iL2 (6.16)
dt
diL2
L2 Req iL1 Req iL2 (6.17)
dt
64
Figura 6-3. Circuito equivalente para o circuito original LLR.
t
L
1 2 L e
IL1 (t ) IL1o (6.18)
L1 L2
t
1 e
t
IR (t ) IL1o e
(6.20)
onde,
Leq
(6.21)
Req
65
Req (1 D) R (6.22)
L1 L2
Leq (6.23)
L1 L2
𝐿1
𝐼𝐿1 = 𝐼𝐿10 . (6.26)
𝐿1 +𝐿2
𝐿1
𝐼𝐿2 = 𝐼𝐿10 . (6.27)
𝐿1 +𝐿2
66
CAPÍTULO 7
CIRCUITO LC CHAVEADO
67
Os estágios topológicos, para um ciclo de operação,
encontram-se representados na Figura 7-3.
diL
L 0 (7.1)
dt
dvC
C 0 (7.2)
dt
diL
L vC (7.3)
dt
dvC
C iL (7.4)
dt
68
diL
L dt 0 0 iL
(7.5)
C dvC 0 0 vC
dt
diL
L dt 0 1 iL
(7.6)
C dvC 1 0 vC
dt
diL
L (1 D) vC (7.7)
dt
dvC
C (1 D) iL (7.8)
dt
69
(1 D)
vC iLdt (7.9)
C
diL (1 D)2
L iLdt (7.10)
dt C
Seja,
C
C eq (7.11)
(1 D)2
Assim,
diL 1
dt C eq
L iLdt (7.12)
Ou ainda,
diL
dt
L C eq iLdt (7.13)
Portanto:
d 2iL
L C eq 2 iL (7.14)
dt
(1 D)
diL vC dt (7.15)
L
Portanto,
(1 D)
iL vC dt (7.16)
L
dvC (1 D)2
C vC dt (7.17)
dt L
71
Portanto:
C L d 2vC
vC (7.18)
(1 D)2 dt 2
Seja,
L
Leq (7.19)
(1 D)2
Portanto:
d 2vC
C Leq vC (7.20)
dt 2
Portanto:
1 D
(7.22)
LC
Seja,
1
o (7.23)
LC
Portanto,
1 D o (7.24)
73
CAPÍTULO 8
CIRCUITO VLR CHAVEADO
74
di
L v (8.1)
dt
di
L v R i(t ) (8.2)
dt
di
D L D v (8.3)
dt
di
(1 D) L (1 D) v (1 D) R i (8.4)
dt
di
L v (1 D) R i (8.5)
dt
75
A resposta a um degrau da tensão de entrada é dada pela
equação (8.6).
V
t
i(t ) 1 e eq
R
(8.6)
R
onde:
76
Figura 8-5. Circuito equivalente para tensão alternada senoidal.
Z (1 D) R j L (8.8)
di
L v (1 D) R i (8.9)
dt
D Do D (8.10)
i IO i (8.11)
d
L IO i v R 1 Do D IO i (8.12)
dt
77
Desenvolvendo-se (8.12) obtêm-se (8.13).
dIO d i
L L v R (1 Do ) D IO i (8.13)
dt dt
Assim,
dIO d i
L L v R (1 Do ) IO R (1 Do ) i
dt dt (8.14)
D IO R D i R
Seja D i 0 . Assim:
d i
L R (1 Do ) i R D IO (8.15)
dt
Portanto,
Assim:
i(s) R IO
(8.18)
D(s) s L R (1 Do )
78
Desse modo,
i(s) RIO
(8.19)
D(s) R (1 Do )
s
L
Seja,
D
D(s) (8.20)
s
Portanto,
D R IO
i(s) (8.21)
R (1 Do )
s L s
L
Assim,
D
t
i(t ) IO 1 e
(8.22)
(1 Do )
sendo
L
(8.23)
R (1 Do )
Mas
V
Io (8.24)
R (1 Do )
79
Portanto
V D
t
i(t ) 1 e
(8.25)
R (1 Do )2
80
CAPÍTULO 9
MODELAGEM DO CONVERSOR BUCK
9.1 INTRODUÇÃO.
81
As não idealidades são as seguintes:
RS Resistência do interruptor S
VD Queda de tensão no diodo
RL Resistência do indutor L
dvC v
C iL C (9.2)
dt Ro
diL R R 1
L dt S L
iL v1
1 (9.3)
C dvC 1 vC 0
Ro
dt
diL D R R
D L dt S L D
iL D v1
1
D (9.4)
D C Cdv D vC 0
Ro
dt
diL
L RL iL vC vD (9.5)
dt
83
dvC v
C iL C (9.6)
dt Ro
diL R 1
L dt L iL vD
1
vC 0
(9.7)
C dvC 1
Ro
dt
84
Obtêm-se,
diL D R R
L dt S L D (1 D) RL (1 D)
iL
D (1 D)
C dvC D (1 D) v
Ro Ro C
dt
D v1 (1 D) vD
0 0
(9.10)
diL D R R 1
L dt S L
iL
1
C dvC 1 vC
Ro
dt
(9.11)
D v1 (1 D) vD
0
diL
L D RS RL iL vC D v1 (1 D) vD (9.12)
dt
dvC (t ) v
C iL C (9.13)
dt Ro
85
As equações (9.12) e (9.13) representam o circuito
mostrado na Figura 9-4,
Onde,
V D v1 (1 D) vD (9.14)
R D RS RL (9.15)
diL dvC
Em regime permanente, 0 e 0 . Desse modo,
dt dt
o circuito equivalente para operação em regime permanente
para valores médios encontra-se representado na Figura 9-5.
86
Figura 9-5. Circuito equivalente para operação em regime permanente.
D v1 (1 D) vD
Io (9.16)
D RS RL Ro
Desse modo,
Vo Ro Io (9.17)
Ro D v1 (1 D) vD
Vo (9.18)
D RS RL Ro
Vo
G (9.19)
V1
87
Ro D (1 D) D
v
v1
G (9.20)
D RS RL Ro
G D (9.21)
Vo
Ro (9.22)
Io
RS Io
Io (9.23)
V1
RL
RL (9.24)
RS
VD
VD (9.25)
V1
88
G D (1 D) vD D (1 RL ) Io (9.26)
G D (9.27)
IL (s)
F (S ) (9.28)
D(s)
diL
L D RS RL iL vC D v1 (1 D) vD (9.29)
dt
D Do D (9.30)
Desse modo,
90
Portanto:
dILo d iL
L L D RS RL Io D RS RL iL
dt dt
D RL Io D v1 (1 D) vD (9.32)
D (v1 vD )
diL
L D RS RL iL D RS Io D (v1 vD ) (9.33)
dt
Desse modo,
Portanto:
iL (s) v1 vD RS Io
(9.36)
D(s) s L D RS RL
91
Mas,
D v1 vD D RS Io vo (9.37)
Portanto:
Vo
v1 vD RS Io (9.38)
D
iL (s) Vo
(9.39)
D(s) D s L D RS RL
Ou ainda,
iL (s) Vo
(9.40)
D(s) D RS RL
L D s
L
Seja,
L
(9.41)
D RS RL
92
Portanto,
iL (s) Vo
(9.42)
D(s) 1
LD s
iL (s) V
o (9.43)
D(s) L D s
Vo
Mas V1 . Então,
D
iL (s) V1
(9.44)
D(s) L s
X A1 X B1 U (9.45)
X A2 X B2 U (9.46)
93
Foi também obtida à expressão (9.47).
xXx (9.48)
d Dd (9.49)
xXx (9.50)
Mas X 0 . Portanto:
xx (9.51)
X x A1 D d A2 1 D d X x
(9.52)
B1 D d B2 1 D d U
94
A1 D d A2 1 D d X x
A1 D A2 1 D X A1 A2 d X (9.53)
A1 D A2 1 D x A1 A2 d x
Mas A1 A2 d x 0
Portanto,
X A1 D A2 1 D X
(9.54)
B1 D B2 1 D U
A1 D A2 1 D X
(9.55)
B1 D B2 1 D U 0
Desse modo,
P B1 D B1 d B2 1 D B2 d U (9.57)
95
Portanto,
P B1 D B2 1 D U
(9.58)
B1 d B2 d U
x A1 D A2 1 D x
(9.59)
A1 A2 X d B1 B2 U d
RS RL 1
v
iL L L iL 1
L
1 vC
(9.60)
vC 1
C Ro C 0
96
RL 1
(1 D) vD
iL L L iL
1
1 vC
L
(9.61)
vC 0
C
Ro C
Desse modo.
RL 1
L
L
A1 A2 (9.62)
1
1
C Ro C
B2 0 (9.63)
v1
B1 L (9.64)
0
x A1 x B1 U d (9.65)
97
s x (s) A1 x (s) B1 U d (s) (9.66)
ou ainda,
x (s) s A1 B1 U d (s)
1
(9.68)
Mas,
RL 1
s L L
s A1 1 1
(9.69)
s
C Ro C
Portanto:
1 L (1 C Ro s) C Ro
s A1
1
(9.70)
M(s) L Ro Ro C (RL L s)
Sendo,
1
M(s) (9.71)
Ro RL L s C Ro RL s L C Ro s2
98
e
v d (s)
B U d (s) L (9.72)
0
iL (s) 1 V (1 C Ro s) d (s)
(9.73)
V
C ( s) M( s) V Ro d (s)
Portanto:
V Ro d (s)
VC (s) (9.74)
M(s)
Desse modo,
VC (s) R
V o (9.75)
d (s) M(s)
Ro 1
(9.76)
M(s) 1 R 1 Ro RL
L C s2 s L
C Ro L L C Ro
Seja Ro RL .
99
Portanto:
VC (s) V
(9.77)
d (s) 1 R 1
L C s2 s L
C Ro L L C
1
o (9.78)
L C
1 R
L
C Ro L
(9.79)
2 o
Assim:
VC (s) V o2
2 (9.80)
d (s) s 2 o s o2
100
Figura 9-7. Circuito equivalente do conversor Buck.
101
9.7 EXERCÍCIO PROPOSTO.
102
CAPÍTULO 10
MODELAGEM DO CONVERSOR BOOST
10.1 INTRODUÇÃO.
103
Figura 10-2. Estados topológicos do conversor Boost.
diL
L RL Rs iL V1 (10.1)
dt
dvC V
C C (10.2)
dt Ro
RL Rs
iL
0 i 1
L L L V1 (10.3)
VC 1 VC
0 0
C Ro
104
O estágio topológico mostrado na Figura 10-2(b) é
descrito pelas equações (10.4) e (10.5).
diL
L RL iL V1 VD VC (10.4)
dt
dvC V
C iL C (10.5)
dt Ro
Portanto:
RL V V v
iL iL 1 D C (10.6)
L L L
iL v
vC C (10.7)
C C Ro
RL 1
1
iL L L iL
1 L V1 VD (10.8)
vC 1 vC
C 0
C Ro
i
x L (10.9)
vC
105
i
x L (10.10)
vC
RL Rs
0
L
A1 (10.11)
1
0
C Ro
RL 1
L
L
A2 (10.12)
1
1
C C Ro
1
0
B1 L (10.13)
0 0
1 1
B2 L L (10.14)
0 0
V
U 1 (10.15)
VD
x A1 x B1 U (10.16)
x A2 x B2 U (10.17)
106
Multiplicando a equação (10.16) por D e (10.17) por
(1 -D), obtemos as equações (10.18) e (10.19),
respectivamente.
D x A1 D x B1 D U (10.18)
1 D x A2 1 D x B2 1 D U (10.19)
x A1 D A2 1 D x
B1 D B2 1 D U (10.20)
Seja,
A A1 D A2 1 D (10.21)
B B1 D B2 1 D (10.22)
Portanto:
x A x B U (10.23)
107
10.2 CIRCUITO EQUIVALENTE PARA OPERAÇÃO EM
REGIME PERMANENTE.
0 A x B U (10.24)
A A1 D A2 1 D (10.25)
Portanto,
D RL Rs RL 1 D 1 D
0
L L L
A (10.26)
D 1 D 1 D
0
CRo C CRo
Assim,
D Rs RL
1 D
L L L
A (10.27)
1 D 1
C C Ro
B B1 D B2 1 D (10.28)
108
D 1D
0
1 D
B L (10.29)
L L
0 0 0 0
Desse modo,
1
1 D
BL L
(10.30)
0 0
D Rs RL 1 D
0 L L
i
L
0 1 D
1 vC
C C Ro
(10.31)
1
1 D V
L 1
L
VD
0 0
0
D Rs RL
iL
1 D v V1 1 D V
C D (10.32)
L L L L
1D v
0 iL C (10.33)
C C Ro
109
Ou ainda:
V1 1 D VD D Rs RL iL 1 D vC (10.34)
0 vC Ro 1 D iL (10.35)
V1 1 D VD D Rs RL iL R0 1 D iL (10.36)
2
110
Figura 10-4. Circuito equivalente do conversor Boost.
V1 D Rs RL i R 1 D i
VD L (10.37)
1 D 1 D L 0
ou ainda,
V1 DRs RL 1 D i R 1 D i (10.38)
2 L 0 L
VD
1 D 1 D
Figura 10-5. Circuito equivalente do conversor Boost visto pelo lado da carga.
111
Se considerarmos o conversor ideal,
VD RS RL 0
Desse modo,
V1
Vo (10.39)
(1 D)
ou ainda,
Vo 1
(10.40)
V1 (1 D)
V Ro
Vo 1 VD (10.41)
(1 D) D RS RL R
(1 D)2
o
Ou ainda,
Vo 1 V Ro (1 D)2
D (10.42)
V1 (1 D) V1 D RS RL Ro (1 D)2
112
Na Figura 10-6 são representadas curvas do ganho do
conversor boost em função da razão cíclica, tomando Ro como
parâmetro.
Foram adotados os seguintes parâmetros a título de
exemplo:
VD 1V ; RL 1;
RS 0,5; V1 100V .
113
10.3 FUNÇÃO DE TRANSFERÊNCIA DO CONVERSOR PARA
O CONTROLE DA CORRENTE
x A x Bu (10.43)
D RS RL (1 D)
iL L
L iL
vC 1D 1 vC
C C Ro (10.44)
V1 (1 D) VD
L
0
114
diL
L DRS RL iL (1 D)Vo V1 (1 D)VD (10.45)
dt
iL IL iL (10.46)
D Do d (10.47)
115
diL dI
L L L Do RS RL IL d RS IL
dt dt
Do RS RL iL d RS iL (1 D) VC (10.48)
d VC (1 D) VD d VD
Mas,
d RS iL 0 (10.49)
dIL
L 0 (10.50)
dt
Portanto:
diL
L Do RS RL iL Vo VD d d RS IL (10.52)
dt
Desse modo:
iL (s)
Vo VD RS IL (10.54)
d (s) s L Do RS RL
116
Para o caso particular de um conversor ideal,
VD RS RL 0 . Portanto,
iL (s) V
o (10.55)
d (s) s L
117
relacione a razão cíclica, que é variável de entrada, com a
tensão de carga.
Essa função F (s) é definida pela expressão (10.56).
vo (s)
F (s) (10.56)
d (s)
x A1 D A2 1 D x
(10.57)
A1 A2 X B1 B2 U d
Seja
A A1 D A2 1 D (10.58)
Portanto:
x A x A1 A2 X B1 B2 U d (10.59)
Desse modo,
x (s)
s I A A1 A2 X B1 B2 U (10.62)
1
d (s)
onde
iL (s)
x (s) d (s)
(10.63)
d (s) vc (s)
d (s)
Definindo:
iL (s)
F1 (s) (10.64)
d (s)
vc (s)
F2 (s) (10.65)
d (s)
Obtêm-se
x (s) F1 (s)
(10.66)
d (s) F2 (s)
119
A matriz A , já obtida anteriormente, é representada a
seguir, pela expressão (10.67).
D Rs RL 1 D
L L
A (10.67)
1 D 1
C C Ro
Portanto:
D Rs RL 1 D
s
L L
s I A (10.68)
1 D 1
s
C C Ro
Rs 1
L L
A1 A2 (10.69)
1 0
C
1
0 V1
B1 U L
VD
(10.70)
0 0
1 1
V1
B2 U L L (10.71)
VD
0 0
120
Portanto,
VD
B1 B2 U L
(10.72)
0
I
X Lo (10.73)
VCo
Portando:
Rs 1
L L ILo
A1 A2 X (10.74)
1 0 Co
V
C
Ou,
Rs ILo VCo
L L
A1 A2 X (10.75)
ILo
C
121
Desse modo:
RsILo VCo VD
L L L
A1 A2 X B1 B2 U (10.76)
ILo
C
1
DR RL 1 D Rs ILo VCo VD
s s L L L
F1 (s) L L
(10.77)
F
2 ( s) 1 D 1
ILo
s
C CRo C
Onde:
F2 (s)
1 D VCo RL sL Io (10.80)
RL (1 D)2 Ro (L CRoRL )
s CLs2
Ro Ro
v o (s)
1 D VCo s L ILo (10.81)
d(s) C L s2 L s (1 D)2
Ro
VCo
ILo (10.82)
(1 D) Ro
s L VCo
1 D VCo
v o (s) (1 D) Ro
(10.83)
d(s) C L s2 L s (1 D)2
Ro
123
Portanto,
s L VCo (1 D)
1 D VCo
v o (s) (1 D)2 Ro
(10.84)
d(s) L
C L s2 s (1 D)2
Ro
VCo s L
1 2
v o (s)
1 D Ro (1 D) (10.85)
d(s) C L L
s2 s 1
(1 D)2
Ro (1 D)2
Mas,
VCo V1
(10.86)
1 D 1 D 2
Portanto:
sL
1 2
v o (s)
V1 Ro (1 D) (10.87)
d(s) 1 D CL
2
L
(1 D)2 s R (1 D)2 s 1
2
o
124
Seja
L
Leq (10.88)
(1 D)2
1
o2 (10.89)
C Leq
R
(10.90)
o Leq
Portanto:
s L
1 2
v o (s) V1 Ro (1 D)
(10.91)
d(s) 1 D s2
2
s
2 1
o o
Ro (1 D)2
Wz (10.92)
L
125
Portanto,
Ro (1 D)2
fz (10.93)
2 L
Ou ainda,
Ro
fz (10.94)
2 Leq
s
1
Z
G 2
v o (s)
(10.95)
d (s) s s
2 1
o o
Onde,
V1
G (10.96)
1 D
2
(1 D)2 Ro RL
z (10.97)
L
126
o
1 D 1
RL
(10.98)
L C 1 D
2
Ro
(1 D)2 Ro RL
(10.99)
o (C Ro RL L)
Ro
fz (10.100)
2 Leq
127
V 1 100V
D 0,5
Ro 50
fS 20kHz
L 200mH
L
Leq 800mH
1 D
2
Ro
fz 10Hz
2 Leq
128
com frequência alta e tem pouco efeito na estabilidade e na
dinâmica do conversor, podendo quase sempre ser ignorado.
129
CAPÍTULO 11
MODELAGEM DO CONVERSOR
BUCK – BOOST
11.1 INTRODUÇÃO.
130
Figura 11-2. Conversor buck-boost com não idealidades.
131
11.2 OBTENÇÃO DAS EQUAÇÕES GENÉRICAS.
diL
L (Rs RL ) iL V1 (11.1)
dt
dvC V
C C (11.2)
dt Ro
diL
L Rs iL VC VD (11.3)
dt
dvC V
C iL C (11.4)
dt Ro
(Rs RL )
0
iL L i V
L 1 (11.5)
vC 0
1 VC 0
C Ro
132
RL 1
iL L L iL VD
1
1 VC 0
(11.6)
vC
C C Ro
x A1 x B1 u (11.7)
x A2 x B2 u (11.8)
onde
(Rs RL )
0
L
A1 (11.9)
0
1
C Ro
RL 1
L L
A2 (11.10)
1
1
C C Ro
1 0 V1
B1 u (11.11)
0 0 VD
0 1 V1
B2 u (11.12)
0 0 VD
133
i
x L (11.13)
vC
i
x L (11.14)
vC
ou ainda
x A x Bu (11.16)
onde
A A1 D A2 1 D (11.17)
B B1 D B2 1 D (11.18)
(D Rs RL ) (1 D)
L L
A (11.19)
(1 D)
1
C C Ro
134
Com o emprego da equação (11.18) obtemos a equação
(11.20).
D (1 D)
B (11.20)
0 0
Portanto,
(D Rs RL ) (1 D)
iL L L iL
(1 D)
1 VC
vC
C C Ro (11.21)
D (1 D) V1
0 0 VD
0 (D Rs RL ) iL VC 1 D
(11.22)
V1 D VD 1 D
VC
0 1 D iL (11.23)
Ro
135
V1 D VD 1 D (D Rs RL ) iL VC 1 D (11.24)
VC Ro 1 D iL (11.25)
Portanto:
V1 D VD 1 D D Rs RL Ro 1 D iL (11.27)
2
136
Figura 11-5. Circuito equivalente do conversor Buck-boost em regime
permanente.
D V1 1 D VD
IL (11.28)
D Rs RL Ro 1 D
2
Io 1 D IL (11.29)
1 D D V1 1 D VD
Io (11.30)
D Rs RL Ro 1 D
2
Como
Vo Ro Io (11.31)
obtêm-se
Ro 1 D D V1 1 D VD
Vo (11.32)
D Rs RL Ro 1 D
2
137
Portanto:
Vo Ro 1 D D 1 D VD
(11.33)
D Rs RL Ro 1 D
2
V1
onde
VD
VD (11.34)
V1
Vo D
(11.35)
V1 1 D
V1 D VD 1 D D Rs RL Ro 1 D IL (11.36)
2
V1D DR RL
VD o IL 1 D
s
R (11.37)
1 D 1 D 1 D
2 2
138
A equação (11.37) representa o circuito mostrado na
Figura 11-6.
Vo D
(11.38)
V1 1 D
VD 1V ; V1 100V
RS 0,5; RL 1
dVC
Portanto, 0 . Seja VC Vo . Então, a partir da
dt
equação (11.21) obtemos:
diL
L (DRs RL )iL 1 D Vo
dt (11.39)
V1D VD 1 D
140
Portanto:
diL
L (DRs RL )iL 1 D Vo V1D VD 1 D (11.40)
dt
Seja,
d Dd (11.41)
iL IL iL (11.42)
L L D d Rs RL IL iL
dIL di
L
dt dt (11.43)
1 D d Vo D d V1 1 D d VD
Assim,
dIL di
L L L D Rs RL IL D Rs RL iL
dt dt
d Rs IL d Rs iL 1 D Vo d Vo (11.44)
D V1 d V1 1 D VD d VD
Seja d Rs iL 0 . Portanto:
diL
L DRs RL iL dRsIL dVo V1 VD d (11.45)
dt
141
Aplicando a transformada de Laplace obtemos:
Então,
Ou ainda,
iL (s) Vo V1 VD Rs IL
(11.48)
d(s) s L D Rs RL
iS D iL d IL (11.49)
Portanto:
iS d
iL IL (11.50)
D D
diL 1 diS IL dd
(11.51)
dt D dt D dt
142
diL V1 VD
d (11.52)
dt L
Desse modo,
1 diS IL dd V1 VD
d (11.53)
D dt D dt L
iS (s) V1 Vo
(11.54)
d(s) s L
Sabemos que
iS D iL (11.55)
143
Portanto,
IS iS D d IL iL (11.56)
diS V1 Vo dd
D d (11.57)
dt L dt
V V
s.iS (s) 1 o D d(s) s IL d(s) (11.58)
L
Assim:
iS (s) D V1 Vo s L IL
(11.59)
d(s) s L
Mas
D V1 Vo Vo (11.60)
Desse modo,
iS (s) Vo s L IL
(11.61)
d(s) s L
144
Observa-se nesta função de transferência a existência de
um zero no semiplano esquerdo, cuja frequência de ocorrência
depende do valor da corrente IL no indutor.
Recomenda-se ao leitor a obtenção da função de
i (s)
transferência S com a inclusão dos parâmetros RS, RL e VD, a
d (s)
título de exercício.
vo (s)
F (s) (11.62)
d (s)
Onde:
x A x
(11.63)
A1 A2 X B1 B2 U d
onde
A A1 D A2 1 D (11.64)
145
Aplicando-se a transformada de Laplace na expressão
(11.63) obtemos
sendo
D Rs RL 1 D
L L
A (11.66)
1D 1
C C Ro
Portanto,
D Rs RL 1 D
s
L L
s I A (11.67)
1 D 1
s
C C Ro
Rs 1
L L ILo
A1 A2 X (11.68)
1 0 Co
V
C
1 1 V
B1 B2 U L L 1 (11.69)
VD
0 0
146
Portanto,
Rs VCo
L ILo L V1 VD
A1 A2 X B1 B2 U (11.70)
ILo
C
v o (s)
Vo V1 (1 D) RL s L Io (11.71)
d(s) C L s2 (L C Ro RL ) s RL (1 D)2
Ro Ro
v o (s) Vo V1 (1 D) s L Io
(11.72)
d(s) C L s2 L s (1 D)2
Ro
encontra - se:
Vo V1
s L Io
v o (s) (1 D) (1 D)2
(11.73)
d(s) C L s Ls
2
1
(1 D) Ro (1 D)2
2
147
Seja N(s) o numerador da equação (11.73). Portanto:
N(s)
Vo V1 s L Io
(11.74)
(1 D) (1 D)2
Mas,
D
V1 V1
Vo V1 1D
(11.75)
1D 1 D
Vo V1 V1
(11.76)
1 D 1 D 2
Como
V V s L Io (1 D)
N(s) o 1 1 2 (11.77)
1 D Vo V1 (1 D)
Obtemos:
V1 s L Io
N(s) 1 (11.78)
1 D Vo V1 (1 D)
2
Sabemos que
Vo
Io (11.79)
Ro
148
Portanto,
s L Io s L Vo
(11.80)
Vo V1 (1 D) Ro Vo V1 (1 D)
Mas,
1D
V1 Vo (11.81)
D
Desse modo,
s L Io s LD
(11.82)
Vo V1 (1 D) Ro (1 D)2
Portanto:
V1 s LD
N(s) 1 (11.83)
1 D Ro (1 D)2
2
s LD
1
v o (s) V1 Ro (1 D)2
(11.84)
d(s) 1 D C L Ls
2
(1 D)2 s R (1 D) 1
2
o
149
Seja
1 D
2
2
(11.85)
C L
o
Ro 1 D
o Q (11.86)
L
R 1 D
2
Z o (11.87)
LD
s
1
z
2
v o (s) V1
(11.88)
d(s) 1 D s
2
s
2 Q 1
o o
z
fz (11.89)
2
Assim:
Ro (1 D)2
fz (11.90)
2 L D
150
Seja
V1
Go (11.91)
1 D
2
Portanto
s
1
Z
Go 2
v o (s)
(11.92)
d(s) s s
2 1
o o
(1 D)2 Ro 2 D 1 RL
z (11.93)
D L
2
RL
1 D R
2
o2 o
(11.94)
L C
(1 D)2 Ro RL
(11.95)
o (C Ro RL L)
V1 (1 D)2 Ro 2 D 1 RL Ro
Go 2
(11.96)
(1 D)2 Ro RL
151
CAPÍTULO 12
CIRCUITO EQUIVALENTE DO
EM REGIME PERMANENTE
12.1 INTRODUÇÃO.
153
12.2 OBTENÇÃO DO CIRCUITO EQUIVALENTE.
154
diL
L (R1 RS RL ) iL V1 V2 (12.1)
dt
diL
L (RS RL ) iL V1 V2 (12.2)
dt
diL
D L D (R1 RS RL ) iL D V1 D V2 (12.3)
dt
diL
1 D L 1 D (RS RL )iL
dt (12.4)
1 D V1 1 D V2
diL
L 0 (12.5)
dt
Portanto:
155
0 (D R1 RS RL ) iL D V1 D.V2 (12.8)
Portanto:
D V1 V2
IL (12.9)
D R1 RS RL
V2
Do (12.10)
V1
156
A curva típica que representa a corrente média IL em
função de D é mostrada na Figura 12-5, para tensões 𝑉1 e 𝑉2
constantes. Multiplicando-se a corrente IL pela tensão 𝑉2 , pode-
se, com a mesma curva escalonada, representar a potência
transferida da fonte 𝑉1 para a fonte 𝑉2 ou vice-versa.
157
CAPÍTULO 13
MODELAGEM DO CONVERSOR
BIDIRECIONAL ZETA-SEPIC
13.1 INTRODUÇÃO.
159
13.2 EQUAÇÕES GENÉRICAS.
di1
L1 R i1 V1 (13.1)
dt
dvC
C i2 (13.2)
dt
di2
L2 R i2 VC (13.3)
dt
160
O estado topológico complementar, para o intervalo
(DTS, TS), é descrito pelas equações (13.4), (13.5) e (13.6).
di1
L1 R i1 VC V1 V2 (13.4)
dt
dvC
C i1 (13.5)
dt
di2
L2 R i2 V2 (13.6)
dt
di1
D L1 D R i1 D V1 (13.7)
dt
dvC
D C D i2 (13.8)
dt
di2
D L2 D R i2 D VC (13.9)
dt
di1
1 D L1 1 D Ri1 1 D VC
dt (13.10)
1 D V1 1 D V2
161
dvC
1 D C 1 D i1 (13.11)
dt
di2
1 D L2 1 D R i2 1 D V2 (13.12)
dt
0 D R i1 D V1 (13.13)
0 D i2 (13.14)
0 D R i2 D VC (13.15)
e,
0 1 D i1 (13.17)
0 1 D R i2 1 D V2 (13.18)
162
V1 R I1 1 D VC 1 D V2 (13.19)
0 D I2 1 D I1 (13.20)
D VC 1 D V2 R I2 (13.21)
I2
1 D I
1 (13.22)
D
D VC 1 D V2 R
1 D I
1 (13.23)
D
V1 V 1 D 1
2 I1 R 2 (13.24)
1 D D D 1 D
1D 1 D 2
V1 V2 I1 R 1 (13.25)
D D
163
A equação (13.25) representa o circuito equivalente
mostrado na Figura 13-5,
onde
1 D 2
Re q R 1 (13.26)
D
Re q 2 R (13.27)
1D
V1 V2
I1 D
(13.28)
1 D 2
R 1
D
164
A equação (13.28) mostra que para valores dados de V1 ,
V2 e R , pode-se controlar o valor e o sentido da corrente I1 ,
agindo sobre a razão cíclica D. Portando o valor da razão
cíclica determina o valor e o sinal da potência processada.
Seja o seguinte exemplo numérico:
V1 V2 100V
R 1
i1 (s)
F (s) (13.29)
d(s)
R
0 0 V1
i1 L 1 L
i
R 1
i2 0
L
i2 0
C
(13.30)
v vC 0
C 1
0 0
C
R 1
0
i1 L C i V V
1 1 2
R
i2 0
L
0 i2 V2
(13.31)
v
C vC 0
1 0 0
C
166
Podemos ainda escrever, para os dois intervalos de tempo
em questão:
X A1 X B1 U (13.32)
X A2 X B2 U (13.33)
Onde:
R
L 0 0
R 1
A1 0 (13.34)
L C
1
0 0
C
R 1
L 0
C
A2 0 0
R
(13.35)
L
1
0 0
C
1
L 0 0
B1 0 0 0 (13.36)
0 0 0
167
1 1
L L 0
1
B2 0 0 (13.37)
L
0 0 0
Seja:
A A1 D A2 D (13.38)
Portanto:
R 1 D
0
L L
R D
A 0 (13.39)
L L
1 D
D
0
L C
Seja
B B1 D B2 1 D (13.40)
168
Assim:
1 1 D 0
L L
B 0
1 D
0
(13.41)
L
0 0 0
x A x A1 A2 X B1 B2 U d (13.42)
Onde:
d Perturbação na razão ciclica
X Vetor de estado inicial
x Re sposta do vetor deestadoem torno do estado inicial
Desse modo:
I10
X I20 (13.43)
V
Co
169
1
0 0
L
1
A1 A2 0 0 (13.44)
L
1 1
0
C C
1
0 L 0
1
B1 B2 0 0 (13.45)
L
0 0 0
Portanto:
VCo V2
L L
A1 A2 X B1 B2 U Co 2
V V
(13.46)
L L
I10 I20
C
170
Mas,
R 1 D
s 0
L L
s I A 0
R D
s (13.48)
L L
1 D D
s
L C
Portanto:
1
R 1 D VCo V2
s 0
i1 (s) L L L L
R D VCo V2 (13.49)
i2 (s) 0 s
L L L L
v (s)
C 1 D D IL10 IL20
s C
L C
Assim:
i1 (s) 1 D
1
VCo V2
s 0
d (s) L L
i2 (s) D VCo V2
0 s (13.50)
d (s) L L
vC (s) 1 D D IL10 IL20
s
d (s) L C C
VCo V1 (13.52)
D
V2 V (13.53)
1 D 1
Desse modo:
V1
VCo V2 (13.54)
1D
i1 (s) V1
1D
d (s)
i2 (s) 1 V1
s I A (13.55)
d ( s) 1D
0
vC (s)
d ( s)
172
i1 (s) V1
CLs2 CRs D (13.56)
d(s) 1 D R sL CLs2 CRs 1 2D(1 D)
a) RL RL1 RL2
b) L L1 L2
c) IL10 IL20 0
D 1 2D(1 D) (13.57)
Portanto:
i1 (s) V1 1
(13.58)
d(s) 1 D R sL
173
A equação (13.58) também representa o circuito
representado pela Figura 13-8.
174
CAPÍTULO 14
MODELAGEM DO CONVERSOR BOOST
EM CONDUÇÃO DESCONTÍNUA
14.1 INTRODUÇÃO.
175
Figura 14-2. Formas de onda para o conversor Boost operando em condução
descontinua.
176
Figura 14-3. Estágios topológicos para o conversor boost operando em
condução desconínua.
a) Intervalo 0, d1T .
diL
L V1 (14.1)
dt
dvC v
C C (14.2)
dt R
b) Intervalo d1T , d1 d2 T
177
diL
L V1 VC (14.3)
dt
dvC v
C iL C (14.4)
dt R
c) Intervalo d1 d2 T , T
diL
L 0 (14.5)
dt
dvC v
C C (14.6)
dt R
diL
d1 L d1 V1 (14.7)
dt
dvC d v
d1 C 1 C (14.8)
dt R
diL
d2 L d2 V1 d2 VC (14.9)
dt
dvC d v
d2 C d2 iL 2 C (14.10)
dt R
178
c) Intervalo ((d1+ d2)T, T)
diL
1 d1 d2 0 (14.11)
dt
dvC 1 d1 d2 vC
1 d1 d2 C (14.12)
dt R
diL di di
d1 L d2 L L 1 d1 d2 L L
dt dt dt (14.13)
d1 V1 d2 VC d2 V1
Portanto:
diL
L d2 VC d1 d2 V1 (14.14)
dt
dVC dV dV
d1 C d2 C C 1 d1 d2 C C
dt dt dt (14.15)
V V V
d1 C d2 iL d2 C 1 d1 d2 C
R R R
179
Como consequência obtém-se:
dVC V
C d2 iL C (14.16)
dt R
diL
L d2 VC d1 d2 V1 (14.17)
dt
dVC V
C d2 iL C (14.18)
dt R
iP d1 d2
iL (14.19)
2
180
d2
iD iL (14.20)
d1 d2
VC
iC iD (14.21)
R
Portanto:
dVC V
C iD C (14.22)
dt R
Ou ainda,
dVC d V
C iL 2 C (14.23)
dt d1 d2 R
V1
iP d1 T (14.24)
L
2 iL
d1 d2 (14.25)
iP
181
e
2 L iL
d2 d1 (14.26)
V1 d1 T
diL 2 L iL VC
L 1 d1 VC (14.27)
dt V1 d1 T V1
dVC d 2 T V1 VC
C iL 1 (14.28)
dt 2L R
diL 2 iL VC d1 VC
1 (14.29)
dt d1 T V1 L
dVC iL d12 T V1 VC
(14.30)
dt C 2 L C R C
182
14.3 ANÁLISE EM REGIME PERMANENTE.
diL dVC
Em regime permanente, 0 . Portanto, a partir
dt dt
das equações gerais (14.17) e (14.18) obtemos as equações
(14.31) e (14.32).
2 IL f VC
0 1 D VC (14.31)
D V1
D2 V1 VC
0 IL (14.32)
2L f R
d1 D
iL IL
vC VC
VC
G (14.33)
V1
2 LL f VC
0 2 L f IL D2 V1 (14.34)
R
183
Portanto:
2 LL f VC
2 L f IL D2 V1 (14.35)
R
V
0 2 L f IL 1 C D2 VC (14.36)
V1
2
VC 2 LL f VC 2 LL f
D2 0 (14.37)
V1 R V1 R
VC
Com G , obtemos:
V1
2 LL f 2L f
G2 G L D2 0 (14.38)
R R
Desse modo,
R
G2 G D2 0 (14.39)
2 LL f
D V1 G
IL (14.41)
2 L f G 1
diL 2 iL VC d1 VC
1 (14.43)
dt d1 T V1 L
VC Vo (14.44)
Portanto:
diL 2 iL Vo d1 Vo
1 (14.45)
dt d1 T V1 L
Seja
Vo
G (14.46)
V1
Desse modo:
diL 2 i d V G
L 1 G 1 1 (14.47)
dt d1 T L
186
Seja
d1 D1 d1 (14.48)
iL ILo iL (14.49)
diL 2 iL V G
d1 1 G d12 1 (14.50)
dt T L
Mas,
dIL
Como 0 obtemos:
dt
diL diL
(14.52)
dt dt
Assim,
D1 d1 L
diL di
d1 (14.53)
dt dt
187
diL
Seja d1 0 . Portanto:
dt
diL di
d1 D1 L (14.54)
dt dt
d12 D1 d1
2
(14.55)
diL 2 1 G iL 2 D1 V1 G d1
D1 (14.57)
dt T L
pois
2 L IL 1 G
D1 VC 0 (14.58)
D1 T
diL 2 1 G iL 2V1Gd1
(14.59)
dt D1T L
Assim:
iL (s) 2 Vo 1
(14.61)
d1 (s) L 2 G 1
s
D1 T
2 G 1 D1 Vo
(14.62)
D1 T L IL
iL (s) 2 Vo
(14.63)
d1 (s) D V
L s 1 o
L IL
189
que a relacione com a variável de controle, que é a razão
cíclica.
A partir da linearização das equações (14.17) e (14.18)
obtém-se a equação (14.64).
diL
i V
dt A L B 1 (14.64)
dvC vC d
dt
Com V1 é constante, V1 0 .
As matrizes A e B são definidas pelas equações (14.65) e
(14.66).
2 G 1 2G
A D T D R T (14.65)
1 1
C R C
G2 2 G V1
L G 1 L
B (14.66)
D2 T D T V1
2L C L C
X A X B U (14.67)
190
s I A X (s) B U(s) (14.68)
Portanto:
X (s) s I A B U(s)
1
(14.69)
onde
i (s)
x(s) L (14.70)
vC (s)
2G 2 2G
s DT DRT
sI A (14.71)
1 s
1
C RC
G2 2 G V1
V (s)
L G 1 L
B U(s) 1 (14.72)
D2 T D T V1 d(s)
2 L C L C
Como V1 0 , obtemos:
2 G V1
L
B U(s) d(s) (14.73)
D T V1
L C
191
Desse modo,
onde
1 2 2G 2 2G 1
LC S 2 s (14.75)
RC DT DT DTRC
2
DTV1 s
VC (s)
D T (14.76)
d(s) 2 1 2(G 1) 2 2G 1
LC S s
RC DT DTRC
Normalmente
2 2 G 1 1
(14.77)
T C R C
192
Portanto:
2
K s
VC (s)
D T (14.78)
d(s) 2 G 1 2 G 1
s2 s
D T D T R C
Sendo
D T V1
K (14.79)
L C
f
fz (14.80)
D
193
CAPÍTULO 15
CONVERSOR CC-CC MEIA PONTE
MODULADO EM FREQUÊNCIA
15.1 INTRODUÇÃO.
194
Figura 15-2. Conversor CC-CC meia ponte ideal referido ao lado primário do
transformador de isolamento, com modulação FM.
195
Figura 15-3. Formas de onda para o conversor CC CC meia ponte modulado em
frequencia.
196
Figura 15-4. Circuitos lineares equivalentes para os dois estágios topológicos do
conversor.
diL
L vC V1 (15.1)
dt
dvC v
C iL C (15.2)
dt R
197
diL
L vC V1 (15.3)
dt
dvC v
C iL C (15.4)
dt R
diL
d1 L d1 vC d1 V1 (15.5)
dt
dvC d v
d1 C d1 iL 1 C (15.6)
dt R
diL
d2 L d2 vC d2 V1 (15.7)
dt
dvC d v
d2 C d2 iL 2 C (15.8)
dt R
diL
d1 d2 L d1 d2 vC d1 d2 V1 (15.9)
dt
dvC v
d1 d2 C d1 d2 iL d1 d2 C (15.10)
dt R
198
Onde,
d1 d2 1 (15.11)
diL
L vC d1 d2 V1 (15.12)
dt
dvC v
C iL C (15.13)
dt R
Como
d1 d2 1 (15.14)
d2 1 d1 (15.15)
Concluímos que
d1 d2 2 d1 1 (15.16)
diL
L vc 2 d1 1 V1 (15.17)
dt
199
dvC v
C iL C (15.18)
dt R
Portanto:
diL v 2 d1 1
c V1 (15.19)
dt L L
dvC iL v
C (15.20)
dt C R C
iP d1 d2
iL (15.21)
2
Ou,
iP
iL (15.22)
2
Mas
V1 vC
iP d1 T (15.23)
L
200
Sendo,
TS
T (15.24)
2
Portanto:
V1 vC
iL d1 TS (15.25)
2L
Desse modo,
2L f
d1 iL (15.26)
V1 vC
diL v 4 f iL 1
C V1 (15.27)
dt L V1 vC L
dvC iL v
C (15.28)
dt C R C
Ou ainda:
diL 4 V1 v V
f iL C 1 (15.29)
dt V1 vC L L
201
dvC iL v
C (15.30)
dt C R C
Em regime permanente,
diL dvC
0 (15.31)
dt dt
Portanto:
VC 4V1 fIL V1
0 (15.32)
L V1 VC L
IL VC
0 (15.33)
C R C
4V1LfIL
V1 VC (15.34)
V1 VC
202
Portanto,
4 L f IL V1 VC V1 VC
(15.35)
V1 V1 V1
VC
G (15.36)
V1
Desse modo,
4 L f IL
1 G 1 G (15.37)
V1
Mas
VC
IL (15.38)
R
Portanto,
4 L f VC
1 G 1 G (15.39)
R V1
Ou ainda:
4 L f
G 1 G 1 G (15.40)
R
203
Desse modo,
4 L f
G 1 G2 (15.41)
R
Portanto:
4 L f
G2 G 1 0 (15.42)
R
2
4 L f 2L f
G 1 (15.43)
R R
f 2 fs (15.44)
Desse modo,
4 L fs 2 2 L fs
G 1 (15.45)
R R
204
15.4 FUNÇÃO DE TRANSFERÊNCIA PARA O CONTROLE
DA CORRENTE.
dvC
0
dt
C
vC Vo
diL V 4 f iL 1
o V1 (15.46)
dt L V1 Vo L
Ou ainda:
diL 4 V1 f iL
V V
1 o (15.47)
dt V1 Vo L
Desse modo:
diL
4 V V
f iL 1 o (15.48)
dt 1 G L
205
Como vemos, trata-se de uma equação diferencial não
linear. Para obtermos a função de transferência que buscamos,
devemos linearizar a equação em torno de um ponto de
operação.
Seja
f F fˆ (15.49)
iL IL iˆL (15.50)
Portanto:
f iL F fˆ IL iˆL (15.51)
Seja:
fˆ iˆ 0 (15.52)
Então,
f iL F IL F iˆL fˆ IL (15.53)
dIL
Como 0 , obtemos
dt
206
diL diˆL
(15.55)
dt dt
diˆL 4
ˆ ˆ
IL f iL F 0
dt 1 G
(15.56)
diˆL 4 ˆ 4 ˆ
F iL IL f (15.57)
dt 1G 1G
4 ˆ 4 IL ˆ
s iˆL (s) F iL (s) f (s) (15.58)
1G 1G
Assim,
4 F ˆ 4 IL ˆ
s 1 G iL (s) 1 G f (s) (15.59)
Desse modo:
4 IL
ˆiL (s)
1G (15.60)
fˆ(s) s 4 F
1G
207
Mas,
4 IL 1 G V1
(15.61)
1G LF
Portanto:
ˆiL (s)
1 G V1 (15.62)
fˆ(s) 4 F
LF s
1G
Normalmente,
4 F
2 f (15.63)
1G
Desse modo:
ˆiL (s) 1 G (1 G) V1
(15.64)
fˆ(s) 4 L F2
208
CAPÍTULO 16
ANÁLISE DO ERRO COMETIDO AO SE
ESPAÇO DE ESTADOS
d1 d2 1 (16.1)
209
Figura 16-2. Tensão e corrente no indutor L do circuito anterior.
d1 V1
I1 d1 T I0 (16.2)
L
d2 V2
I2 I1 d2 T (16.3)
L
Portanto:
d1 V1 d V
I2 d1 T 2 2 d2 T I0 (16.4)
L L
210
Seja
i I2 I0 (16.5)
Portanto:
d V d V
i 1 1 2 2 d1 d2 T (16.6)
L
Mas,
V d1 V1 d2 V2 (16.7)
V
i T (16.8)
L
212
16.2 FONTE DE TENSÃO ALIMENTANDO CARGA RL.
213
As correntes instantâneas i1 (t ) e i2 (t ) , para os intervalos
de tempo d1 T e (1 d1 ) T são exponenciais. Os valores de I1
e I2 são determinados pelas equações (16.9) e (16.10).
d1 T
V1
I1 1 e
(16.9)
R
d2T d2T
V2
I2 I1 e
1e (16.10)
R
Portanto:
d2T d2T d2T
V1 V
I2 1 e e 2 1 e (16.11)
R R
214
A corrente ix (t ) encontra-se representada na Figura 16-8,
juntamente com as correntes i1 (t ) e i2 (t ) .
O valor final da corrente ix (t ) é definido pela equação
(16.12).
d1 V1 d2 V2
T
IX 1e (16.12)
R
Ix I2
% 100% (16.13)
I2
215
V1 100V
V2 100V
d1 0,7
L 10mH
R 10
T
(16.14)
L
(16.15)
R
217
REFERÊNCIAS BIBLIOGRÁFICAS
218