Escolar Documentos
Profissional Documentos
Cultura Documentos
MODULFORM
Sistemas Digitais
Guia do Formador
COMUNIDADE EUROPEIA
Fundo Social Europeu
IEFP · ISQ
Depósito Legal
ISBN
Copyright, 2005
Todos os direitos reservados
IEFP
Nenhuma parte desta publicação pode ser reproduzida ou transmitida, por qualquer forma ou processo,
sem o consentimento prévio, por escrito do IEFP.
Fr.T.1.03
Sistemas Digitais
Guia do Formador
IEFP · ISQ Índice Geral
ÍNDICE GERAL
I. MEMÓRIAS
• Resumo I.1
• Plano das sessões I.2
• Actividades / Avaliação I.4
• Apresentação das transparências propostas para
utilização I.10
Fr.T.1.03
Sistemas Digitais IG . 1
Guia do Formador
Índice Geral IEFP · ISQ
• Resumo II.1
• Plano das sessões II.2
• Actividades / Avaliação II.4
• Apresentação das transparências propostas para
utilização II.10
• Resumo III.1
• Plano das sessões III.2
• Actividades / Avaliação III.4
• Apresentação das transparências propostas para
utilização III.17
C - AVALIAÇÃO
PRÉ-TESTE
TESTE
RESOLUÇÃO DO PRÉ-TESTE
RESOLUÇÃO DO TESTE
IG . 2 Sistemas Digitais
Guia do Formador
IEFP · ISQ A - Apresentação Global do Módulo
A - Apresentação Global
do Módulo
Fr.T.1. 03
Sistemas Digitais
Guia do Formador
IEFP - ISQ Apresentação Global do Módulo
OBJECTIVOS GLOBAIS
CONHECIMENTOS PRÉVIOS
Módulo(s) Módulo(s)
obrigatório(s) Saberes prévios Saberes desejáveis
aconselhado(s)
CAMPO DE APLICAÇÃO
PERFIL DO FORMADOR
PLANO DO MÓDULO
Total:
40h00
Fr.T1. 03
METODOLOGIA RECOMENDADA
RECURSOS DIDÁCTICOS
Material Didáctico
• Transparências.
Equipamento
• Banda magnética.
• Toros de ferrite.
• Fontes de alimentação.
Fr.T1. 03
• Circuitos integrados.
• Resistências de 220 Ω.
• Fios de ligação.
• Ponteiro luminoso.
Fr.T1. 03
BIBLIOGRAFIA
Bipolar and MOS Analog Integrated Circuit Design (Wiley Classics Library),
Alan B. Grebene, Wiley-Interscience, Reprint edition, 15 Novembro, 2002.
Linear Systems and Signals (The Oxford Series in Electrical and Computer
Engineering), B. P. Lathi, Adel S. Sedra, Hardcover - 1, Julho, 2004.
Sistemas Digitais
Guia do Formador
IEFP · ISQ Memórias
Memórias
Fr.T.1. 03 Ut.01
Sistemas Digitais
Guia do Formador
IEFP - ISQ Memórias
RESUMO
Duração
Conteúdo Metodologia de Desenvolvimento Meios Indicativa
Didácticos (horas)
Duração
Conteúdo Metodologia de Desenvolvimento Meios Indicativa
Didácticos (horas)
Total: 8h00
Fr.T1. 03 Ut.01
ACTIVIDADES / AVALIAÇÃO
X(10) A2 A1 A0 D5 D4 D3 D2 D1 D0 X2(10)
0 0 0 0 0 0 0 0 0 0 0
1 0 0 1 0 0 0 0 0 1 1
2 0 1 0 0 0 0 1 0 0 4
3 0 1 1 0 0 1 0 0 1 9
4 1 0 0 0 1 0 0 0 0 16
5 1 0 1 0 1 1 0 0 1 25
6 1 1 0 1 0 0 1 0 0 36
7 1 1 1 1 1 0 0 0 1 49
Codificação da ROM
10 + 1 + 1 + 8 + 8 = 28 terminais.
A1 A0 D7 D6 D5 D4 D3 D2 D1 D0
0 1 0 1 1 0 0 1 1 0
0 0 1 0 1 0 1 0 1 0
1 1 1 1 1 0 0 0 1 1
1 0 0 0 1 1 1 0 0 1
A partir da tabela I.1, criamos a tabela I.2, que associa a cada palavra de
dados uma posição de memória.
de memória A 1 A0 D7 D6 D5 D4 D3 D2 D1 D0
m0 0 1 0 1 1 0 0 1 1 0
m1 0 0 1 0 1 0 1 0 1 0
m2 1 1 1 1 1 0 0 0 1 1
m3 1 0 0 0 1 1 1 0 0 1
D7 = m1 + m2
D6 = m0 + m2
D5 = "1"
D4 = m3
D3 = A0
D2 = m0
D1 = m0 + m1 + m2
D0 = A1
Alimentação 2
CS 1
(WE)’ 1
Entrada (4 bits) 4
Saída (4 bits) 4
Total 12
Fr.T1. 03 Ut.01
Introdução aos
Microcomputadores
Fr.T.1. 03 Ut.02
Sistemas Digitais
Guia do Formador
IEFP - ISQ Introdução aos Microcomputadores
RESUMO
Duração
Conteúdo Metodologia de Desenvolvimento Meios Indicativa
Didácticos (horas)
• Transparência II.4.
Duração
Conteúdo Metodologia de Desenvolvimento Meios Indicativa
Didácticos (horas)
Total: 19h00
Fr.T1. 03 Ut.02
ACTIVIDADES / AVALIAÇÃO
LDA 0020H
MOV B, A
LDA 0021H
ADD B
STA 0022H
HLT
LDA 0020H
ANI 00H
STA 0020H
HLT
Fr.T1. 03 Ut.02
LHLD 0020H
MOV A, M
INR M
CMP M
JC done
JMP loop
done MOV A, M
loop INR M
MOV M, A
HLT
Fr.T1. 03 Ut.02
5. Escreva um programa que coloque 00H nos endereços pares e FFH nos
ímpares. Deve-se iniciar no endereço 0020H e acabar no 0040H.
Exemplo: (0020H) = 00H, (0021H) = FFH, etc.
Primeiro, carregar o valor 20H para o registo B (este registo vai compor-
tar-se como um contador).
MVI B, 20H
LHLD 0020H
XRA A
Loop MOV M, A
INR M
MVI M, FFH
INR M
DCR B
JNZ Loop
HLT
(0020H) = 03
(0021H) = 28
(0022H) = 55
(0023H) = 26
(0024H) = 30
(0019H) = 28 + 55 + 26 = A3
Sétimo, se o resultado da operação DCR B não for zero, salta para Loop
e contínua a soma;
LHLD 0020H
MOV B, M
XRA A
Loop INR M
ADD M
DCR B
JNZ Loop
STA 0019H
HLT
(0020H) = 0
(0021H) = 1
(0022H) = 3
Oitavo, se o resultado de DCR B não for zero, salta para Loop e continua
a execução do programa; se o resultado for zero, acaba o programa.
Fr.T1. 03 Ut.02
MVI B,2FH
LHLD 0020H
XRA A
Loop MOV M, A
INR M
INR A
DCR B
JNZ Loop
HLT
Se
LDA 1101H
MOV B,A
LDA 1100H
CMP B
JZ IGUAL
JC MENOR
JMP END
JMP END
END: HLT
Fr.T1. 03 Ut.02
Montagem e Análise de
Circuitos Lógicos
Fr.T.1. 03 Ut.03
Sistemas Digitais
Guia do Formador
IEFP - ISQ Montagem e Análise de Circuitos Lógicos
RESUMO
Duração
Conteúdo Metodologia de Desenvolvimento Meios Indicativa
Didácticos (horas)
• Transparência III.1.
Duração
Conteúdo Metodologia de Desenvolvimento Meios Indicativa
Didácticos (horas)
Total: 13h00
Fr.T1. 03 Ut.03
ACTIVIDADES / AVALIAÇÃO
F=ABC+ABC+ABC=B(AC+AC+AC) = B(C(A+A)+AC)=B(C+AC)=B(C+A)
Logigrama do exercício 1
N = (N1N2)2
P = (P1P2)2
N=3eP=3
M=N+P=3+3=6
Portanto, em binário:
M = (6)10 = (110)2
M = (M1M2M3)2
N1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1
N2 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1
P1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1
P2 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
M1 0 0 0 0 0 0 0 1 0 0 1 1 0 1 1 1
M2 0 0 1 1 0 1 1 0 1 1 0 0 1 0 0 1
M3 0 1 0 1 1 0 1 0 0 1 0 1 1 0 1 0
FUNÇÕES BOOLEANAS
• Saída M1
P1P2
00 01 11 10
N1N2 00
01 1
11 1 1 1
10 1 1
• Saída M2
P1P2
00 01 11 10
N1N2 00 1 1
01 1 1
11 1 1
10 1 1
• Saída M3
P1P2
00 01 11 10
N1N2 00 1 1
01 1 1
11 1 1
10 1 1
M3 = N2P2 + N2P2
M3 = N2P2 + N2P2 =
= N2P2 + N2P2 =
= N2P2 X N2P2
LOGIGRAMA
• 1 circuito SN 7404
• 1 circuito SN 7400
• 3 circuitos SN 7410
• 1 circuito SN 7420
• 1 circuito SN 7430
Fr.T1. 03 Ut.03
N = (N1N2)2
P = (P1P2)2
N=3eP=3
M=NxP=3x3=9
Portanto, em binário:
M = (9)10 = (1001)2
M = (M1M2M3 M4) 2
Fr.T1. 03 Ut.03
N1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1
N2 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1
P1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1
P2 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
M1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1
M2 0 0 0 0 0 0 0 0 0 0 1 1 0 0 1 0
M3 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0
M4 0 0 0 0 0 1 0 1 0 0 0 0 0 1 0 1
FUNÇÕES BOOLEANAS
M1 = N1N2P1P2
• Saída M1
P1P2
00 01 11 10
N1N2 00
01
11 1
10
M1 = N1N2P1P2
• Saída M2
P1P2
00 01 11 10
N1N2 00
01
11 1
10 1 1
M2 = N1N2P1 + N1P1P2
Fr.T1. 03 Ut.03
• Saída M3
P1P2
00 01 11 10
N1N2 00
01 1 1
11 1 1
10 1 1
• Saída M4
P1P2
00 01 11 10
N1N2 00
01 1 1
11 1 1
10
M4 = N2P2
M1 = N1N2P1P2 = N1N2P1P2
Fr.T1. 03 Ut.03
M4 = N2P2 = N2P2
LOGIGRAMA
• 1 circuito SN 7404
• 1 circuito SN 7400
• 2 circuitos SN 7410
• 1 circuito SN 7420
Fr.T1. 03 Ut.03
A(A+B) = AB
AA+AB = AB
0+AB = AB
AB = AB
6. Prove que nem a operação NAND nem a operação NOR são associati-
vas.
AB C = A BC
AB C = A + B C = A + B + C = AB + C
A BC = A (B' + C) = A + B + C = A + BC
A+B + C = A + B+C
A+B + C = AB + C = AB C = (A + B) C = AC + BC
A + B+C = A + BC = A BC = A(B + C) = A B + A C
= AC + BA + BC + (A + B + A BC)(AB + A B) =
= AC + BA + BC + A B + B A + A BC =
= AC + BC + A B + B A + A BC =
= C (A + B + A B) + A B + B A =
= C (A + B) + A B + B A =
= AC + BC + A B + AB =
= AC +A B AB = (A + C)(A + B)(A + B)
Fr.T1. 03 Ut.03
b) ABC+AD+CD+ACD+AB+BD+AD+AB
b) = ABC + A D + CD + ACD + A B + BD + AD + AB =
= A + B + C + A D + CD + ACD + A B + BD + A + D + AB =
= A + B + C + D + A D + CD + ACD + A B + BD + AB =
= A + B + C + D + A D + CD + ACD + B (A + D + A) =
= A + B + C + D + A D + CD + ACD + B (1) =
= A + B + C + D + A D + CD + ACD + B (1) =
= A + B + B + C + D + A D + CD + ACD =
= A + 1 + C + D + A D + CD + ACD =
= (1) = 0
8. Um circuito lógico de maioria fornece uma saída com nível lógico 1, quan-
do a maioria das entradas estiver em 1. Para o caso de três entradas A,
B e C, escreva a expressão lógica para a variável Z que é Z = 1, quando
a maioria das entradas for 1. Simplifique a expressão e desenhe o cir-
cuito, usando portas AND e OR.
A B C Z
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 1
Z = A BC + AB C + ABC + ABC
Simplificando:
A\BC 00 01 11 10
0 0 0 1 0
1 0 1 1 1
Fr.T1. 03 Ut.03
A\BC 00 01 11 10
0 0 0 1 0
1 0 1 1 1
A\BC 00 01 11 10
0 0 0 1 0
1 0 1 1 1
A\BC 00 01 11 10
0 0 0 1 0
1 0 1 1 1
Z = BC + AC +AB
Fr.T1. 03 Ut.03
C - Avaliação
Fr.T.1. 03
Sistemas Digitais
Guia do Formador
IEFP · ISQ Testes
Testes
Fr.T.1. 03
Sistemas Digitais
Guia do Formador
IEFP - ISQ Pré-Teste
Formador: Data:
Classificação: Local:
Rubrica:
Nome:
(Maiúsculas)
Formador: Data:
Classificação: Local:
Rubrica:
Nome:
(Maiúsculas)
a) Indique a quantidade de terminais e a respectiva finalidade, que deverão constituir uma memória com 512
palavras de 8 bits cada.
b) Como poderia interligar dois módulos de mamória idênticos ao da alinea a), de modo a construir uma
memória com 1024 palavras de 8 bits cada.
3. O conteúdo de uma ROM com 4 palavras de 8 bits cada é dado pela tabela.
4. Escreva um programa em linguagem assembly que faça a operação de adição de 8 bits. Deve somar o con-
teúdo de localização de memória 0010h com a 0011h e colocar o resultado na posição 0012h. Considerar
que os valores já se encontram nas posições de memória referidas.
5. Escreva um programa que permita limpar (por a zero) o conteúdo da posição de memória dos endereços
compreendidos entre 20FFH e 210FH.
Fr.T1.03
6. Escreva um programa que encontre o menor de dois números. Os números estão nos conteúdos das posi-
ções de memória 0010h e 0011h, colocaro menor dos dois em 0012h. Assumir que os conteúdos são
números binários sem sinal.
7. Desenhe o fluxograma que, dados dois números, dê como resultado o menor dos dois.
2. Comparamos os dois números (a < b ?): se a resposta for sim, o resultado é a; se a resposta for não, o
resultado é b.
8. Escreva um programa que faça a soma dos dados de 8 bits. Tem de so-mar uma série de números. O com-
primento da série encontra-se no endereço 0010H e a série começa em 0011H. O resultado da soma fica em
000FH. Exemplo:
(0010H) = 03
(0011H) = 12
(0012H) = 6
(0013H) = 34
(0014H) = 23
(000FH) = 12 + 6 + 34 = 4C
9. Escreva um programa que coloque o conteúdo de memória dos endereços seguintes ao 0010H com 0, 1,
2,..., 2BH. Exemplo:
(0010H) = 0
(0011H) = 1
(0012H) = 3
10. Escreva um programa que permita comparar o valor X contido na posição de memória 1000H com o valor
Y contido na posição de memória 1001H.
Sistemas Digitais
Guia do Formador
IEFP - ISQ Resolução do Pré-Teste
Formador: Data:
Classificação: Local:
Rubrica:
Nome:
(Maiúsculas)
Uma memória digital é um circuito capaz de fixar ou memorizar informação digital binária, ou seja, uns e
zeros que abreviadamente designamos por bits.
As memórias são classificadas tendo em atenção a quantidade de informação que pode armazenar e quan-
to ao comprimento de cada palavra ou célula.
- Operações lógicas.
- Operações aritméticas.
Ao projectar um circuito digital deve-se respeitar a seguinte ordem: Interpretação do enunciado, funções
booleanas, simplificação das funções booleanas, logigrama e implementação do circuito.
Fr.T1.03
Um computador tem memória de programa e memória de dados, unidade central de processamento (CPU)
e interfaces de entrada e saída.
Existem vários tipos de linguagem tais como: Basic, Fortran, Cobol, Pascal, C, Prolog.
Uma ROM (Read Only Memory) é uma memória que podemos ler mas na qual não podemos escrever. É
caracterizada pelo facto de o conteúdo que inicialmente nela é registado não pode ser alterado. Tal como a
RAM, a ROM é também ma memória de acesso aleatório.
Fr.T1.03
Formador: Data:
Classificação: Local:
Rubrica:
Nome:
(Maiúsculas)
25 = 32 registos
É necessário manter a alimentação, uma vez que a memória é volátil, quando a alimentação é cortada, o
estado dos flip-flops que a compoem não é mantido. Deste modo a informação não é mantida.
28 = 256
a) Indique a quantidade de terminais e a respectiva finalidade, que deverão constituir uma memória com 512
palavras de 8 bits cada.
Para endereçar 512 palavras de memória são necessárias 9 entradas de endereço (29 = 512), uma entra-
da de CS e outra de WE, como há oito bits por palavra, teremos 8 entradas de leitura e 8 entradas de
escrita.
9 + 1 + 1 + 8 + 8 = 27 terminais
b) Como poderia interligar dois módulos de mamória idênticos ao da alinea a), de modo a construir uma
memória com 1024 palavras de 8 bits cada.
Para endereçar 1024 palavras, teria de ter 10 bits de endereço (210 = 1024). O 10 bit de endereço é obti-
do usando o terminal CS que selecciona o circuito activo. Quando CS = 0 está activo o CI1, quando CS =
1, está activo o CI2.
Fr.T1.03
- Usam-se buffers nas entradas e nas saídas para fazer o CS geral de toda a memória
3. O conteúdo de uma ROM com 4 palavras de 8 bits cada é dado pela tabela.
Para endereçar 512 palavras de memória são necessárias 9 entradas de endereço (29 = 512), uma entrada
de CS e o
A partir da tabela , criamos outra, que associa a cada palavra de dados uma posição de memória.
Fr.T1.03
D7 = m1 + m2
D6 = m0 + m2
D5 = "1"
D4 = m3
D3 = m1 + m3
D2 = m0 + m1
D1 = m0 + m1 + m2
D0 = m2
LDA 0010H
MOV B, A
LDA 0011H
ADD B
STA 0012H
HLT
Fr.T1.03
LXI H,20FFH
XRA A (A = 0)
INX H
DCR B
JNZ Loop
HLT
LHLD 0010H
MOV A, M
INR M
CMP M
JNC done
JMP loop
done MOV A, M
loop INR M
MOV M, A
HLT
8. Escreva um programa que faça a soma dos dados de 8 bits. Tem de so-
mar uma série de números. O comprimento da série encontra-se no
endereço 0010H e a série começa em 0011H. O resultado da soma fica
em 000FH. Exemplo:
(0010H) = 03
(0011H) = 12
(0012H) = 6
(0013H) = 34
(0014H) = 23
(000FH) = 12 + 6 + 34 = 4C
LHLD 0010H
MOV B, M
XRA A
Loop INR M
ADD M
DCR B
JNZ Loop
STA 000FH
HLT
Fr.T1.03
(0010H) = 0
(0011H) = 1
(0012H) = 3
MVI B,2BH
LHLD 0010H
XRA A
Loop MOV M, A
INR M
INR A
DCR B
JNZ Loop
HLT
LDA 1001H
MOV B,A
LDA 1000H
CMP B
JZ IGUAL
JC MENOR
JMP END
JMP END
END: HLT
Fr.T1.03
Anexo - Transparências
Fr.T.1. 03
Sistemas Digitais
Guia do Formador
Flip-flop
Q Q
Sistemas Digitais I. 1
Conjunto de flip-flops, que formam um
registo
Sistemas Digitais I. 2
Configuração típica de um CI de memória
Entrada
I0 I1 I2 I3
A0
Endereço
Saída
Sistemas Digitais I. 3
Relação entre endereço e registo endereçado
Sistemas Digitais I. 4
Estrutura interna de uma RAM (Random
Access Memory) de 4 palavras com 2 bits
por palavra
Sistemas Digitais I. 5
Armazenamento dos bits nos flip-flops
0
0
1
1
Sistemas Digitais I. 6
Armazenamento dos bits nos flip-flops
(cont.)
1
1
Sistemas Digitais I. 7
Armazenamento dos bits nos flip-flops
(cont.)
0 0
Sistemas Digitais I. 8
Ligação de duas memórias em paralelo, para
aumentar o número de bits por palavra
Sistemas Digitais I. 9
Ligação de duas memórias em paralelo para
aumentar o número de palavras
Seleciona-
circuito
(A3 )
Habilita-
escrita
(WE)
O0
O1
O2
O3
Sistemas Digitais I. 10
CS geral de toda a memória
O0 O1 On
CS
geral
Sistemas Digitais I. 11
Os bits de endereço A3 e A4 activam o
descodificador, cujas saídas, por sua vez,
activam um dos CI’s de memória
Sistemas Digitais I. 12
Interligação de 4 memórias em paralelo
usando as várias entradas CS
Cl1
Cs1
Cs2
“1” Cs3
Cl2
Cs1
Cs2
“1” Cs3
Cl3
Cs1
Cs2
“1” Cs3
Cl4
Cs1
Cs2
“1” Cs3
Sistemas Digitais I. 13
Representação esquemática de um terminal
comum de entrada/saída
WE
Sistemas Digitais I. 14
Memória com a organização interna
unidimensional ou linear
FF0
FF1
FF2
FF3
FF4
FF5
Descodificador
FF6
Linha
A3
de bits
FF7
A2
FF8
A1
FF9
A0
FF10
FF11
FF12
FF13
FF14
FF15
Sistemas Digitais I. 15
Descodificadores de linha e de coluna
A3 Descodi-
ficador
A2 de linhas
A1 Descodi-
ficador
A0 de colunas
Sistemas Digitais I. 16
Memória com a organização interna
bidimensional
Sistemas Digitais I. 17
Representação interna de uma PROM
(programmable read-only memory)
Descodificador 1 de 16
=
Fusível intacto
=
Fusível Fundido
Sistemas Digitais I. 18
Tabela considerada para programação da
PROM (programmable read-only memory)
Sistemas Digitais I. 19
Programação de uma PROM
(programmable read-only memory)
Sistemas Digitais I. 20
Esquema de um gerador de caracteres
alfanuméricos
Sistemas Digitais I. 21
Matriz de LEDs do display
Sistemas Digitais I. 22
Forma de onda do display alfanumérico
Sistemas Digitais I. 23
Esquema de blocos de um computador
Periféricos
Memória
de Dados
– Teclado
Unidade Central Interfaces de – Display Video
de Processamento Entrada e Saída – Impressora
CPU – Unidades de Disco
Memória de • •
Programa • •
• •
Periféricos
Memória de Programa
ROM, EPROM ou RAM • Teclados
Unidade Central • Displays
de Processamento Interfaces de
• Conversores D/A e A/D
Entrada e Saída
• Sensores
MICROPROCESSADOR
Memória de Dados • Comando de Motor
RAM • Impressoras
• Unidades de Disquetes
Valor da Flag
Designação
0 1
Flag CY - carry (“e vai um”) Não há carry Há carry (“e vai um”)
Linguagem Máquina
Linguagem Assembly
Binário Hexadecimal
11011011 DB IN
11010011 D3 OUT
Cy A7 A6 A5 A4 A3 A2 A1 A0
c (A7) (An+1) (An) (A0) (A7)
Cy A7 A6 A5 A4 A3 A2 A1 A0
(c) (A7) (An+1) (An) (A0) (c)
Cy A7 A6 A5 A4 A3 A2 A1 A0
(c) (A0) (An+1) (An +1) (A7) (A0)
Cy A7 A6 A5 A4 A3 A2 A1 A0
(c) (A0) (An) (An +1) (A7) (A0)
Acção Símbolo
Início ou fim
Processamento
Input ou Output
Decisão
Fluxo
Início
Ler bec
a=b+c
Escreve a
Fim
Ender.
0000 DB IN 00
0001 O0
0002 2F CMA
0003 D3
OUT 00
0004 0O
0005 C3
0006 0O JMP 00 00
0007 00
0008 __
N N 1 N 2
0 0 0
1 0 1
2 1 0
3 1 1
N
1 0 0 1 1
N
2 0 1 0 1
M 1 0 0 0 1
M 2 0 0 1 0
M 3 0 0 0 0
M 4 0 1 0 1
A
B
S C
220 Ω 220 Ω
A 0 0 1 1
B 0 1 0 1
D 0 1 1 0
E 0 1 0 0
E D
220Ω 220Ω
A
B
E D
220Ω 220Ω
A 0 0 1 1
B 0 1 0 1
A= B 0 1 1 0
A≠ B 0 1 0 0
220Ω 220Ω
A=B A≠B