1

Relatório da Prática 2: Equivalência de Portas Lógicas

Autora: Maria Edivânia Neres de Sousa
Afiliação: Universidade Federal do Piauí (UFPI)
E-mail: edneres@ufpi.edu.br

Resumo – A prática baseia-se na análise e ● Usar o Teorema de De Morgan para

montagem de três circuitos pautados na
equivalência lógica de uma combinação de
portas lógicas fundamentais (NOT, AND e OR)
que equivalem a uma porta lógica não
fundamental (NAND, NOR, XOR e XNOR). A
primeira montagem é uma porta XOR a partir
de uma porta NAND; a segunda montagem
trata-se de um comparador de magnitude para
identificar quando dois números binários de três
bits cada são iguais; e a terceira montagem é
uma porta NAND a partir de uma porta OR.
Palavras-chave—porta(s) lógica(s), expressão,
funções lógicas, sinais de entrada, saída, CI,
diagrama lógico, equivalência e Identidade de De
Morgan, porta XOR.
Abstract - The practice is based on the analysis
and assembly of three circuits based on the logical
equivalence of a combination of fundamental
logic gates (NOT, AND and OR) that are
equivalent to a non-fundamental logic gate
(NAND, NOR, XOR and XNOR). The first
assembly is an XOR gate from a NAND gate; the
second assembly is a magnitude comparator to
identify when two binary numbers of three bits
each are equal; and the third assembly is a NAND
gate from an OR gate.
Key Words – logical port(s), expression, logical
functions, input signals, output, IC's, logical
diagram, equivalence and De Morgan Identity,
XOR por.
verificar a equivalência de circuitos lógicos;
● Mostrar as identidades mais usadas nas
equivalências de circuitos;
● Montar o circuito lógico com os CI's
necessários, testá-lo e desmontá-lo
corretamente;
● Depurar o circuito lógico que não funcione
como esperado, de acordo com a tabela
verdade;
II. MATERIAL UTILIZADO
● Kit Básico de Eletrônica Digital;
● CI's: 7400, 7402, 7404, 7432 e 7486;
● Fios e jumpers;
● Softwares: Logisim, Constructor Virtual e
Multisim;
III. RESUMO
​ Introdução
A porta lógica XOR realiza uma operação lógica
- simbolizada por ⊕ - em que a saída em nível alto é
gerada se, e somente se, a quantidade de sinais de
entrada em nível alto for um número ímpar, caso
contrário a saída estará em nível baixo.
TABELA I
Tabela Verdade da porta XOR
A B 𝐴⊕𝐵

0 0 0
I. OBJETIVO
0 1 1
● Usar a Lógica e a Álgebra de Boole para
modelar sistemas digitais; 1 0 1
● Usar a Tabela da Verdade para avaliar uma
função lógica ou por um circuito lógico; 1 1 0
 2
Figura 1. Pinagem do CI 7486 (porta XOR).
Teorema de De Morgan
𝐴𝐵 = 𝐴 + 𝐵 (2)
𝐴 + 𝐵 = 𝐴𝐵 (2. 1)

Com isso, prova-se a universalidade das portas

NAND e NOR, que combinadas corretamente
podem equivaler às portas elementares NOT, AND
e OR (que intrinsecamente fazem parte de
quaisquer circuitos lógicos).

Figura 4. Diagrama Lógico de funções elementares a partir da

porta NAND.
A partir da Tabela I é possível perceber que tal
porta é capaz de realizar a soma binária entre dois
bits. Além disso, também é possível extrair da
mesma a expressão indicada pela equação 1 logo
abaixo, que constrói a lógica XOR com as portas
fundamentais NOT, AND e OR pelo processo de
soma de produtos.

𝑆 = 𝐴𝐵 + 𝐴𝐵 (1)

Figura 2. Diagrama Lógico da eq. 1

(porta XOR na forma AND-OR).

Figura 5. Diagrama Lógico de funções elementares a partir da

porta NOR.

A Álgebra Booleana e os seus teoremas

permitem a simplificação de expressões que levam
às equivalências lógicas.

Figura 3. Principais Teoremas Booleanos.


Através da Fig. 2 e da Fig.4 pode-se obter a lógica
XOR em uma estrutura NAND-NAND ao
substituir cada porta pela sua equivalente, além da
utilização de um sistema de inversores que se
anulam.
Figura 6. Diagrama Lógico da porta XOR
em uma estrutura NAND-NAND.
Figura 7. Diagrama Lógico simplificado da porta XOR
em uma estrutura NAND-NAND.
​ Montagens
➢ Montagem 1: Porta XOR a partir de porta
NAND.
○ Descrição do funcionamento
A porta lógica XOR será implementada utilizando
a estrutura NAND-NAND através das
equivalências lógicas apresentadas anteriormente.
O Diagrama Lógico da montagem em questão já
foi explicitado na Fig. 7 logo acima.
Com isso, a seguinte expressão lógica faz-se
verdadeira:
𝑆 = 𝐴𝐵 + 𝐴𝐵
3
○ Diagrama Elétrico
Foi utilizado para o circuito em questão os CI's
7404 (NOT) e 7400 (NAND). A Fig. 8 mostra a
sua estruturação, no qual - da esquerda para a
direita - as entradas são representadas pelas chaves
1 e 2, enquanto a saída é representada pelo LED 8.
Figura 8. Diagrama Elétrico da porta XOR
em uma estrutura NAND-NAND simplificada.
CI's 7404 (NOT) e 7400 (NAND).
○ Verificação do funcionamento
Verificar e preencher a Tabela II logo abaixo.
TABELA II
Tabela de Verificação da porta XOR
em uma estrutura NAND-NAND simplificada.
A = chave 1, B = chave 2,
“Verificação” = LED 8.
A B Saída Verificação
(S) (V)
0 0 0 0
0 1 1 1
1 0 1 1
1 1 0 0
➢ Montagem 2: Comparador de Magnitude
○ Descrição do funcionamento
Tal circuito verifica a igualdade de bits dois a
dois (de mesma hierarquia) de determinados
números A e B, cada um com três bits,através de
(3)
portas XOR. Ao final, o sistema é capaz de
informar ou se 𝐴 = 𝐵 ou se 𝐴 ≠ 𝐵, por meio de
 4
uma estrutura em cascata de portas NOR após a ○ Verificação do funcionamento
verificação de igualdade de bits dois a dois. Verificar e preencher as Tabelas III e IV logo
abaixo.
Figura 9. Diagrama Lógico do Comparador de Magnitude.
TABELA III
Tabela de Verificação das saídas em nível lógico
iguais à 0.
A2 A1 A0 B2 B1 B0 S V

0 0 0 0 0 1 0 0

0 0 0 1 1 0 0 0

0 0 1 0 1 1 0 0
Com isso, a seguinte expressão lógica faz-se
verdadeira: 0 0 1 1 1 1 0 0

0 1 1 0 0 1 0 0

(4 ) 1 0 0 1 0 1 0 0

○ Diagrama Elétrico 1 1 0 0 1 1 0 0
Foi utilizado para o circuito em questão os CI's 1 1 1 1 1 0 0 0
7402 (NOR) e 7486 (XNOR). A Fig. 9 mostra a
sua estruturação, no qual - da esquerda para a
direita - as entradas são representadas pelas chaves TABELA IV
1, 2 e 3 para o número A e 4, 5 e 6 para o número Tabela de Verificação das saídas em nível lógico
B, enquanto a saída é representada pelo LED 8. iguais à 1.
A2 A1 A0 B2 B1 B0 S V
Figura 9. Diagrama Elétrico de um Comparador de
Magnitude.
CI's 7402 (NOR) e 7486 (XNOR).
0 0 0 0 0 0 1 1

0 0 1 0 0 1 1 1

0 1 0 0 1 0 1 1

0 1 1 0 1 1 1 1

1 0 0 1 0 0 1 1

1 0 1 1 0 1 1 1

1 1 0 1 1 0 1 1

1 1 1 1 1 1 1 1
 5
➢ Montagem 3: Porta NAND a partir de ○ Verificação do funcionamento
porta OR Verificar e preencher a Tabela V logo abaixo.
○ Descrição do funcionamento
Com a lógica NAND a saída será nível baixo se, e TABELA V
somente se ambas as entradas estiverem em nível Tabela de Verdade.
alto. Tal lógica será implementada usando A B S V
inversores e uma porta OR.
0 0 1 1
Figura 10. Diagrama Lógico de uma porta NAND em uma
estrutura com inversores e uma porta OR.
0 1 1 1

1 0 1 1

1 1 0 0

Com isso, a seguinte expressão lógica faz-se

verdadeira:
𝑆 = 𝐴 + 𝐵 = 𝐴𝐵 (5)
○ Diagrama Elétrico
Foi utilizado para o circuito em questão os CI's
7404 (NOT) e 7432 (OR). A Fig. 11 mostra a sua
estruturação, no qual - da esquerda para a direita -
as entradas são representadas pelas chaves 1 e 2,
enquanto a saída é representada pelo LED 4.
Figura 11. Diagrama Elétrico de uma porta NAND em uma
estrutura com inversores e uma porta OR.
CI's 7404 (NOT) e 7432 (OR).
IV. DISCUSSÕES E CONCLUSÕES
A partir da realização dessa prática, foi possível
observar a equivalência das portas lógicas com o
auxílio da Álgebra Booleana, dos circuitos lógicos
e das suas respectivas Tabelas Verdade (de
Verificação) - ao compararmos as saídas
esperadas (S) com as saídas observadas na prática
(V).
Com isso, pode-se concluir que a combinação
correta de determinadas portas lógicas ou CI's
podem ser equivalentes à outra, já que todas as
saídas de verificação das montagens são idênticas
às suas respectivas saídas esperadas.
 6
V. QUESTÕES
1) Mostrar a partir da tabela verdade da Extraindo a equação da Tabela VIII
porta XOR, como é possível implementar obtém-se:
um inversor, utilizando a porta XOR. 𝑆 = 𝐴𝐵 + 𝐴𝐵 (6)
TABELA VI na forma de soma e produto (portas OR e
Tabela Verdade da porta XOR AND).
A B 𝐴⊕𝐵
3) Aplicando graficamente as equivalências
0 0 0
de portas lógicas, verificar se a
0 1 1 equivalência da Figura 12 é válida. Em
caso negativo, que modificação deve ser
1 0 1 feita no segundo circuito para torná-lo
equivalente ao primeiro
1 1 0
TABELA VII Figura 12. Questão 3.
Tabela Verdade da porta NOT (inversor)
A 𝐴

0 1

1 0 Equação do primeiro diagrama:

Ao comparar-se as Tabelas VI e VII, vê-se
que quando B está em nível lógico alto, a
saída é o inverso da entrada A, logo - para
se implementar um inversor a partir da
porta XOR - é necessário que a entrada B
esteja ligada ao VCC, ou seja,
permanentemente em 1.
2) Obter a função XNOR em termos de
inversores e das portas AND e OR, a
partir da interpretação lógica da
Verdade.
TABELA VIII
Tabela Verdade da porta XNOR
A B 𝐴⊗𝐵
𝑆1 = 𝐴𝐵 + 𝐶 (7)
Equação do segundo diagrama:
𝑆2 = 𝐴𝐵 + 𝐶 (8)
Comparando-se as equações 7 e 8 é
evidente que não há equivalência entre os
dois circuitos, sendo necessário um
inversor ligado diretamente à entrada C
(antes da porta NAND) para que haja a
igualdade, tal qual está na Fig. 13 logo
abaixo.
Figura 13.

0 0 1

0 1 0
Equação do diagrama para a
1 0 0 equivalência:

1 1 1 𝑆𝐸𝑄 = 𝐴𝐵 + 𝐶 (9)
 7
REFERÊNCIAS
[1] TOCCI, RONALD JR.; WIDNER, NEAL, S.;
MOSS, GREGORY L. SISTEMAS DIGITAIS.
11ª ED. PEARSON PRENTICE HALL, 2011.
CAPÍTULO 3