Escolar Documentos
Profissional Documentos
Cultura Documentos
OBS 1: o experimento é EM GRUPO, e a nota será atribuída com base nos resultados e na qualidade do
relatório.
OBS 2: ESTE RELATÓRIO contendo os dados de simulação, dados experimentais, comentários e
conclusões deverá ser entregue através do moodle até o prazo estipulado (formato:
relatorio_exp_04_grupo_XX.pdf - XX indica o número do grupo. Incluir no corpo do texto os integrantes
que participaram da elaboração do trabalho).
OBS 3: Leia o documento por completo. Assimile a teoria.
1. Contextualização do projeto
a. A célula básica de um par diferencial com TBJ é
mostrada ao lado. O par diferencial composto por
BC547BP_1 (chamaremos de T1) e BC547BP_2
(chamaremos de T2) é polarizado por uma fonte de
corrente IDC (em uma aplicação prática, você já viu
que pode implementá-la com um espelho de
corrente). A entrada diferencial contempla os nós
"in1" e "in2" e a saída diferencial contempla os nós
"out1" e "out2". Os resistores de coletor são
idênticos, assim como os transistores, o circuito é
portanto balanceado.
b. Você viu na aula sobre amplificadores diferenciais a análise de pequenos sinais neste
circuito. Há várias forma de proceder à análise. Uma delas é considerar que uma entrada
diferencial (a diferença entre os valores de in1 e in2, chamaremos de vd) será igualmente
dividida entre T1 e T2. Portanto, cada um dos transistores "enxergará" vd/2 como seu vbe
(sinal), sendo que um dos transistores sentirá um (pequeno) acréscimo de tensão em
relação à sua polarização enquanto o outro transistor sentirá uma (pequena) redução de
tensão. Cada transistor está polarizado por IDC/2, portanto, sua transcondutância será
gmT1=gmT2=gm=IC0/Vt=IDC/(2∙Vt). Aqui e em todo o restante do texto, estamos supondo =1!
Esta transcondutância será multiplicada por R C, de forma que o sinal em cada uma das
saídas será, em módulo, gm∙RC∙vbe= IDC/(2∙Vt)∙RC∙vd/2=1/4∙IDC/Vt∙RC∙vd. A saída diferencial
voutdif=out1-out2 terá o dobro deste valor, pois cada uma das saídas (out1 ou out2) está,
individualmente, em fase de 180° com a outra.
c. O circuito acima tem uma entrada diferencial e uma saída diferencial. Por outro lado, há
contextos em que há necessidade de uma entrada diferencial, mas com saída única, que em
inglês é chamada single-ended. Tal é o caso do amplificador operacional utilizado como
amplificador de erro (error amplifier) no circuito abaixo (LDO):
d. O circuito mostrado no item 1.a tem outro "inconveniente": a dependência do ganho com o
valor de RC. Para se obter um ganho elevado, é preciso aumentar o valor de R C. Mas como a
queda de tensão em RC é RC∙IDC/2, quanto maior o valor de RC, maior o valor de VCC
necessário para manter os transistores na zona ativa (suponha ambas as entradas in1 e in2
no terra, por exemplo). Pode-se contornar este cenário com o uso de uma "carga ativa".
Você já viu na aula sobre espelhos de corrente como sintetizar um resistor ativo, cuja
vantagem, em relação a um resistor passivo, é ilustrada abaixo:
R0 (elemento a
R (elemento line
e. Consegue-se, assim, uma alta resistência AC para aumento do ganho (r0) mas com uma baixa
tensão de funcionamento DC (para não precisarmos de um VCC tão alto). O conceito é
mostrado a seguir:
f. Este circuito, apesar de prover um alto ganho com pequeno VCC e ser amplamente utilizado
em circuitos integrados, é relativamente complexo de analisar, e não o faremos aqui (o tema
é objeto de uma disciplina optativa).
g. Ao invés disso, precisando de um amplificador diferencial com ganho superior a 80 V/V
(ganho mínimo para o LDO) mas dispondo apenas de 5,3 V, iremos "quebrar" o problema
em 2 estágios de amplificação, o 1º estágio fará a conversão diferencial-saída única com
ganho moderado, e o 2º estágio, de entrara única e saída única, será responsável pela maior
parte do ganho. O circuito é ilustrado na figura a seguir, e é o que você vai simular e
montar. Este circuito será alimentado por uma fonte de 5 V, valor próximo do VCC no
projeto do LDO.
h. E agora? Como calcular o ganho entre a entrada diferencial (vd=in1–in2) e a saída assinalada
por vout? Você deve buscar informações no livro (Seção 10.1 e 10.2 do Razavi). Depois de
ter lido esta seção, continue a ler aqui.
i. Para uma entrada diferencial positiva (in1 aumenta ao passo em que in2 diminui), como o
par diferencial T1/T2 é equilibrado, o coletor do transistor BC547BP_3 funcionará como um
terra (imagine duas crianças segurando cada qual uma ponta de uma corda esticada. Uma
levanta o braço enquanto a outra abaixa, e vice versa. O meio da corda permanece
estático!). A junção base-emissor do transistor T1 vai estar submetida a um sinal vbeT1=vd/2
enquanto que a junção base-emissor do transistor T2 vai estar submetida a um sinal vbeT2=–
vd/2. No coletor de T1, haverá um sinal de corrente g mT1∙vbeT1=gmT1∙vd/2 DESCENDO. No coletor
de T2, haverá um sinal de corrente g mT2∙vbeT2=gmT2∙(–vd/2), ou seja, uma corrente SUBINDO
(observe o sinal negativo na expressão).
j. O sinal de tensão em vinter será portanto o produto do sinal de corrente em T2 (gmT2∙vd/2)
pela resistência no coletor de T2 (RC2=RC1=RC), totalizando g mT2∙vd/2∙RC=IDC/(2∙Vt)∙vd/2∙RC.
Estamos aqui desprezando a resistência r do transistor PNP.Reconhecendo IDC/2∙RC como
a tensão de polarização na resistência RC (VRC), o valor de vinter será dado por
vd∙VRC/(2∙Vt). Olhe para esta expressão, ela quer te dizer algo: o ganho no 1º estágio
(vinter/vd) será tão maior quanto for VRC.
k. No circuito proposto, a base do transistor PNP é alimentada diretamente pela saída do 1º
estágio, sem que haja um capacitor para isolamento DC. Assim, a corrente de polarização de
base do PNP advem da saída do 1º estágio. Como o do BC557B (ou C) é bastante alto, e
pressupõe-se que você não usará correntes de polarização muito distintas (50 x, por
exemplo) entre o 1º e o 2º estágios, pode-se a princípio imaginar que o 2º estágio terá
pouca influência sobre o 1º.
l. Já que um transistor conduzindo apresenta um VBE de aproximadamente 0,7 V (mas não
exatamente: pode ser 0,55 V, 0,64 V, 0,73 V,...), você não deve adotar um RC tal que a
tensão DE POLARIZAÇÃO no coletor de T2 sejá muito diferente de 0,7 V. Ou seja, o seu VRC
é limitado em aproximadamente 0,7 V. Agora pense na expressão do ganho do 1º estágio
que você acabou de ver... supondo que =1 e VRC0,7 V, qual o ganho máximo que este
estágio pode prover?
m. Resposta: Ganho do 1º estágio está limitado a ___________________V/V
n. Vamos a polarização do 2º estágio: Em princípio, a tensão DE POLARIZAÇÃO em vout deveria
estar no meio da escala, ou seja, em princípio 2,5 V. Este é portanto o valor desejado DE
POLARIZAÇÃO de VRPNP. O ganho deste estágio em configuração emissor-comum também
pode ser definido em termos da tensão VRPNP. Supondo =1 e VRPNP=2,5 V, qual o ganho
deste estágio?
o. Resposta: Ganho do 2º estágio = ___________________V/V
p. Considerando o ganho total do amplificador como o produto dos ganhos do 1º e 2º estágios,
que ganho você poderá alcançar?
q. Resposta: Ganho total = ___________________V/V
r. Agora vem a parte complicada de entender...
s. Como eu vou conseguir um valor de RC que vai gerar exatamente a tensão VRC que eu
quero para polarizar o PNP naquele ponto que eu tanto desejo?
t. Não vai! Mas não se preocupe, isto não é muito importante.
u. Adote um valor de RC que faça com que VRC seja próximo de, digamos, 0,6 V. Se este valor
de tensão foi muito pequeno para colocar vout em 2,5V, com uma pequena diferença
(pequena mesmo) entre as entradas, a saída mudará de 0,6 a 0,5 ou 0,7, passando
fatalmente pelo valor que torna vout=2,5 V. Além disso, com esta mesma pequena diferença
entre as entradas, se vinter varrer de 0,5 a 0,7 V, o transistor PNP irá de corte à saturação,
variando a saída vout de 0 a quase 5 V. Ou seja, com uma pequena variação de entrada você
varre todas as possíveis tensões de controle do seu transistor de passagem. Entendeu?
v. Como você vai usar este amplificador como um amplificador de erro, em que uma das
entradas é o seu VREF, como o ganho total é muito grande e sua saída vout não vai precisar
ir a 0 ou a 5 V (mas permanecer dentro de uma faixa de, digamos, uns 3,5 V já
testemunhados pelo professor), sua outra entrada certamente ficará bem próxima a VREF.
Mas haverá um pequeno offset (diferença entre as entradas para que a saída esteja a meia
escala), que no funcionamento normal do LDO este offset não tem muita importância.
a. No seu projeto, você poderá usar até 2 resistores em série da série E12 para implementar
RPOLAR, RC e RPNP. Ao responder as perguntas abaixo sobre valores de resistência, você já
deve colocar o valor como sendo a resistência total obtida por 2 resistores da série E12 (se
precisar de 2).
b. O seu LDO deverá ter uma corrente quiescente (em ausência de resistência de carga)
limitada a 1 mA. Esta corrente inclui a corrente do VREF, a corrente de seu amplificador de
erro e a corrente do seu divisor resistivo. É um projeto ambicioso fazer isto tudo funcionar
com apenas 1 mA!
c. Já que você só dispõe de 1 mA de corrente quiescente, primeiramente estabeleca um
objetivo de corrente total para o seu amplificador de erro, algo que, por exemplo, esteja
compreendido na faixa de 400 a 600 µA. Esta é a primeira decisão de projeto que você vai
tomar.
d. Uma vez tomada esta decisão de projeto, você deve "espalhar" a corrente total pelos
estágios de amplificação. Lembre-se que pelo fato de você estar usando transistores
supostamente iguais no espelho de corrente, a corrente do 1º estágio será o dobro da
corrente que polariza o par diferencial. Então atribua uma corrente total para o 1º estágio e
uma corrente total para o segundo estágio.
e. No 1º estágio, a conta é simples, pois você só precisa determinar o valor de RPOLAR que
leva à corrente a ser espelhada. Que valor você atribuiu ao 1º estágio (o dobro da corrente
que passa por RPOLAR)?
f. IESTAGIO1=______________ A
a. Imagine-se no cenário da figura 1.c. Seu amplificador diferencial será usado para amplificar a
(pequena) diferença (erro) entre 2 valores, e gerar uma tensão proporcional ao erro que
será usada como controle de um transistor de passagem. Quanto maior a faixa observável
de valores na saída "vout", maior será a excursão possível do controle que teremos no
transistor de passagem.
b. Você fará uma análise DC para verificar o comportamento da tensão em "vout" para
pequenas diferenças entre as entradas in1 e in2, EM TORNO DE UM DADO VALOR COMUM
VMC DENTRO DA FAIXA ADMISSÍVEL. Você utilizará os seguintes 3 valores de tensão comum
VMC nas entradas: 1,5 V, 2,5 V e 3,5 V. Para isso, coloque em in2 o valor de VMC com a
ajuda de uma fonte DC fixa. Na entrada in1, você utilizará 2 fontes de tensão: uma fixa, com
o mesmo valor daquela ligada a in2 (VMC), EM SÉRIE com uma tensão DC que será variada
de -20 mV a 20 mV por passo de 10 µV. Observe o que acontece com a tensão "vout". Repita
este processo para cada uma das 3 tensões de modo comum (1,5 V, 2,5 V e 3,5 V).. Cole o
seu setup, e as formas de onda que obteve aqui:
c. Tente obter o ganho do circuito, ao analisar com um zoom a faixa em que "vout" varia
linearmente com a tensão sendo modificada na entrada. Você observará que haverá uma
saturação nos extremos da curva, que devem ser desprezados, ou seja, não se precisa de
toda a excursão da tensão que varia na entrada (ou seja, todos os 40 mV) para fazer a
tensão out variar em praticamente toda a sua possível excursão (que a priori dependerá da
tensão de modo comum adotada), muito pelo contrário. Quanto maior o ganho do circuito,
menor será a variação necessária na entrada para obter (praticamente) toda a excursão na
saída. Divida a excursão em "vout" NA FAIXA LINEAR (SEM SATURAÇÃO) pela
CORRESPONDENTE excursão da fonte que varia na entrada, obtendo o ganho do circuito
pela razão entre os 2 valores.
d. Repita o procedimento para cada um dos 3 valores de VMC. Em seguida, preencha a tabela
abaixo:
e. Em relação aos 3 valores de VMC, você observou diferença significativa (ao menos 10 %) na
excursão em vout, definida em cada caso (1,5 V, 2,5 V ou 3,5 V) com a diferença de tensão
entre o maior e o menor valor de vout? Resposta:___________________.
f. Se observou, você consegue explicar? Se não observou, deixe em branco.
g. Agora pense no seu LDO. Esta excursão em vout será usada para o controle do seu transistor
PMOS, e quanto maior a excursão (faixa de valores) em out, melhor será o controle do
transistor, ou seja, maior será a diferença entre a corrente máxima e mínima do seu PMOS.
se que 1 VPICO está MUITO LONGE DE SER PEQUENO SINAL PARA UM TBJ, mas como a
simulação é AC, ela é fictícia. Ao adotar este valor de amplitude, a (amplitude da) tensão no
nó vout será numericamente igual ao ganho do circuito em relação a vd. Você deve simular o
setup a seguir (o VOFFSET é você quem determina para o seu circuito!!!):
c. Observe que no esquemático proposto as entradas devem estar em torno de 1,5 V. Isto tem
uma razão experimental que será vista logo a seguir (aplicação de tensão limitada a 2 V).
Caso prefira, se você já tiver decidido o valor do seu VREF, você pode neste item usar o seu
valor de VREF como valor médio nas entradas, para confirmar que tudo funcionará no
projeto final.
d. Faça a simulação da tensão AC no nó vout em função da frequência. Como a faixa de
frequência da simulação é bem ampla, é melhor visualizá-la em escala horizontal
logarítmica. Cole a forma de onda de vout em função da frequência aqui:
5. Montagem
a. Aqui começa a aventura, pois a bancada é um lugar de muito mais adrenalina que o
simulador.
b. O problema deste circuito é o seu alto ganho, o que é bom para o funcionamento do LDO
mas complica sua caracterização: se o ganho de um circuito é 1000, e a excursão em sua
saída é de 5 V, só se precisa de 5 mV na entrada para que toda a excursão na saída seja
obtida. 5 mV é um valor um pouco mais difícil de criar e também de observar, se
compararmos a centenas de mV. O professor, por exemplo, teve que pensar muito em como
estimular o circuito...
c. Além de gerar um sinal pequeno, temos também que evitar a presença de (pequenos) sinais
indesejados, tais como ruído próprio às fontes de tensão, sinais de interferência induzidos,
etc. Ou seja, esta atividade vai dar muito trabalho experimental, mas vai preparar vocês
para os desafios do projeto final.
d. Para filtrar sinais indesejados, você usará um filtro nas entradas in1 e in2. O filtro é
mostrado a seguir (observe onde está a saída do equipamento e onde está a conexão com
seu amplificador, denotada neste caso por in1):
h. Você usará uma das saídas da fonte de tensão MINIPA, CH1 ou CH2 como estímulo para in1
(servindo como VREF no LDO). Escolha o canal que lhe parece mais estável, regule seu valor
para um valor próximo de 1,5 V e confira a saída com o multímetro, o valor deve ficar
estável, mudando, no máximo, o último dígito (100 µV). Se a saída (CH1 ou CH2) que você
escolheu testar primeiro estiver instável, teste a outra saída. Ajuste a tensão na saída da
fonte para que a leitura no multímetro fique o mais próximo do seu valor desejado (1,5 V).
Não precisa muita exatidão aqui... pois amplificaremos diferenças, você já viu que o valor de
VMC pode variar em uma ampla faixa!
i. Para o estímulo de in2, iremos utilizar o gerador de sinais. Nosso gerador possui um ajuste
de offset DC que tem uma precisão relativamente boa, com passos de 100 µV até um certo
valor (o limiar é quando a saída do gerador sem carga está próxima de 2 VDC, por isso
escolhemos 1,5 V!. Acima de 2 VDC, os passos são de 1 mV). No entanto, este gerador
infelizmente não pode ser usado apenas como fonte DC, ou seja, não se pode zerar o valor
de amplitude de seu sinal (não sei por quê o construtor escolheu assim...). O menor valor de
amplitude é de 10 mVpico-a-pico se a carga for de 50 , um valor de amplitude que já é
suficiente para saturar a saída do seu amplificador diferencial.
j. Felizmente, na engenharia pode-se (quase) sempre tentar dar um jeito. Quando formos
estimular o circuito objetivando uma caracterização DC apenas, devemos definir a amplitude
do sinal como a menor possível (você pode digitar 0, que o aparelho vai reclamar e colocar a
mínima) e a frequência como a maior possível, 20 MHz. Como vimos, por conta dos circuitos
RC que você vai inserir em cada entrada, um sinal em 10 MHz será atenuado por quase
10.000 vezes, um sinal em 20 MHz será atenuado por quase 20.000 vezes!
k. A saída do gerador, depois de filtrada pelo seu RC, deve estimular in2. Como então regular o
valor da fonte DC para que esta seja muito próxima de in1 (1,5 V)? Na tentativa e erro (!),
com a ajuda do multímetro medindo in2. Veja o material disponível no site da disciplina que
explica como programar os equipamentos.
in2 medida (V) (objetivo) in2 medida (V) (real) Vout medido (V) Ganho entre 2 linhas
VIN2EQUILIBRIO – 500 µV
VIN2EQUILIBRIO – 300 µV
VIN2EQUILIBRIO – 200 µV
VIN2EQUILIBRIO – 100 µV
VIN1EQUILIBRIO
VIN2EQUILIBRIO + 100 µV
VIN2EQUILIBRIO + 200 µV
VIN2EQUILIBRIO + 300 µV
VIN2EQUILIBRIO + 500 µV
q. Por último, lembra-se dos 20 MHz? Pois bem... RETIRE OS CAPACITORES DE 100 nF da placa
(aqueles que filtram in1 e in2). Mude a frequência para 100 Hz, e use o osciloscópio para
observar a saída. Depois aumente a frequência para 1 kHz, 10kHz, 100kHz e 1 MHz. Bata
fotos, chame o professor, discuta. Cole aqui o que observou.