Escolar Documentos
Profissional Documentos
Cultura Documentos
Centro Tecnológico
Departamento de Informática e Estatística
Curso de Graduação em Ciências da Computação
Sistemas Digitais
INE 5406
Aula 4-T
4. Máquinas Seqüencias Síncronas: Síntese de circuitos
seqüenciais segundo o Modelo de Moore. Codificação de
estados.
o1
Lógica de D2 Q2 Lógica de
Próximo FF2 o2
Saída
Q2
Estado
...
oj
D3 Q3
FF
n Q3
reset
w=1
w=0
A/z=0 B/z=0
w=0
w=0 w=1
C/z=1
w=1
ck
Reset
A 0 A A 00 0 00 A
A 00 1 01 B
A 1 B
B 01 0 00 A
B 0 A
B 01 1 10 C
B 1 C
C 10 0 00 A
C 0 A
C 10 1 10 C
C 1 C - 11 0 XX -
- 11 1 XX -
w·y1·y0
INE/CTC/UFSC slide 4T.9 Prof. José Luís Güntzel
Sistemas Digitais - semestre 2008/2
2. Máquinas Seqüenciais Síncronas
Síntese de Circuitos Seqüenciais
Exemplo 3: Projetando a lógica de saída
Estado z
y1y0 z y0 y0
A 00 0
y1 0 0 z = y1
B 01 0
C 10 1 y1 1 X
11 X
y1
Y1 y1
D1 Q1 z
Q1
Y1 = w·y1 + w·y0
Y0 D0 Q0
y0 = w (y1+y0)
w
Q0
Y0 = w·y1·y0
z = y1
ck
reset
t0 t1 t2 t3 t4 t5 t6 t7 t8 t9
y0
A B A B C A B C C A
y1
barramento
ck
R1 R2 R3
3. R1 ← R3;
ck
R1 R2 R3
barramento
A w=0
w=1 ck
R1 R2 R3
B R3 ← R2;
Reset
ck
R1 R2 R3
A w=0
w=1
C R2 ← R1;
Estado: Operação: Sinais de saída que devem valer “1”
A -----
D R1 ← R3; B R3 ← R2; R2out = 1; R3in = 1;
C R2 ← R1; R1out = 1; R2in = 1;
D R1 ← R3; R3out = 1; R1in = 1; Done = 1;
INE/CTC/UFSC slide 4T.17 Prof. José Luís Güntzel
Sistemas Digitais - semestre 2008/2
2. Máquinas Seqüenciais Síncronas
Síntese de Circuitos Seqüenciais
Exemplo 4: Tabela de Sinais de Saída
Estado: Operação: Sinais de saída que devem valer “1”
Reset
A -----
A w=0 B R3 ← R2; R2out = 1; R3in = 1;
A 0 0 0 0 0 0 0
B 0 0 1 0 0 1 0
D R1 ← R3;
C 1 0 0 1 0 0 0
D 0 1 0 0 1 0 1
A w=0
ck
Reset
C X D C 10 X 11 D
D 11 X 00 A
D X A
1 0 0 1 w·y0
w
Y0 = w· y0 + y1· y0
Estado
R1out R1in R2out R2in R3out R3in Done
y1y0
A 00 0 0 0 0 0 0 0
B 01 0 0 1 0 0 1 0
C 10 1 0 0 1 0 0 0
D 11 0 1 0 0 1 0 1
R1out = R2in = y1 · y0
R1in = R3out = Done = y1 · y0
R2out = R3in = y1 · y0
Y1 y1 R1in
D1 Q1 R3out
Q1
Done
R2out
R3in
Y0 D0 Q0
y0
w
Q0
R1out
R2in
ck
Reset
INE/CTC/UFSC slide 4T.24 Prof. José Luís Güntzel
Sistemas Digitais - semestre 2008/2
2. Máquinas Seqüenciais Síncronas
Síntese de Circuitos Seqüenciais
Exemplo 4: Circuito de controle, versão 2
R2out
R3in
Y1 y1 R1in
D1 Q1 R3out
Q1
Done
R1out
R2in
Y0 D0 Q0
y0
w Conclusão: para redução do
Q0
custo, a lógica de próximo estado
ck e a lógica de saída podem
Reset compartilhar termos.
w
INE/CTC/UFSC slide 4T.27 Prof. José Luís Güntzel
Sistemas Digitais - semestre 2008/2
2. Máquinas Seqüenciais Síncronas
Codificação de Estados
Exemplo 3, Porém Codificando os Estados com o Código Gray:
A=00, B=01, C=11
y1y0 z z y0 y0
00 0 z = y1
01 0 y1 0 0
10 X y1 X 1
11 1
y1
Y1 y1 Y1 = w · y0
D1 Q1 z
Y0 = w
Q1 z = y1
Y0 y0
w D0 Q0
Q0
ck
reset
Y1 y1
D1 Q1 z
Y1 y1 z Q1
D1 Q1
Q1
Y0 y0
w D0 Q0
Y0 D0 y0 Q0
w Q0
Q0
ck
reset
ck
Y1 = w· (y1 + y0) Y1 = w · y0
reset
Y0 = w·y1·y0 Y0 = w
z = y1 z = y1
Estado Próximo
w Estado atual Próximo estado
atual estado w
y1y0 Y1Y0
A 0 A A 00 0 00 A
A 1 B A 00 1 01 B
B X C B 01 X 11 C
C X D D 10 X 00 A
D X A C 11 X 10 D
w 0 1 0 0
w · y1 w 1 1 0 0
y1· y0 Y0 = w· y1 + y1· y0
R1out = R2in = y1 · y0
R1in = R3out = Done = y1 · y0
R2out = R3in = y1 · y0
Y1 = y1· y0 + y1· y0 Y1 = y0
Y0 = w· y0 + y1· y0 Y0 = w· y1 + y1· y0
A 0 A A 001 0 001 A
A 001 1 010 B
A 1 B
B 010 0 001 A
B 0 A
B 010 1 100 C
B 1 C
C 100 0 001 A
C 0 A
C 100 1 100 C
C 1 C
Estado z z
y2 y1 y0 y2y1 y2y1 y2y1 y2y1
A 001 0 X 0 X 1 z = y2
y0
B 010 0 0 X X X
y0
C 100 1
y2
As combinações de entrada
não citadas têm como saída X