Extrado do Anexo 1 do livro: Sistemas Telefnicos, Paul Jean Etienne

Jeszensky, Editora Manole Ltda., 2004, ISBN 85-204-1622-5, 688

pginas.
5 - Sincronismo
5.1. Introduo
Para motivar a necessidade, e identificar os nveis de sincronismo
possveis, seja um sistema PCM de 2,048 Mbits/s, transmitido por um rdio
digital com modulao por fase binria (BPSK). O sinal transmitido escrevese:
r (t )=d (t )cos(0 t +)

(A1.5.1)

onde
d(t)

: dados bipolarizados por d=(-1)exp(b) com b {0,1}, taxa 2,048

Mbits/s;

: freqncia de portadora e

: fase da portadora.

A1.5.1.

A estrutura dos dados d(t) segue o esquema detalhado na figura

. . . .

. . . .

15

1 quadro (125s)
0

.. .

16

.. .

X 0 0 1 1 0 1 1 *

0 0 0 0 X Y X X *

X 1 A Y Y Y Y Y **

a b c d a b c d **

.. .

31
j=1 15 e
17 31
1 2 3 4 5 6 7 8

sin. 1 15
* quadros pares
** quadros impares

sin. 17 31

na ordem do multiquadro
* quadro 0 ; ** demais

1 bit (488 ns)

Figura A1.5.1 Estrutura de quadros PCM

As necessidades de sincronismo so:

- da freqncia da portadora

(para a demodulao coerente);

- da fase da portadora

(para a demodulao coerente);

- do timing dos bits de dados

(para a demodulao dos dados);

- de quadro

(para identificao dos canais na ordem

correta) e

- de multiquadro

(para identificao correta da sinalizao).

A freqncia de portadora 0 pode, ou no, estar relacionada com o

timing de dados (clock), exigindo uma sincronismo separado no caso mais
geral.
Percebe-se deste exemplo ainda um outro nvel de sincronismo
necessrio: a nvel de sistemas, quando em um determinado local receber-se
vrios destes sinais e precisar-se retransmit-los [Fra80] [Sch80].
necessrio garantir que a taxa mdia dos vrios sistemas sejam tais que
permitam uma bufferizao e posterior retransmisso, sem a ocorrncia de
over ou underflow. A figura A1.5.2 ilustra este conceito.

C
D

Figura A1.5.2 Sistema de sincronismo

Para sistemas PCM de ordem superior (8 Mbits/s ou maiores) existe
uma forma de protocolo, recomendada pelo CCITT, que garante que se os
formantes (A, B, C, D) estiverem dentro de uma certa faixa no entorno da
taxa nominal (sistemas plesicronos), a combinao possvel s custas de
2

um aumento da taxa nominal mnima necessria.

Isto , combinam-se 4 enlaces PCM de 2,048 Mbits/s resultando em
um PCM de ordem superior taxa 8,448 Mbits/s (e no 8,192 Mbits/s, que
seria o mnimo necessrio).
O objetivo desta descrio resumida levantar a questo, para em seguida
descrever algumas formas bsicas de sincronismo.
5.2. Sincronismo da Freqncia e Fase de Portadora
A demodulao coerente de um sinal exige a reconstruo local da
portadora em fase e freqncia, a partir do sinal recebido. Considere-se
alguns exemplos bsicos.
5.2.1. Loop Quadrador
Conceitualmente o caso mais simples: quadrando o sinal obtm-se
uma componente espectral discreta numa freqncia igual ao dobro da
recebida [Pro89]. Um divisor por dois na sada recupera ento a portadora
desejada, a menos de uma ambigidade de rd na fase, conforme se
representa na figura A1.5.3.

( . )

A(t)cos(0t+)

FPF
(2f0)
1 cos(2 t+2+2k)
0
2

cos(0t++k )

Figura A1.5.3 - Recuperao de portadora para sinais BPSK

Usualmente a sada ligada ainda a um PLL, no representado na
figura, que auxilia na operao transiente.
A informao (dado) bloqueada com o quadrador e a recuperao
obtida com uma ambigidade de rd (observe que, se a entrada fosse
cos(0 t +) o resultado final seria o mesmo). A ambigidade da
portadora recuperada contornada com uma codificao diferencial antes da
transmisso. A codificao diferencial, indicada na figura A1.5.4 no caso
binrio, implementada por:

Figura A1.5.4 - Codificao diferencial

1 codifica-se igual ao smbolo anterior (isto , no h transio) e
0 codifica-se como o oposto de smbolo anterior (isto , h transio).
O processo de recuperao de portadora descrito generaliza-se para
sistemas modulados em fase M-rios. Neste caso tem-se que elevar o sinal
potncia M e aps um FPF em Mfo segue-se um divisor por M. A
ambigidade na fase recuperada de K 2 / M rd. Exemplifica-se na figura
A1.5.5 o caso correspondente a M=4 (QPSK).

(.)

FPF
( 4f )
o

A cos 0 t + (n - 1)

A4
cos (4t + 2k )
B

cos 0 t +

k
2

n = 1, . . . , 4

Figura A1.5.5 - Recuperao de portadora para sinais QPSK

Novamente usual empregar-se um PLL na sada do divisor de
freqncias, assim como necessita-se tambm de uma codificao diferencial
antes da transmisso (neste caso quaternria).
5.2.2. Costas Loop
Concebido por Costas (1956), o processo indicado no diagrama de
blocos da figura A1.5.6.

FPB

(1 / 8) sen 2

/ 2

A(t) cos 0 t +

VCO

sen 0 t +

A(t)
cos
2

Filtro de
Malha

)
FPB
A(t)
sen
2

Figura A1.5.6 - Costas Loop

O desempenho equivalente ao do circuito quadrador visto e
novamente a portadora recuperada obtida com uma ambigidade de rd
(se o sinal na sada do VCO for adiantado, ou atrasado, o resultado o
mesmo), exigindo assim uma codificao diferencial antes da transmisso.
Observe que a influncia da informao (A(t)) eliminada com o produto
dos sinais dos dois ramos (A2(t)=1)
Aqui tambm o processo generaliza-se para sistemas modulados em
fase M-rios [Pro89]. Exemplifica-se na figura A1.5.7 o caso correspondente
a M=4 (QPSK).

A cos 0 t + (n - 1)

n = 1, ... ,4

A cos

FPB

(n - 1)
2

FPB
x

FPB

/2

3 / 4

cos 0 t +

FPB

(*)

VCO

Filtro de
Malha

/ 4

(*)

A cos

(n - 1) + 3
2

(A 4 / 8) sen 4

Figura A1.5.7 Costas Loop para sinais QPSK

O sinal recuperado apresenta uma ambigidade de K / 2 , que pode
ser verificada facilmente, pois se o sinal realimentado para a VCO fosse
(A 4 / 8)sen 4(+ K/ 2 ) o resultado seria idntico.
5.2.3. Demod-Remod Tracking Loop
Tambm conhecido como DFPLL-Decision Feedback Phase Locked
Loop, de concepo posterior (1964) em relao aos anteriores, e apresenta
como idia bsica incorporar a demodulao no sincronismo e a partir dos
dados demodulados modular novamente (remodular) a portadora, para
compar-la com a entrada. O princpio bsico est representado no diagrama
de blocos da figura A1.5.8.

Dado
recuperado
Demodulador

Modulador

s(t)

VCO

Atraso T

Figura A1.5.8 - Decision feedback PLL

Nos exemplos anteriores no foi considerado o desempenho face
eventuais rudos e este exatamente um dos parmetros que permite
confrontar um sistema de recuperao de portadora com outro. O assunto
foge entretanto do escopo pretendido neste resumo. Aos interessados
recomenda-se a referncia [Pro89], anteriormente mencionada, em suas
pginas 303-318.
Quando o sistema DFPLL est operando com uma taxa de erros
baixa (Pe<10-2, por exemplo) o seu desempenho superior ao do quadrador e
do Costas loop, em termos da varincia de sua distribuio.
5.3. Sincronismo de Smbolos
O sincronismo de smbolos (bits, no caso particular de transmisso
binria) est relacionado com o problema da determinao de um clock, para
periodicamente amostrar a sada do banco de correlatores (ou filtros
casados), com o objetivo de recuperar a informao transmitida. Seja um
pulso de amplitude A e durao T. A sada do filtro casado ao pulso est
representada na figura A1.5.9.

y(t)
p(t)

A2T

2T

Figura A1.5.9 - Sincronismo de smbolos

O ponto ideal para amostrar o sinal em t=T, quando ele passa por
seu mximo (igual energia A2T do pulso) e a influncia do rudo presente
, portanto, minimizada. Amostrando-se antes, em t'=T-, o resultado ser
menor e em amplitude idntica de amostrar depois em t"=T+. Assim a
diferena entre os valores amostrados em t' e t" zero. Esta a base de
funcionamento do sincronizador denominado early-late synchronizer, a
seguir representado [Pro89], figura A1.5.10, numa de suas implementaes
possveis.

x
Avana

s(t)

cos 0 t +

Atrasa
x

T
(.) dt
0

Gerador de
Forma de
Onda do
Smbolo
T
(.) dt
0

()2

Amostrador

Sincronismo
de Smbolos

VCO

Amostrador

Filtro de
Malha

+
+
-

()2

Figura A1.5.10 - Sincronizador early-late

5.4. Estimao de Parmetros por Mxima Verosimilhana
Nesta tcnica, originria da teoria de estimao, o sinal recebido
colocado na forma:
r (t )=s( t; , )+n(t )

(A1.5.2)

onde
8

: fase de portadora;

: atraso de transmisso e

- n(t)

: rudo, aqui modelado como AWGN.

Trata-se ento de estimar e segundo algum critrio

determinstico. Basicamente empregam-se dois critrios: mxima
verossimilhana (ML: maximum likelihood) e mxima probabilidade a
posteriori (MAP: maximum a posteriori probability).
No caso de estimao da fase (suposto conhecido e, por
convenincia, adotado =0) o critrio ML leva maximizao de:
()=Cexp

2
r (t )s(t; )dt
N0 T

(A1.5.3)

Assim a melhor estimativa para aquela que maximiza () e

denotada por ML . Para o caso particular de uma portadora no modulada
Acosct, se o sinal recebido for:
r (t )=Acos(c t +)+n (t )

(A1.5.4)

o critrio acima fornece:

= r (t )sen c t + dt =0
T

(A1.5.5)

que pode ser implementado conforme se indica na figura A1.5.11 e nada

mais que o conhecido PLL.
r(t)

To

(.)

VCO

sin 0 t +

Figura A1.5.11 - PLL

Uma forma equivalente de implementao pode ser obtida

resolvendo a equao anterior:
r (t )sen c tdt

ML =artg

To

(A1.5.6)

r (t )cos c tdt

To

cuja implementao indicada na figura A1.5.12.

T0

~
r(t)

()

cos(c t )

Y
= tg 1
X

/2

T0

()

Figura A1.5.12 - Soluo do PLL

No caso do sinal estar modulado (caso mais usual) pode-se adotar
duas alternativas: assumi-la conhecida (soluo conhecida como DDPEDecision Directed Parameter Estimation) ou trat-la como uma varivel
estatstica, tirando mdia sobre esta estatstica.
Considerando agora o caso do timing, raciocnios anlogos ao do
caso anterior levam implementao da estimao do mesmo, no caso
DDPE, ser dada por:
n

In

d
r (t )u (t nT )dt =0
d T

(A1.5.7)

cuja implementao representada na figura A1.5.13.

10

In (dado)
Filtro
Casado

r(t)

d
()
dt

Amostrador

nT + ML

VCC

Figura A1.5.13 - Estimao de timing direcionada pela deciso

J no caso do dado no ser assumido como conhecido, a
implementao correspondente a indicada na figura A1.5.14.
r(t)

Filtro
Casado

( )2

d
( )
dt

Amostrador

nT +

VCC

Figura A1.5.14 - Estimao de timing no direcionada pela deciso

Para concluir este item convm mencionar ainda a possibilidade de
estimao conjunta de e , geralmente mais eficiente que a estimao
individual. Representa-se na figura A1.5.15 o diagrama em blocos para esta
soluo conjunta, no caso de DDPE, aplicvel para sinais PSK, por exemplo
[Pro89].

11

FPB

d
()
dt

Amostrador
cos(c t + )

Amostrador

Re[In]
x
Timing

Im[In]

r(t)

VCO

VCC

+
/ 2
x
FPB

Re[In]

Amostrador

d
()
dt

+
+
Im[In]
x

Amostrador

Figura A1.5.15 - Estimao conjunta

Evidentemente neste caso tambm seria possvel tratar a informao
como sendo no conhecida e derivar a estimao conjunta correspondente.
O assunto muito extenso e ultrapassa as metas de reviso desejadas
para este anexo, assim para detalhes adicionais recomenda-se a referncia
[Pro89], j citada anteriormente, em seu captulo 4.

12