Escolar Documentos
Profissional Documentos
Cultura Documentos
Centro de Tecnologia
Pós-Graduação em Engenharia Elétrica
Fortaleza
Fevereiro de 2010
ii
Elétrica.
Bascopé.
Fortaleza
Fevereiro de 2010
iv
Orientador:
Banca Examinadora:
AGRADECIMENTOS
apoio financeiro para as bolsas de pesquisa. Ao GPEC por disponibilizar o espaço físico e
Ao professor René Pastor Torrico Bascopé por sua primordial forma de orientar,
trabalho, além da confiança que se desenvolveu durante estes meses de projeto. Agradeço
também ao professor Cícero por acreditar em mim e no que é possível ser feito com garra e
coragem. Gostaria de agradecer aos professores Demercil, Fernando Antunes, José Carlos,
Luiz Henrique, Otacílio, Ricardo Thé, Laurinda, Ruth Leão, Almeida, Ailson, Ivanildo,
meus estagiários e bolsistas, que foram fundamentais para a conclusão deste e de muitos
outros projeto, Clemídio, Dante Shimoda, Leandro e Everton. Aos meus colegas de graduação
desafios, Rômulo Thardelly, Thiago “Doutor”, Salomão Gomes, Rodrigo Ciarlini, Samuelson
Mesquita, Elmano, Nelber, Raphael, Paulo Praça, Ranoyca, Rômulo Leite, Rômulo Ramos,
À minha família e a minha namorada, Karina, por me apoiarem nas difíceis horas
de estudo e dedicação a este projeto.
x
RESUMO
ABSTRACT
SUMÁRIO
6.1 Introdução...............................................................................................................157
6.2 Instrumentos utilizados para os ensaios..................................................................157
6.3 Resultado experimental para VBAT=50V ................................................................158
6.3.1 Ensaio em regime permanente sem carga.......................................................158
6.3.2 Ensaios em regime permanente com carga linear ..........................................159
6.3.3 Ensaios em regime permanente com carga não linear....................................163
6.3.4 Ensaios transitórios com carga linear .............................................................165
6.3.5 Ensaios transitórios com carga não linear ......................................................169
6.4 Resultado experimental de rendimento do sistema ................................................172
6.5 Protótipo desenvolvido ...........................................................................................173
6.6 Conclusão ...............................................................................................................174
7 CONCLUSÃO GERAL .................................................................................................175
SUGESTÃO PARA TRABALHOS FUTUROS ...................................................................176
TRABALHOS PUBLICADOS DURANTE O MESTRADO ...............................................177
REFERÊNCIAS BIBLIOGRÁFICAS ...................................................................................179
APÊNDICE A ........................................................................................................................191
A.1 Introdução...............................................................................................................191
A.2 Rotinas de PID desenvolvidas para o PSIM...........................................................191
A.3 Rotinas de PID desenvolvidas para o processador da Microchip...........................194
APÊNDICE B.........................................................................................................................197
B.1 Esquemáticos e PCBs desenvolvidos .....................................................................197
xviii
LISTA DE FIGURAS
Figura 2.9 – Representação do conversor CC-CC com a após a quarta etapa de simplificação.
.................................................................................................................................................. 48
Figura 2.10 – Obtenção da corrente eficaz que circula pela fonte de tensão.......................... 48
Figura 2.11 – Valores equivalentes para o circuito simplificado na quinta etapa. .................. 49
Figura 2.12 – Formas de onda da comutação do conversor boost de alto ganho, VGB é o sinal
de comando do conversor boost convencional equivalente, observar a operação no dobro da
freqüência de comutação.......................................................................................................... 50
Figura 2.13 – Conversor equivalente simplificado do conversor boost de alto ganho. ........... 50
Figura 2.14 – Principio de análise do conversor cc-cc equivalente visto como um
transformador de CC................................................................................................................ 50
Figura 2.15 – Formas de onda de gatilho do conversor boost de alto ganho e do conversor
boost equivalente...................................................................................................................... 52
Figura 2.16 – Vista do conversor boost equivalente com a inclusão de Cout. ........................ 53
Figura 2.17 – Entradas e saídas do conversor boost de alto ganho.......................................... 54
Figura 2.18 – Esquemático da simulação realizada no PSIM para comparação dos modelos (a)
Conversor de alto ganho, (b) Conversor equivalente............................................................... 56
Figura 2.19 – Diagrama de bode da simulação proposta. ........................................................ 57
Figura 3.1 – Ganho estático ideal do conversor....................................................................... 62
Figura 3.2 – Dimensões do núcleo e do carretel propostos para o indutor do filtro. ............... 64
Figura 3.3 – Definição de algumas dimensões do núcleo e do carretel utilizados neste trabalho
[11], [34]. ................................................................................................................................. 66
Figura 3.4 – Curva normalizada da potência processada pelo transformador, em função da
relação de transformação (Ns/Np = a). .................................................................................... 69
Figura 3.5 – Dimensões do núcleo e do carretel propostos para o auto-transformador Tr2.... 71
Figura 3.6 – Representação do ganho e das variáveis envolvidas na medição de corrente. .... 82
Figura 3.7 – Diagrama de blocos do modulador utilizado....................................................... 84
Figura 3.8 – Ábaco de seleção dos componentes de freqüência para o modulador do conversor
boost. ........................................................................................................................................ 85
Figura 3.9 – Diagrama do controle modo corrente média e hibridização da malha de tensão. 86
Figura 3.10 – Diagrama de bode de FTMAisc(s): (a) ganho; (b) fase;.................................... 88
Figura 3.11 – Compensador de corrente adotado. ................................................................... 89
Figura 3.12 – Diagrama de bode do compensador: ganho e fase. ........................................... 90
Figura 3.13 – Diagrama de bode do sistema compensado: ganho e fase................................. 91
Figura 3.14 – Diagrama de bode do sistema não compensado: ganho e fase. ......................... 94
Figura 3.15 – Compensador de tensão adotado. ...................................................................... 95
Figura 3.16 – Diagrama de bode do compensador: ganho e fase. ........................................... 97
Figura 3.17 – Diagrama de bode do sistema compensado: ganho e fase................................. 98
Figura 4.1 - Etapas de operação do inversor com modulação unipolar. ................................ 103
Figura 4.2 - SPWM unipolar com duas portadoras triangulares e uma moduladora senoidal.
................................................................................................................................................ 103
Figura 4.3 - Etapas de operação do inversor com modulação bipolar. .................................. 104
Figura 4.4 - SPWM bipolar com uma portadora triangular e uma moduladora senoidal. ..... 105
Figura 4.5 - SPWM bipolar com uma portadora triangular e uma moduladora senoidal sob o
ponto de vista discreto com dupla taxa de atualização. ......................................................... 106
Figura 4.6 – Variação da razão cíclica média instantânea para meio período da tensão de
saída. ...................................................................................................................................... 108
Figura 4.7 – Variação parametrizada da ondulação da corrente no indutor Lb, para um ciclo da
tensão de saída. ...................................................................................................................... 109
Figura 4.8 – Circuito simplificado do inversor de tensão. ..................................................... 114
Figura 4.9 – Tensão nos terminais de entrada do filtro.......................................................... 114
xxi
Figura 6.5 – Resultados experimentais durante a operação em regime permanente com carga
linear resistiva, (a) Corrente através da entrada do conversor CC-CC, (b) Tensão na entrada
do conversor CC-CC, (c) Corrente na saída do conversor CC-CA, (d) Tensão na saída do
conversor CC-CA................................................................................................................... 162
Figura 6.6 – Resultados do conteúdo harmônico (apenas harmônicos ímpares até a 50ª
harmônica), (a) Tensão na saída do inversor, (b) Corrente através da saída do inversor. ..... 163
Figura 6.7 – Resultados experimentais para operação em regime permanente com carga não
linear de 300W e 500VA, (a) Corrente através da entrada do conversor CC-CC, (b) Tensão na
saída do inversor, (c) Corrente na saída do inversor, (d) Tensão no barramento CC, (e)
Detalhe da tensão na saída do inversor, (f) Detalhe da corrente através da saída do inversor.
................................................................................................................................................ 164
Figura 6.8 – Resultados do conteúdo harmônico (apenas harmônicos ímpares até a 50ª
harmônica); (a) Tensão na saída do inversor, (b) Corrente na saída do inversor. ................ 165
Figura 6.9 – Resultados experimentais para operação transitória, (a) Corrente na saída do
inversor, (b) Tensão no barramento CC, (c) Corrente na entrada do conversor, (d) Tensão na
saída do conversor, (e) Detalhe da tensão na saída do inversor no instante da comutação da
carga. ...................................................................................................................................... 166
Figura 6.10 – Resultados experimentais para operação transitória, (a) Corrente na saída do
conversor, (b) Tensão no barramento CC, (c) Corrente na entrada do conversor, (d) Tensão na
saída do inversor, (e) Detalhe da tensão na saída do inversor no instante da comutação da
carga. ...................................................................................................................................... 167
Figura 6.11 – Resultados experimentais para transitório de remoção de carga, (a) Corrente na
saída do conversor, (b) Tensão no barramento CC, (c) Corrente na entrada do conversor, (d)
Tensão na saída do inversor, (e) Detalhe da tensão na saída do inversor durante a comutação
da carga. ................................................................................................................................. 169
Figura 6.12 – Resultados experimentais durante a partida com carga não linear, (a) Corrente
na entrada do conversor CC-CC, (b) Tensão na saída do inversor, (c) Corrente na saída do
inversor, (d) Tensão no barramento CC, (e) Detalhe da corrente na saída do inversor, (f)
Detalhe da tensão de saída do inversor – observar as diferentes escalas de tempo. .............. 170
Figura 6.13 – Resultados experimentais do transitório com carga não linear, (a) Corrente na
entrada do conversor CC-CC, (b) Tensão na saída do inversor, (c) Corrente na saída do
inversor, (d) Tensão no barramento CC, (e) Detalhe da corrente na saída do inversor no
instante da transição da carga, (f) Detalhe da tensão de saída do inversor no instante da
transição da carga................................................................................................................... 172
Figura 6.14 – Resultados do rendimento do sistema completo com variação da potência de
saída (carga linear resistiva) em função da tensão de entrada. .............................................. 173
Figura 6.15 – Protótipo desenvolvido para validação do projeto sob estudo. ....................... 174
xxiii
LISTA DE TABELAS
SIMBOLOGIA
ACRONIMOS E ABREVIATURAS
Símbolo Significado
ANEEL Agência Nacional de Energia Elétrica
AWG American Wire Gauge
CHESF Companhia Hidro-Elétrica do São Francisco
CC Corrente Contínua
CA Corrente Alternada
IBGE Instituto Brasileiro de Geografia e Estatística
IGBT Insulated Gate Bipolar Transistor
MOSFET Metal-Oxide-Semiconductor Field-Effect Transistor
PFC Power Factor Correction
PWM Pulse Width Modulation
SIGFI Sistemas Individuais de Geração de Energia Elétrica com Fontes
Intermitentes
THD Total Harmonic Distortion
UFC Universidade Federal do Ceará
UPS Uninterruptible Power Supply
xxxvi
INTRODUÇÃO GERAL
aproximadamente três milhões de domicílios não atendidos pela rede elétrica, ou seja, dez
milhões de pessoas sem acesso à energia elétrica.
Através da instituição de programas como o LUZ PARA TODOS [6], instituído pelo
decreto No 4.873, de 11 de novembro de 2003, e alterado pelo decreto No 6442 de 25 de abril
de 2008, do Governo Federal, cujo objetivo é garantir acesso ao serviço público de energia
elétrica a todos os domicílios e estabelecimentos do meio rural, melhorar a prestação de
serviços à população beneficiada, intensificar o ritmo de atendimento e mitigar o impacto
tarifário, por meio da alocação de recursos subvencionados e pelo complemento de recursos
financiados. O programa Luz para todos tem como meta atender a cerca de 2,5 milhões de
famílias brasileiras residentes na área rural, beneficiando cerca de 12 milhões de pessoas até
2010, antecipando a universalização da energia elétrica na área rural, que deveria ser
concretizado pelas concessionárias até dezembro de 2015 [2]. Segundo [8], em Junho/2009, o
programa havia conseguido atingir dois milhões de domicílios, meta inicial do projeto,
atendendo a ordem de dez milhões de pessoas. A Figura 1 exibe a quantidade de pessoas já
beneficiadas com o programa, por estado da federação.
Para alcançar os objetivos, o “LUZ PARA TODOS” utiliza das seguintes opções
tecnológicas para atendimento com sistemas de geração descentralizada [4]:
• Mini Central Hidrelétrica;
• Micro Central Hidrelétrica;
• Sistemas Hidrocinéticos;
• UTE a biocombustíveis ou gás natural;
3
CAPÍTULO 1
1.1 Introdução
A Figura 1.1 mostra a situação de cada estado quanto ao nível da falta de atendimento
de energia elétrica no meio rural. Observa-se o maior índice (>40%) nos estados das regiões
norte e nordeste [22].
Segundo metas para os anos de 2009 e 2010 [4], ainda existe a necessidade de
instalação de aproximada um milhão de ligações em todo o território nacional. Os detalhes
das metas individuais para estas ligações podem ser encontrados no anexo II de [4].
O programa “LUZ PARA TODOS” se integra a outros programas sociais de
desenvolvimento rural realizados pelo governo federal e pelos estados, para assegurar que o
esforço de eletrificação do campo resulte em incremento da produção agrícola,
proporcionando o crescimento da demanda por energia elétrica, o aumento de renda e a
inclusão social da população beneficiada [5].
Figura 1.1 – Índices percentuais de não atendimento rural, por estado da federação [5].
encontrados. Devido à natureza intermitente das fontes de energia renovável, a maioria dos
sistemas autônomos possui uma unidade de armazenamento que é geralmente composta de
um ou mais bancos de baterias de chumbo-ácido. As configurações típicas desses sistemas
podem ser visualizadas através dos diagramas de blocos na figura 1.2 e figura 1.3.
Gerador Controlador
de carga
Figura 1.2 – Diagrama de blocos de um sistema de geração individual de energia elétrica modular com
barramento em CC comum.
Eólico Carga CA
Gerador Baterias
Figura 1.3 – Diagrama de blocos de um sistema de geração individual de energia elétrica modular com
barramento em CA comum.
super capacitor a placa positiva atrai os íons negativos e a negativa atrai os íons positivos. Um
separador dielétrico previne que a carga se move de um eletrodo para o outro, ver Figura 1.4.
A elevada densidade de energia é obtida através de uma superfície de eletrodo muito
grande, criada por meio de material de carbono poroso, que constitui o eletrodo, e uma
separação mínima entre as cargas, advinda do separador dielétrico. O tempo de transferência
energética de um super capacitor é muito reduzido, uma vez que não há reações químicas,
como ocorre nas baterias, que utilizam reações lentas [51].
A Tabela 1 exibe a capacidade de armazenamento de um super capacitor, se
comparado com algumas tecnologias já utilizadas [52].
- IONS
(Cátodo)
(Ânodo)
(+ IONS)
Cátodo
Ânodo
+ IONS
(- IONS)
Durante a descarga da bateria, o ânodo contribui com elétrons para a oxidação, no qual
gera íons positivos. Similarmente, o cátodo gera íons negativos no processo de aceitar
elétrons. Um elemento chave de uma bateria é o separador entre o ânodo e o cátodo, enquanto
permite o fluxo livre dos íons, o fluxo dos elétrons é forçado a trafegar pelo circuito externo,
completando o circuito. Em uma célula recarregável o processo é reversível, na descarga o
terminal positivo é o cátodo e o terminal negativo o ânodo. Porém, durante a carga ocorre o
inverso, agora o terminal positivo é o ânodo e o terminal negativo o cátodo.
Tipicamente, o ânodo é feito de um metal base, enquanto o cátodo é formado de um
óxido metálico, contudo isto não é uma regra generalizada. Uma bateria recarregável pode ser
literalmente obtida com a combinação de centenas de elementos e composta na presença de
vários tipos de eletrólitos, os quais podem produzir uma corrente elétrica.
As baterias de Lítio íon possuem picos de potência específica maior que 1000 W/Kg e
densidade de energia maior que 100 Wh/kg. Ela possui maior eficiência energética que as
baterias à base de chumbo ou níquel, porém a sua vida útil é menor. É muito empregada em
celulares e notebooks, onde o volume e a autonomia são mais importantes que a vida útil.
Estas baterias necessitam um controle de carga preciso, pois possuem baixa tolerância
à sobrecarga. Na descarga, se a tensão da célula cair abaixo de 2,5 V a bateria é danificada.
Na construção das células das baterias de chumbo ácido, mostrada na Figura 1.6, são
utilizadas placas positivas de dióxido de chumbo, placas negativas de chumbo e eletrólito de
ácido sulfúrico. Na descarga, ocorre uma reação química que converte estes componentes em
sulfato de chumbo e água. Na carga a reação é inversa, contudo uma sobrecarga pode
ocasionar a formação de gás hidrogênio e gás oxigênio, conseqüentemente ocorre a perda de
água. A atual tecnologia já permite a construção de separadores que converte estes gases em
água.
12
Considerando a isolação elétrica entre a entrada e a saída do inversor, estes podem ser
classificados como isolados ou não isolados, de múltiplos estágios ou de estágio único [88]. A
isolação elétrica pode ser obtida através de duas formas, uma baseada nos transformadores,
operando em baixa freqüência, como exibido através da figura 1.8, figura 1.9 e figura 1.10, a
outra forma, através de transformadores operando em alta freqüência, como apresentada na
figura 1.11.
O barramento CC nos inversores fonte de tensão (VSI – voltage source inverter) para
estes sistemas pode variar conforme a configuração adotada, logo exibe uma faixa bastante
ampla. Dependendo da variação de tensão de entrada, os inversores podem ser caracterizados
como topologias mais simples, a citar: inversor tipo buck, inversor tipo boost ou inversor tipo
buck-boost.
15
Inversores Isolados
... ...
DFlyback H.Bridge+Inv. Buck
... ... ... ...
DBoost
... ...
freqüência. Estes conversores geralmente utilizam a indutância de dispersão para operar como
elemento filtro da topologia buck, porém tendem a sofrer problemas relativos à saturação do
núcleo devido à assimetria no comando dos interruptores. Uma das soluções propostas para o
problema da saturação é incorporar uma malha de corrente interna à malha de tensão, além
disso também existe o problema da elevação de temperatura do magnético devido a dissipação
causada pelos efeitos de histerese e Foucault, advindas da elevada freqüência de comutação
adotada. Outro detalhe é o fato da aquisição da tensão ser do lado isolado do transformador, e
sem a malha de corrente do lado não isolado é muito provável que ocorra a saturação.
C1 Transformador de
Transformador de baixa freq.
baixa freq. T1 Lf
T1 T3 Lf
1
Vi Vi
Vo Vo
CARGA CARGA
C2
T2 T4 T2
S1-S8 S1-S8
= =
(a) (b)
Figura 1.8 –Conversores CC-CA monofásicos, (a) ponte completa, (b) Meia ponte [10].
S1
S2
Transformador de
baixa freq.
S3
CARGA
S4
Sa Sc
Vi
Vo
Sb Sd S(2n-1)
S(2n)
S1-S(2n)
Sa-Sd
= =
17
Figura 1.9 – Conversor multinível com um transformador e múltiplas saídas para sistemas com energias
renováveis [87].
S1 S3 S5 S7 S9 S11
Vi
S2 S4 S6 S8 S10 S12
Transformador de
baixa freq.
CARGA
Vo
S1-S12
Figura 1.10 – Conversor multinível com diversos transformadores e múltiplas saídas para sistemas com
energias renováveis [87].
1:N
S1 S3 S5 S7
Vi
Vo
S2 S4 S6 S8
S1-S8
Figura 1.11 – Conversor CC-CA isolado operando em alta freqüência para sistemas com energias renováveis
[88].
A topologia apresentada na figura 1.8, possui uma configuração simples e com baixa
quantidade de componentes, oque leva a um baixo custo e moderada eficiência (geralmente na
ordem de 80% à 90%) . Esta configuração apresenta elevada robustez e confiabilidade.
Entretanto, os transformadores operados na freqüência da rede elétrica, demandam
consideráveis valores de volume e massa. Uma propensão da eletrônica de potência atual é a
utilização de “mais silício e menos ferro”, o que leva a busca por projetos mais compactos e
maior faixa de operação da tensão entrada, além da elevada eficiência.
Nesta tendência, os inversores baseados nas topologias de estágio único, como boost
ou buck-boost são propostos.
CARGA Lac
T1 T2
Vi
S1 S2 S3 S4
T1-T4
= =
(a) (b)
20
T1 T2 S2 S1
D1 D2 L
Vi C1 L1 C2
Vi
C1 L1 L2 C C2
CARGA
T3 CARGA
L2 T4
Vi S4 S3
1
S1-S4
T1-T4
= =
(c) (d)
Figura 1.13 – Topologias à 4 interruptores (a) Cáceres e Barbi, (b) Vázquez et al., (c) Kasa et al., (d) Wang.
Outra opção, também, utilizando conversores buck-boost, é proposta por Kasa et al.
[92], mostrada na figura 1.13-c, porém há a necessidade de separação das fontes CC na
entrada do inversor. Outra configuração, proposta por Wang [97], pode ser visualizada na
figura 1.13-d, na qual o inversor é operado com comutação sob corrente nula (ZCS). No semi-
ciclo positivo os interruptores S1 e S3, e o diodo D2 são polarizados, no semi-ciclo negativo,
os interruptores S2 e S4, e o diodo D1 são polarizados. Para a operação no modo descontínuo
(DCM), os interruptores S3 e S4 são comutados a conduzir sob corrente nula (ZCS) pelo
circuito LC série-ressonante, de forma a obter reduzida dissipação por comutação.
Myrzik [96] apresenta topologias advindas dos conversores boost ou buck-boost não
isolados, além de obter configurações isoladas a cinco interruptores através da conexão de
pares de conversores Cuk, Zeta e SEPIC, utilizando conexões série-paralelo ou paralelo-
paralelo das saídas.
21
C1 C2 T4 C2 T4
Li
T2 T1
L L
T2
Vi Vo T5 Vo
T5 C3
C3 1 C1
T1 Vi
T3 CARGA CARGA
T3
T1-T5 S1-S4
= =
(a) (b)
Figura 1.14 – Topologias à 5 interruptores propostas por Myrzik (a) SEPIC, (b) ZETA.
A topologia do conversor flyback proposto por Nagao e Harada [93], vista na figura
1.15-a, é a combinação de dois conversores buck-boost, em uma ponte de quatro interruptores,
com dois interruptores adicionais para propiciar a retificação síncrona, a cada meio período da
tensão CA de saída.
Lf A
E
B
T1 T2
Vi Cf Vi Cf L
T1' T2'
CARGA
CARGA
C F
T2 T1
D
T1-T4
T1-T4
=
=
(a) (b)
Figura 1.15 – Topologias à 6 interruptores (a) Nagao e Harada, (b) Kusakawa et al.
22
Por outro lado, a configuração proposta por Kusakawa et al [94], Figura 1.15-b,
realiza o armazenamento da energia através do indutor L que armazena a energia em ambos
os sentidos do período da rede elétrica, assim proporcionando uma corrente alternada na
saída.
Um benefício das configurações de estágio único é a eliminação dos transformadores
operados em baixa freqüência, logo apresentam um desenho industrial compacto com bom
coeficiente de desempenho/custo, se comparado aos inversores tipo buck com
transformadores de baixa freqüência. Este tipo de topologia apresenta eficiência superior a
90% e com custo moderado, uma vez que faz-se necessários drivers e interruptores com
tensões de operação elevada, além de possuir capacidade limitada de potência, e restrições na
faixa de tensão de operação das fontes CC. Verifica-se que a corrente através dos
interruptores é pulsada com formato triangular descontínuo [98], logo a corrente de saída não
pode ser controlada diretamente pela corrente através dos interruptores, mesmo no modo de
condução contínua (CCM). Ao incrementar a capacidade de potência, acaba-se por impor
esforços de corrente de pico maiores nos interruptores, assim limitando a capacidade de
potência destas topologias.
Nas situações em que a potência é elevada, alto desempenho e ampla faixa de
operação de tensão de entrada são necessários, inversores de múltiplos estágios são utilizados.
T1 T3 Lf
Vi Ci Vo
Cb
Co
T5 T2 T4
CARGA
T1-T5
BuckBoost +
D/(1-D) 220 342,24 0,70 2,33 146,67
Inversor
BuckBoost +
D/(1-D) 110 171,12 0,70 2,33 73,34
Inversor
24
Adota-se uma razão cíclica máxima de 0,7 na análise acima, para permitir que ocorra
transferência da energia armazenada. Qualquer valor acima deste, geralmente acarreta
redução da tensão de saída e instabilidade nos conversores elevadores reais [12].
Para a mesma topologia, é possível controlar o estágio de entrada de modo que o
barramento CC apareça como uma senoide retificada, assim o segundo estágio realiza a
inversão da tensão em baixa freqüência de comutação, contribuindo para a melhoria da
eficiência ao reduzir a dissipação por comutação, além de reduzir o volume do capacitor de
barramento Cb.
T5 L2 L2
D6
T1 T2 T1 T2
Vo Vo
L1 C Df
1
Ci Co Co
Vi Vi
CARGA CARGA
D5 T6 T5
T3 T4 T3 T4
T1-T5 T1-T5
= =
(a) (b)
Figura 1.17 – Topologia de dois estágios: Inversor Buck-boost proposto por Saha e Sundarsing, (a) versão
não isolada, (b) versão isolada.
Vi S6
S1 S2
L
CARGA
S3 S4
Ls S5 S0
S0-S5
Figura 1.18 – Topologia Buck-boost de dois estágios, proposto por Funabiki et al.
Sflyb1
Lf
Cs Sac1
0
Ssyn
Cf
Vi Cin CARGA
Sbk
Sac2
Sflyb2
Figura 1.19 – Inversor flyback com desacoplamento de potência, proposto por Shimizu e Kjær [111], [112].
T1 T2 T5 T6
Vi
CARGA
T3 T4 T7 T8
L2
T1 T2 T5 T6
Vi Vo
CARGA
T3 T4 T7 T8
T1-T8
Figura 1.21 – Inversor multiestágio CC-CA-CC-CA com característica de fonte de corrente na saída
[109][113].
10kW de energia foto-voltaica, reportada por [109]. Nas realizações práticas, utiliza-se o
capacitor de saída para filtrar a ondulação de alta freqüência da tensão de saída.
T1 T3 T5 T7
Vo
Vi
CARGA
T2 T4 T6 T8
T1-T4 T5-T8
= =
L2 S1
D3 C2 D10
Tr1 C4
D2 L2 D9
LB2 P1
Rout Cout Rout
D1 D8
LB1 P2
C1 Vi
Vi C6
S1 S2 S2 S3
S1-S2 S2-S3
= =
(a) (b)
Figura 1.23 – Topologia para conversores elevadores de alto ganho em tensão, (a) boost intercalado com
indutores acoplados, (b) boost de alto ganho baseado na célula de três estados.
apenas um transformador e um indutor. A grande vantagem deste conversor sobre dois boosts
cascateados é a redução do volume do indutor de entrada, uma vez que ele observa a
freqüência de ondulação sendo o dobro da freqüência de comutação, o que não ocorre com o
duplo boost. O controle para ambos os conversores pode ser o mesmo (malha de corrente +
malha de tensão).
A diferença magnética entre as topologias é o principal impulsionador para a
utilização da topologia baseada na célula de três estados, uma vez que é necessário ajustar a
indutância de apenas um magnético (o indutor L2 na entrada do conversor), e fazer a correta
montagem de Tr1 para obter uma disperção semelhante entre os primários (P1 e P2).
A utilização a célula de comutação de três estados em uma diversa família de
conversores foi proposta inicialmente por Grover et al [17], além das modificações
topológicas baseadas no acoplamento magnético do auto-transformador, propostas por
Bascopé, Grover entre outros [18]-[21]. Uma grande vantagem deste tipo de topologia é a
utilização de apenas um único ponto de medição para a malha de corrente, o que
diferentemente da configuração interleaved-boost, faz-se necessário duas malhas e dois
sensores de corrente. A corrente pulsada que atravessa o indutor boost na célula de três
estados opera com o dobro da freqüência de comutação, o que permite uma considerável
redução de volume deste magnético. A eficiência das topologias baseadas na célula de três
estados tem sido apresentada com valores superiores a 90% para uma ampla faixa de potência,
característica necessária para um projeto que demanda elevada eficiência. O elevado
rendimento advém da divisão da corrente da entrada através dos interruptores, reduzidos
esforços de tensão e comutação favorável que a célula apresenta.
O sistema é composto por um conversor CC-CC elevador de tensão e um conversor
CC-CA (inversor) operado com comutação em alta freqüência. O sistema proposto é
visualizado na figura 1.24. Nele é possível visualizar a fonte de alimentação, o conversor de
alto ganho, o inversor e os diversos tipos de carga que podem ser conectados.
31
1.6 Conclusão
Neste capítulo foi apresentada uma revisão sobre os principais componentes de um
sistema autônomo de geração de energia elétrica. Foram apresentadas as principais
configurações de sistemas autônomos, seus componentes, tendências e tecnologias de
armazenamento.
Algumas tecnologias em desenvolvimento (algumas já no mercado) que se apresentam
bastante promissoras para um futuro bem próximo foram expostas e analisadas, tais como os
33
CAPÍTULO 2
2.1 Introdução
O estágio de alto ganho trata-se de um conversor CC-CC capaz de permitir a elevação
de baixos valores de tensão de entrada contínua (12V a 48V) para elevados valores de tensão
de saída contínua (300V a 400V). Esta característica é alcançada acoplando um enrolamento
aos dois enrolamentos do transformador da célula de três estados. O conversor opera em
modo de condução contínua (MCC) numa larga faixa de variação da potência aplicando sinais
de tensão PWM na porta dos transistores MOSFETs de potência. Os sinais de tensão PWM
apresentam superposição durante a operação em regime permanente, ou seja, razão cíclica
maior que 0,5 [17]-[21]. Na partida do conversor os pulsos podem evoluir desde uma razão
cíclica igual a zero até atingir o valor maior que 0,5 sem problemas de sobre-tensão e sobre-
corrente nos componentes do conversor.
S2 S3 S2 S3
- -
vGS2
ip1 t
I
P1P
ip2 t
I
P1P
is1 t I
SecP
t
vS2
iS2 V
S2Max
I
S2P
vS2
iS2
vS3 t V
S2Max
iS3 I
vS3 S2P
iS3
iD8 t I
D8P
iD9 t I
D8P
t I
iD10 D10P
iD11 t I
D10P
t
t0 t1 t2 t3 t4
Segundo [9]-[14], o modo de operação contínua é caracterizado pelo valor não nulo
que a corrente através do indutor L2 obtém. A Figura 2.2 exibe esta não nulidade no segundo
gráfico (iL2). A diferença fundamental entre o modo de condução contínua, descontínua e
crítico, está neste valor contínuo que esta corrente possui. A Figura 2.3 mostra esta diferença
fundamental.
iL2 t
DTs (1-D)Ts
Modo de condução
(2D-1)Ts/2 contínua
iL2 t
Modo de condução
descontínua
Observa-se que no modo contínuo, a corrente através do indutor não se anula, porém
nos demais modos esta corrente torna-se nula em algum momento. Em todas as situações tem-
se que a equação que rege a inclinação da rampa de subida e de descida em corrente é obtida
por meio das seguintes expressões simplificadas:
VON
I L _ up ∝ (2.1)
L
VOFF
I L _ descida ∝ (2.2)
L
Na qual VON e VOFF são características de cada tipo de conversor e L é a indutância.
Um conversor pode operar em todas estas condições, apenas irá depender das
condições sob a qual estará aplicado: Tensão de entrada, de saída, característica da carga – um
conversor pode operar no modo descontínuo se a carga estiver a 1% do valor nominal, por
exemplo.
Geralmente se projeta um conversor para a situação de pior caso. Verifica-se que o
modo de condução descontínua em todas as topologias descritas na literatura é naturalmente
estável, ou seja, quando se obtém as funções de transferência deste, estas não apresentam
pólos que causem instabilidade quando operados em malha fechada. Porém no caso em que
um conversor opera sob certas condições (carga máxima, tensão mínima, etc), este poderá
entrar no modo de condução contínua, e este modo, em especial nos conversores elevadores,
39
15 15
12.5
a=4
a=3
Ganho estático teórico
10 10
a=2
7.5 a=1
5 5
2.5
Sem dispersão
Com dispersão
Boost clássico
0 0
0.55 0.6 0.65 0.7 0.75 0.8 0.85 0.9
Figura 2.4 - Ganho estático ideal do conversor, com dispersão, sem dispersão e boost clássico.
Ps
Pe = (2.4)
η
Vbat (a + 1)
Vs = (2.5)
(1 − D)
I e (1 − D)
Is = (2.6)
(a + 1)
VbatTs (2 D − 1)
Im = I e − (2.7)
4 L2
VbatTs (2 D − 1)
I M = Ie + (2.8)
4 L2
IM Im
I L 2 med = + (2.9)
2 2
I L 2 med = I e (2.10)
I L 2 ef ≅ I e (2.11)
A corrente de pico que circula através do indutor L2 é dada pela expressão (2.12).
Vbat (2 D − 1)Ts
I L 2 P = IM = I e + (2.12)
4 L2
41
Vbat
VP1max = (2.13)
2(1 − D)
aVbat
VSec max = (2.14)
2(1 − D)
Vbat 2
VP1ef = ⋅ (2.15)
2 (1 − D)
aVbat 2
VSecef = ⋅ (2.16)
2 (1 − D)
Ie
I Secef = 2(1 − D) (2.19)
(a + 1)
IM
I Sec P = (2.20)
(a + 1)
Vbat
VS 2max = (2.21)
(1 − D)
I e (a + D)
I S 2m ed = ⋅ (2.22)
2 (a + 1)
Ie
I S 2 ef = 3a 2 + 2a − 2a 2 D + D) (2.23)
2 ⋅ (a + 1)
2a + 1
IS 2P = ⋅IM (2.24)
2(a + 1)
Vbat
VD 8max = (2.25)
(1 − D)
A corrente média que circula através dos diodos D8 e D9 é definida pela expressão
(2.26).
Ie
I D 8m ed = ⋅ (1 − D) (2.26)
2(a + 1)
A corrente eficaz que circula através dos diodos D8 e D9 é definida pela expressão
(2.27).
43
Ie
I D 8ef = ⋅ (1 − D) (2.27)
2 ⋅ (a + 1)
A máxima corrente de pico repetitivo que circula através dos diodos D8 e D9 é dada
pela expressão (2.28).
1
I D8 P = ⋅IM (2.28)
2(a + 1)
a ⋅Vbat
VD10max = (2.29)
(1 − D)
A corrente média que circula através dos diodos D10 e D11 é definida pela expressão
(2.30).
Ie
I D10m ed = ⋅ (1 − D) (2.30)
(a + 1)
A corrente eficaz que circula através dos diodos D10 e D11 é definida pela expressão
(2.31).
Ie
I D10 ef = ⋅ (1 − D) (2.31)
(a + 1)
A máxima corrente de pico repetitivo que circula através dos diodos D10 e D11 é dada
pela expressão (2.32).
1
I D10 P = ⋅ IM (2.32)
(a + 1)
Vbat
VC 6max = (2.33)
(1 − D)
Uma vez assumido o valor da ondulação de tensão sobre o capacitor C6, pode-se
calcular o valor da capacitância através da expressão (2.34).
44
I s ⋅ (2 D − 1)
C6 = (2.34)
2 ⋅ ΔVC 6 ⋅ f s
A corrente eficaz que circula através do capacitor C6 é definida pela expressão (2.35).
(2 D − 1)
I C 6 ef = I s ⋅ (2.35)
2(1 − D)
1
ΔI C 6 = ⋅IM (2.36)
2(a + 1)
a ⋅ Vbat
VC 4max = (2.37)
2(1 − D)
Uma vez assumida o valor da ondulação de tensão sobre o capacitor C4 e C5, pode-se
calcular o valor da capacitância através da expressão (2.38).
Is ⋅ D
C4 = (2.38)
ΔVC 4 ⋅ f s
D
I C 4 ef = I s ⋅ (2.39)
(1 − D)
1
ΔI C 4 = ⋅ IM (2.40)
(a + 1)
( )
PTr 2 = VP1ef ⋅ I D1ef ⋅ 2 + VSecef ⋅ I Secef (2.41)
(
A parcela I D1ef ⋅ 2 ) representa o valor eficaz da corrente no diodo D1 somada a
corrente no diodo D2 (que possui o mesmo valor da corrente de D1), considerando que o
diodo D1 conduz apenas na segunda etapa de operação, e o diodo D11 conduz apenas na
quarta etapa.
Logo, a expressão (2.42) representa a potência processada pelo transformador.
Pe (2a + 1)
PTr 2 = ⋅ (2.42)
2 (a + 1)
PTr 2 1 2 ⋅ a + 1
GTrPe (a) = = ⋅ (2.43)
Pe 2 a +1
46
0.9
0.8
GTrPe ( a) 0.7
0.6
0.5
0.4
2 4 6 8 10 12 14 16 18 20
a
Figura 2.5 – Curva normalizada da potência processada pelo transformador, em função da relação de
transformação (Ns/Np = a).
a ⋅ Vbat
1- D
V bat
1-D
As restrições que são impostas para o cálculo de Rb’ e Rb’’ são dadas:
• A potência dissipada por Rb é igual a soma das potências dissipadas por Rb’ e
Rb’’ (PRb=PRb’+PRb’’).
• A tensão média sobre cada carga é aproximadamente igual a tensão eficaz
sobre estas.
• Rb’ e Rb’’ podem ser vistas como frações de Rb, assumindo as seguintes
relações: Rb ' = x ⋅ Rb e Rb '' = y ⋅ Rb .
47
a ⋅ Vbat
1- D
V bat
1-D
D11 C5 a ⋅Vbat
+
Ns - + RB’’/2
(1- D ) ⋅ 2
+ - C4 + a ⋅Vbat
Ns D10 RB’’/2
(1- D ) ⋅ 2
Tr2 + NP2- D8 D9
+ +
+ L2 V bat
C /2 C6/2
+ NP1 - D12 D13 6 1- D
Vbat
S2 S3 2RB’ 2RB’
Para a quarta etapa de simplificação, o transformador deve ser substituído por uma
fonte de tensão eficaz com o intuito de simplificar a análise teórica do conversor. O valor
desta fonte de tensão eficaz é o mesmo que aparece nos terminais do transformador e segue as
mesmas características de relação do número de espiras que o mesmo apresenta.
48
% = a ⋅ Vbat
V
a ⋅ Vbat
Sec
(1- D ) ⋅ 2 (1- D ) ⋅ 2
% = a ⋅ Vbat
V
a ⋅ Vbat
Sec
(1- D ) ⋅ 2 (1- D ) ⋅ 2
+
-
V bat
+
-
Vbat 1- D
%x =
V
( D)⋅2
1-
Figura 2.9 – Representação do conversor CC-CC com a após a quarta etapa de simplificação.
Com esta representação, é possível colocar agora todas as fontes de tensão eficaz sob a
mesma referência, assim, pode-se associar estas fontes de tensão.
Para o próximo passo, é necessário calcular a corrente eficaz que circula no indutor L2,
e no circuito equivalente. Para possibilitar este cálculo, considera-se que a corrente eficaz que
circula através da fonte de tensão do circuito da figura 2.10 seja dada por (2.44):
% = a ⋅ Vbat
V
a ⋅Vbat
Sec
(1- D ) ⋅ 2 (1- D ) ⋅ 2
Figura 2.10 – Obtenção da corrente eficaz que circula pela fonte de tensão.
a ⋅ Vbat ⎛ 1 2 ⎞
I D11ef = ⋅⎜ + ⎟ (2.44)
2 (1 − D ) ⎝ Z C 5 RB '' ⎠
a 2 ⋅ Vbat ⎛ 1 2 ⎞
I P ef = ⋅⎜ + ⎟ (2.45)
2 (1 − D ) ⎝ Z C 5 RB '' ⎠
A corrente eficaz que circula pelos diodos D8 e D9 pode ser expressa por:
Vbat ⎛ 1 1 ⎞
I D 8ef = + (2.46)
(1 − D ) ⎝ Z C 6 2 RB ' ⎟⎠
⎜
Logo, a corrente eficaz que flui através de cada fonte de tensão será dada por:
49
Vbat ⎛ 1 1 ⎞ a2 ⋅ E ⎛ 1 2 ⎞
IT ef = + ⎟+ + (2.47)
(1 − D ) ⎝ Z C 6 2 RB ' ⎠ (1 − D ) ⋅ 2 ⎝ ZC 5 RB '' ⎟⎠
⎜ ⎜
Vbat ⎡⎛ 1 a2 1 ⎞ ⎛ 1 a 2 ⎞⎤
IT ef = ⎢ + + + ⎥ (2.48)
(1 − D ) ⎣⎜⎝ ZC 6 2 ZC 5 ⎟⎠ ⎜⎝ 2 RB ' RB '' ⎟⎠ ⎦
Ou
Vbat ⎡ 1 ⎤
I ef = ⎢ jω ⋅ Ceq + ⎥ (2.50)
(1 − D ) ⎢⎣ Req ⎥⎦
Figura 2.12 – Formas de onda da comutação do conversor boost de alto ganho, VGB é o sinal de comando do
conversor boost convencional equivalente, observar a operação no dobro da freqüência de comutação.
V bat
R B '⋅ R B ''
1- D
R B ''+ 2a 2 R B '
fseq = 2fs ⎫⎪ C6 + a 2 C4 + Cout ⋅ ⎡⎣ 2 (1 + a ) ⎤⎦
2
⎬
Deq = 2D − 1⎪⎭
d(s)
Conversor CC/CC equivalente
Ie(s) Is'(s)
+
Ve(s) Zeq' Vs'(s)
-
d'(s)
Figura 2.14 – Principio de análise do conversor cc-cc equivalente visto como um transformador de CC.
Na parte superior da figura 2.14, vê-se um conversor CC genérico, que possui tensão e
corrente de entrada e de saída, bem como uma impedância na saída. É possível refletir esta
51
impedância Zeq para o primário do conversor CC, admitindo que as características deste
conversor não variem (razão cíclica, tensão na entrada, impedância equivalente de entrada,
etc). A reflexão desta impedância é efetuada através das seguintes expressões, baseado no
principio do balanço energético:
Ps = Pe
Vs ( s ) ⋅ I s ( s ) = Ve ( s ) ⋅ I e ( s )
2 (2.51)
V (s) V (s) ⎡V ( s ) ⎤
Vs ( s ) ⋅ s = Ve ( s ) ⋅ e → Z eq _ e ( s ) = Z eq ( s ) ⋅ ⎢ e ⎥
Z eq ( s ) Z eq _ e ( s ) ⎣Vs ( s ) ⎦
Ps ' = Pe
(V ' ( s ) ) (V ( s ) )
2 2
Vs ' ( s ) ⋅ I s ' ( s ) = Ve ( s ) ⋅ I e ( s ) → =
s e
Z eq ' ( s ) Z eq _ e ( s ) (2.52)
2
⎡ V (s) ⎤
Z eq _ e ( s ) = Z eq ' ( s ) ⋅ ⎢ e ⎥
⎣Vs ' ( s ) ⎦
Vbat ⋅ (1 + a )
Vs =
(1 − D )
(2.54)
Vbat
Vs ' =
(1 − Deq )
52
O termo Deq é a razão cíclica equivalente vista pelo boost convencional, de forma que
ambos os conversores sejam capazes de manter a mesma razão cíclica equivalente. Esta razão
cíclica pode ser visualizada na figura a seguir:
Figura 2.15 – Formas de onda de gatilho do conversor boost de alto ganho e do conversor boost equivalente.
Ts
( 2 ⋅ D − 1) ⋅
Deq = 2 = 2 ⋅ D −1 (2.55)
Ts
2
Z eq ( s )
Z eq ' ( s ) = (2.56)
⎡⎣ 2 ⋅ (1 + a ) ⎤⎦
2
Além desta, é possível estabelecer também outra relação entre as tensões dos
conversores:
Vs ( s )
Vs ' ( s ) = (2.57)
⎡⎣ 2 ⋅ (1 + a ) ⎤⎦
Considerando o capacitor Cout, o valor que este irá ter, quando visto pelo conversor
boost equivalente será dado por:
V bat
R B '⋅ R B ''
1- D
R B ''+ 2a 2 R B '
fseq = 2fs ⎫⎪ C6 + a 2 C4 + Cout ⋅ ⎡⎣ 2 (1 + a ) ⎤⎦
2
⎬
Deq = 2D − 1⎪⎭
ve ( s ) vs ( s )
is ( s )
ie ( s ) iL ( s )
iinj ( s ) d ( s )
54
iL ( s ) is ( s )
ie ( s )
C eq Req vs ( s ) iinj ( s )
ve ( s )
d ( s)
Figura 2.17 – Entradas e saídas do conversor boost de alto ganho.
Onde:
Vbat(s)→ Tensão na entrada do conversor em regime permanente;
ve(s)→ Tensão de entrada de pequeno sinal;
ie(s)→ Corrente de entrada de pequeno sinal;
vs(s)→ Tensão na saída de pequeno sinal;
is(s)→ Corrente de saída de pequeno sinal;
iL2(s)→ Corrente através do indutor de pequeno sinal;
iinj(s)→ Corrente de teste injetada na saída de pequeno sinal;
d(s)→ Razão cíclica ou sinal de controle de pequeno sinal.
Os parâmetros considerados com letra maiúscula representam sinais estáticos,
invariantes, já os com letra minúscula representam os pequenos sinais variantes no tempo.
São necessárias as seguintes funções de transferência para que seja possível aplicar o
controle por modo de corrente média [30]:
∂iL
≡ Transadmitância do controle para o indutor (2.60)
∂d ve ,is = cte
∂ve
≡ Impedância de entrada do conversor (2.61)
∂iL d ,is = cte
⎛ Req D ' ⎞
+ s ( Req + rCeq ) Ceq ⎟
Vbat
⎜⎜1 + ⎟
∂iL ( s ) D' ⎝ Req D '+ rCeq ⎠
= (2.62)
∂d ( s ) Req D ' ( Req D '+ rCeq )
+ s ( L2 + Req rCeq Ceq D ') + s ( Req + rCeq ) L2Ceq
2
(R eq + rCeq )
55
Deq + d eq = 2 ⋅ ( D + d ) − 1∴ d eq = 2 ⋅ d (2.66)
Para verificar que o modelo reflete a característica dinâmica do conversor elevador foi
realizada a simulação apresentada na Figura 2.18. Os parâmetros adotados são apresentados
na Tabela 5.
56
Figura 2.18 – Esquemático da simulação realizada no PSIM para comparação dos modelos (a) Conversor de
alto ganho, (b) Conversor equivalente.
Tabela 5 – Valores adotados para o conversor de alto ganho e para o conversor equivalente.
40
20
20 3
1 10 100 1 .10
Freqüência (Hz)
80
120
160
200 3
1 10 100 1 .10
Freqüência (Hz)
Uma vez que a tensão do conversor equivalente é menor que a do conversor de alto
ganho, dev-se esperar uma diferença entre os ganhos da ordem de 15.56dB
400V
( 20 ⋅ log ≅ 15,56dB ). Quando observa-se a figura 2.19 verifica-se que a diferença é
66.66V
da ordem de 21,54 dB. Esta diferença é explicada a seguir.
Quando faz-se a análise de resposta em freqüência no PSIM está sendo incorporado o
ganho dinâmico mais o ganho estático, este simbolizado pela expressão (2.67). É possível
obter o valor coerente da diferença entre ganhos ao remover a parcela estática das razões
cíclicas, tanto equivalente quanto a do conversor operando normalmente.
O valor coerente de ganho deve ser obtido a partir da Figura 2.19 anulando o efeito da
razão cíclica presente na obtenção do diagrama de bode. Este procedimento é obtido através
das expressões (2.67)-(2.71).
58
vs (ω ) + Vs
20 ⋅ log Gv (ω ) = 20 ⋅ log (2.67)
d (ω ) + D
O ganho do conversor equivalente é dado pela expressão (2.68):
vs _ eq (ω ) + Vs _ eq
20 ⋅ log Gveq (ω ) = 20 ⋅ log (2.68)
d eq (ω ) + Deq
Subtraindo (2.67) de (2.68), tem-se a expressão (2.69):
⎡ v (ω ) + Vs d eq (ω ) + Deq ⎤
20 ⋅ ⎡⎣ log Gv (ω ) − log Gveq (ω ) ⎤⎦ = 20 ⋅ ⎢log s ⋅ ⎥ (2.69)
⎣⎢ d ( ω ) + D vs _ eq ( ω ) + V ⎥
s _ eq ⎦
A expressão acima reflete o que é obtido no diagrama Bode. Para obter a diferença
entre ganhos deve-se multiplicar a expressão (2.69) pelas razões cíclicas estáticas,
considerando que d eq (ω ) + Deq ≈ Deq e d (ω ) + D ≈ D .
⎡ v (ω ) + Vs d eq (ω ) + Deq D ⎤ vs (ω ) + Vs
20 ⋅ ⎢ log s ⋅ − log ⎥ ≅ 20 log (2.70)
⎢⎣ d (ω ) + D vs _ eq (ω ) + Vs _ eq Deq ⎥⎦ vs _ eq (ω ) + Vs _ eq
Assim, colocando os valores tem-se:
1 D
20 ⋅ log Gv (ω ) ⋅ − 20 log ≅ 21.54dB − 7.18dB ≅ 14.36dB (2.71)
Gveq (ω ) Deq
O que se aproxima bastante a diferença entre os valores obtidos no diagrama da Figura
2.19.
2.6 Conclusão
Neste capítulo foi feita a análise qualitativa do conversor elevador de alto ganho.
Foram apresentadas as equações para a determinação dos esforços nos componentes do
conversor. Um modelo teórico simplificado equivalente foi apresentado para determinar as
funções de transferência para realizar o fechamento de malha. A partir do modelo foram
determinadas as principais funções de transferência que serão utilizados no projeto dos
controladores de corrente e tensão. Verificou-se que o modelo matemático obtido a partir do
circuito equivalente do conversor de alto ganho tem uma boa fidelidade, o que simplifica o
projeto e validação do conversor real.
59
CAPÍTULO 3
3.1 Introdução
Nesta seção é apresentado o projeto e dimensionamento do estágio de conversão CC-
CC, responsável por elevar a tensão das baterias a um nível que possa ser utilizado pelo
estágio de inversão.
40,8V
Vbat _ avg _ min = Vbat _ avg (1 − TOLVin _ bst ) = 40,80V ∴Vcell = = 1, 7 V (3.5)
6⋅4 célula
55, 2V
Vbat _ avg _ max = Vbat _ avg (1 + TOLVin _ bst ) = 55, 20V ∴Vcell = = 2,3V (3.6)
6⋅4 célula
Ambos os valores para as tensões estão de acordo com os trabalhos analisados [58]-
[60].
Alguns parâmetros deste estágio dependem de características do inversor, portanto são
determinados no próximo item.
Adota-se o rendimento do conversor boost de alto ganho no valor dado por (3.9):
Considerando uma carga resistiva (fp=1), o conversor deverá ser capaz de fornecer a
potência ativa máxima especificada no item (3.11). Com este tipo de carga é possível
averiguar como se comportarão os demais estágios do circuito sob projeto. É necessário
também que sejam avaliadas algumas grandezas quando ocorre a operação do conversor com
carga não linear. Portanto, algumas expressões consideram o uso de carga não linear e carga
indutiva.
Calcula-se a potência ativa na saída do inversor:
Po_avg
Po_avg_inv = =509,09W (3.11)
ηflt
Po_avg_inv
Po_avg_bst = =547,41W (3.12)
ηinv
Po_avg_bst
Pi_avg_bst = =588,61W (3.13)
ηbst
Pi_avg_bst
Ii_avg_bst_max = =14,427A (3.14)
Vbat_avg_min
Pi_avg_bst
Ii_avg_bst_min = =10,663A (3.15)
Vbat_avg_max
1
f s _ bst = 20kHz ts _ bst = = 50 μ s (3.16)
f s _ bst
%Vo _ bst = 3%
(3.19)
ΔVo _ bst = 3% ⋅Vo _ bst ∴ΔVo _ bst = 12V
% I L _ L 2 = 10%
(3.20)
ΔI L _ L 2 = 10% ⋅ Ii_rms_bst_max ∴ΔI L _ L 2 = 1, 443 A
15
12.5
10 Vbat_avg_min = 40.8 V
Vo/Vi
5 Faixa de variação
da tensão da
bateria.
2.5
0
0.4 0.5 0.6 0.7 0.8 0.9
É desejável que o boost opere com baixas razões cíclicas (D < 0.7), de modo a permitir
uma melhoria na estabilidade e uma redução na potência dissipada por condução nos
interruptores. É necessário também que o conversor opere com razão cíclica (D > 0.5), de
modo que ele trabalhe no modo de operação adequado.
Opta-se por utilizar a = 2, pelos seguintes motivos:
9 Interceptando a curva do ganho e os valores superior e inferior do ganho associado à
tensão da bateria vê-se que o conversor opera com D < 0.7 e D > 0.5 para o valor
selecionado;
9 Para a=0 e a = 1, o conversor operará com D>0.7, algo indesejável para o projeto.
9 Para a > 2, a razão cíclica torna-se menor que 0.5, quando a bateria está no seu
patamar de tensão de célula máxima, o que faria este conversor operar de maneira
indevida.
63
Logo, este valor selecionado para “a” é o mais tecnicamente adequado para a correta
operação do conversor.
ΔI L _ L 2 _ max
I pk _ bst = I i _ avg _ bst _ max + = 15,148 A (3.22)
2
1 Vo _ bst
LL 2 = ⋅ = 288,815μ H (3.23)
16 f s _ bst ⋅ (1 + a) ⋅ ΔI L _ L 2 _ max
A corrente máxima e eficaz através do indutor são as mesmas calculadas acima, para o
conversor boost.
Para determinar a seleção do núcleo é utilizado o mesmo critério como fora no projeto
do magnético do filtro de saída do inversor.
Adota-se o fator de utilização da janela do núcleo dado por (3.24), este fator é
responsável por caracterizar o grau de utilização da área disponível para bobinagem do
enrolamento. Neste caso, sendo um indutor de um enrolamento, este tende a ser elevado, caso
fosse um transformador, este valor seria menor [11], [34].
K w = 0, 7 (3.24)
A
J max = 400 (3.25)
cm 2
1,0
Núcleo EE
17,4
27,8 Carretel 1,9
18,5
Aw Awc 36,0
19,6
17,2 Carretel
37,5
55,0
36,0
Dimensões em mm
Para o carretel proposto acima, tem-se o seguinte valor de área útil para o
bobinamento:
Desta maneira, o produto entre as áreas, AeAw, deste núcleo (Ae) e do carretel (Awc –
carretel, figura 3.3) é dado por:
LL 2 ⋅ I pk _ bst
NL _ L2 = = 36 espiras (3.32)
Ae ⋅ Bmax
H
Utilizando μo = 4 ⋅ π ⋅10−7 o comprimento total do entreferro é dado por:
m
μo ⋅ N L2 _ L 2 ⋅ Ae
δ= = 1,996mm (3.33)
LL 2
δ
lgap = = 0,998mm (3.34)
2
66
Núcleo EE
Carretel
l gap
Aw - Carretel Enrolamento
Núcleo EE
lgap
Aw - Núcleo
Figura 3.3 – Definição de algumas dimensões do núcleo e do carretel utilizados neste trabalho [11], [34].
Recalcula-se o entreferro [34] tendo em conta o efeito do fluxo de borda. Dessa forma
é calculado um fator de correção determinado por:
δ ⎛ 2⋅G ⎞
Fcorr = 1 + .ln ⎜ ⎟ = 1,309 (3.35)
Ae ⎝ δ ⎠
μo ⋅ N L2 _ L 2 ⋅ Ae
δ= ⋅ Fcorr = 2, 06mm (3.36)
LL 2
δ
lgap = = 1, 03mm (3.37)
2
Com o objetivo de determinar qual tipo de fio será utilizado para enrolar o indutor, é
necessário utilizar algumas fórmulas de conversão. A função matemática que converte a
numeração de AWG (American Wire Gauge) para diâmetro do fio é dada por (3.38):
36 − AWG
D( AWG ) = 25, 4 ⋅ 0, 005 ⋅ 92 ⋅ ⋅ mm (3.38)
39
Calcula-se o diâmetro máximo do fio, para que as perdas pelo efeito pelicular sejam
minimizadas, assim:
7,5 (3.39)
Δ L _ L 2 _ max = = 0,375mm
2 f s _ bst
67
Caso seja utilizada a seção do condutor acima, o AWG deste condutor será dado por:
⎛ SL2 ⎞
No fios _ paralelo = ⎜ ⎟⎟ = 12 (3.45)
⎜ SCU _ AWG _ disp
⎝ ⎠
AreaCOBRE
fu = = 0,559 (3.48)
Aw
Logo o indutor é completamente executável e terá uma boa folga para a execução.
kg
Considerando a densidade do cobre sendo ρCU = 8,920 x10−3 é possível obter uma
cm3
aproximação da massa de cobre a ser utilizada:
O comprimento médio aproximado do fio utilizado é dado por:
mcu _ L 2 = 1,15 ⋅ SCU _ AWG _ disp ⋅ lt ⋅ No fios _ paralelo ⋅ N L _ L 2 ⋅ ρCU = 0, 037kg (3.50)
ΔI L _ L 2 _ max
ΔBL 2 = ΔBmax ⋅ = 0, 033T (3.51)
I pk _ bst
cx = 2,3294 (3.52)
K H = 4 ⋅10−5 (3.53)
K E = 4 ⋅10−10 (3.54)
Ve = 42,5cm3 (3.55)
ΔT = 450 ⋅ (ψ )
0,826
= 45,989o C (3.61)
1 2 ⋅ a +1
GTrPe (a) = ⋅ (3.62)
2 a +1
0.9
0.8
GTrPe ( a) 0.7
0.6
0.5
0.4
2 4 6 8 10 12 14 16 18 20
a
Figura 3.4 – Curva normalizada da potência processada pelo transformador, em função da relação de
transformação (Ns/Np = a).
70
1 1
I rms _ Tr 2 _ p1 = I i _ rms _ bst _ max ⋅ ⋅ (3 − 2 ⋅ Dmax )a 2 + 2a + a = 8,135 A (3.63)
2 1+ a
1
I rms _ Tr 2 _ s = I i _ rms _ bst _ max ⋅ 2 ⋅ (1 − Dmax ) = 3, 762 A (3.64)
1+ a
1 2 ⋅ a +1
I pk _ Tr 2 _ pl = ⋅ ⋅ I pk _ bst = 12, 623 A (3.65)
2 a +1
1
I pk _ Tr 2 _ s = ⋅ I pk _ bst = 5, 049 A (3.66)
a +1
Vo _ bst 1 − Dmax
Vrms _ Tr 2 _ pl = = 52,154V (3.67)
1+ a 2
Vo _ bst 1 − Dmax
Vrms _ Tr 2 _ 2 = a ⋅ = 104,307V (3.68)
1+ a 2
K p = 0, 41 (3.70)
71
K w = 0, 4 (3.71)
A
J max = 350 (3.72)
cm 2
PTr 2
AeAw = = 10, 682cm 4 (3.74)
2 ⋅ f s _ bst ⋅ K w ⋅ K p ⋅ J max ⋅ ΔBmax
1,55
Núcleo EE
27,0
32,2 Carretel
2,5
22,0
42,2
30,1
Carretel
19,3
44,2
66,5
43,0
Dimensões em mm
Considerando a área útil da janela do carretel, é igual a (Aw – carretel, figura 3.3):
Desta maneira, o produto entre as áreas AeAw deste núcleo é dado por:
Vo _ bst 1
NTr 2 _ p = ⋅ = 16 espiras (3.78)
2 (1 + a ) 2 ⋅ Ae ⋅ ΔBmax ⋅ f s _ bst
7.5
Δ L _ Tr 2 _ max = = 0,375mm (3.80)
2 f s _ bst
I rms _ Tr 2 _ p1
STr 2 _ p1 = = 0, 023cm 2 (3.82)
J max
Para o secundário,
73
I rms _ Tr 2 _ s
STr 2 _ s = = 1, 075mm 2 (3.83)
J max
Usando o critério do efeito pelicular, opta-se por utilizar um fio com diâmetro um
pouco inferior ao calculado para a densidade de corrente acima:
⎛ STr 2 _ p1 ⎞
No fios _ paralelo _ p1 = ⎜ ⎟⎟ = 8 (3.86)
⎜ SCU _ AWG _ disp
⎝ ⎠
⎛ STr 2 _ s ⎞
No fios _ paralelo _ s = ⎜ ⎟⎟ = 4 (3.87)
⎜ SCU _ AWG _ disp
⎝ ⎠
AreaCOBRE _ ISOLADA _ Tr 2 = AreaCOBRE _ Tr 2 ⋅ ( 2 ⋅ No fios _ paralelo _ p1 ⋅ NTr 2_ p + No fios _ paralelo _ s ⋅ NTr 2_ s ) (3.89)
a área da janela disponível pelo núcleo (Aw – núcleo), espera-se obter fu < 0.3, o que
representa, também, uma boa exeqüibilidade do transformador.
Utilizando as duas formas de análise, primeiro através do uso da janela do carretel,
tem-se:
AreaCOBRE
fu = = 0,325 (3.90)
Aw−carretel
AreaCOBRE
fu = = 0, 237 (3.91)
Aw− nucleo
mcu _Tr 2 =1,15⋅ SCU _ AWG_ disp ⋅ lt ⋅ (2Nofios _ paralelo_ p1 ⋅ NTr 2_ p + Nofios _ paralelo_ s ⋅ NTr 2_ s ) ⋅ ρCU = 0,186kg (3.93)
cx = 2,3294 (3.94)
K H = 4 ⋅10−5 (3.95)
K E = 4 ⋅10−10 (3.96)
Pnucleo _ Tr 2 = ΔBmax
2.3294
⋅ ( K H ⋅ f L _ Tr + K E ⋅ f L2_ Tr )Ve = 4,124W (3.98)
ΔT = 450 ⋅ (ψ )
0,826
= 43, 672o C (3.103)
1 D +a
I medS 2 = I i _ rms _ bst _ max ⋅ ⋅ max = 6, 478 A (3.105)
2 1+ a
1 1
I rmsS 2 = I i _ rms _ bst _ max ⋅ ⋅ ⋅ (3 − 2 Dmax )a 2 + 2a + Dmax = 8, 026 A (3.106)
2 1+ a
1 1 + 2a
I pkS 2 = ⋅ ⋅ I pk _ bst = 12, 623 A (3.107)
2 1+ a
O transistor mais adequado para aplicação é um MOSFET, uma vez que a potência
dissipada durante a condução é muito menor do que utilizando um IGBT.
Pode-se utilizar um MOSFET IRFP4227PBF, cujas características seguem a seguir
(para a pior situação temperatura de junção = 100ºC):
f s _ bst
PcommutS 2 = ⋅ (ton + toff ) ⋅ I rmsS 2 ⋅V pkS 2 = 3, 745W (3.109)
2
Vo _ bst
V pkD 8 = = 133,333V (3.111)
1+ a
1 1 − Dmax
I medD 8 = I i _ rms _ bst _ max ⋅ ⋅ = 0, 736 A (3.112)
2 1+ a
1 1 − Dmax
I rmsD 8 = I i _ rms _ bst _ max ⋅ ⋅ = 1,33 A (3.113)
2 1+ a
1 1
I pkD 8 = ⋅ ⋅ I pk _ bst = 2,525 A (3.114)
2 1+ a
Pcond _ D 8 = I rmsD
2
8 ⋅ Rt _ D 8 (100º C ) + I medD 8 ⋅ Vt _ D 8 (100º C ) = 0,913W (3.115)
Vo _ bst ⋅ a
V pk _ D10 = = 266, 667V (3.118)
1+ a
1 − Dmax
I medD10 = I i _ rms _ bst _ max ⋅ = 1, 472 A (3.119)
1+ a
1 − Dmax
I rmsD10 = I i _ rms _ bst _ max ⋅ = 2, 66 A (3.120)
1+ a
1
I pkD10 = ⋅ I pk _ bst = 5, 049 A (3.121)
1+ a
Da mesma maneira que os diodos selecionados acima, nesta aplicação o diodo mais
adequado é o tipo ultra rápido devida a freqüência de comutação, sempre proporcionando
tempo de resposta necessário para a correta operação do conversor.
O diodo que atende as especificações também é o MUR860, os dados para a
determinação da dissipação são informados a seguir:
Vt _ D 8 (T j ) = [1.25 − (T j ⋅1,3 ⋅10−3 )] ºC
RtJC _ D 8 = 4.75
W
Rt _ D 8 (T j ) = [0.156 − (T j ⋅1.06 ⋅10−3 )]
ºC
Qc _ D 8 = 195nC RtCD _ D 8 = 0.44
W
Com estas características, determina-se a dissipação por condução:
3% ⋅Vo _ bst
ΔVC 6 _ max = = 6V (3.125)
2
1 Po _ avg _ bs
CC 6 = ⋅ = 237, 6nF (3.127)
16 f s _ bst ⋅ ΔVC 6 _ max ⋅ Vo _ bst ⋅ (1 + a)
1 1
I rmsC 6 = I i _ rms _ bst _ max ⋅ ⋅ ( Dmax − 1)(1 − 2 Dmax ) = 1,172 A (3.128)
1+ a 2
CC 6 = 2, 2μ F (3.129)
3% ⋅Vo _ bst
ΔVC 4 _ max = = 3V (3.130)
4
1 Po _ avg _ bs
CC 4 = ⋅ = 1,9μ F (3.132)
4 f s _ bst ⋅ ΔVC 4 _ max ⋅ Vo _ bst ⋅ (1 + a)
1 1
I rmsC 4 = I i _ rms _ bst _ max ⋅ ⋅ (1 − Dmax )(−4 Dmax
2
+ 9 Dmax − 3) = 2,161A (3.133)
1+ a 2
1 1
thold = ⋅ = 8,333ms (3.134)
2 f o _ avg
A queda de tensão máxima durante este período fora estipulada na seção 3.3, item
(3.19).
Logo, a expressão que determina o valor da capacitância é obtida através da referência
[11].
81
Determina-se a relação µF/Watt para saber se o valor está dentro dos padrões que vêm
sendo utilizados comumente nos projetos (geralmente adota-se a relação de aproximadamente
1μF/Watt para determinar se o componente possui um valor compatível com a potência
processada).
CCout μF
= 0,881 (3.136)
Po _ avg _ bst Watt
Adota-se então um limite superior para a corrente máxima que atravessará o resistor
shunt,
Pr _ med _ I _ bst
Rmed _ I _ bst = 2
= 5mΩ (3.141)
I shunt _ max
Para a corrente máxima tem-se a queda de tensão máxima sobre o resistor de medição:
Vmed _ I _ bst mV
H i (s) = =5 (3.143)
I shunt _ max A
Deseja-se elevar esta tensão para um patamar compatível com as tensões do circuito
de controle, logo se aplica um ganho através da amplificação diferencial de tensão, para que a
tensão máxima na saída do amplificador seja:
Para que esta tensão seja obtida, faz-se necessário um ganho que deverá ser aplicado
ao sensor de corrente. Este ganho é um fator que irá multiplicar a tensão de saída do sensor de
corrente. Esta tensão deverá ser igual à expressão (3.144), quando houver uma corrente de
magnitude igual à expressão (3.140).
Vo _ amp _ I _ bst
Ki = = 30 (3.145)
Vmed _ I _ bst
+ Ki +
Vmed_I_bst Vo_amp_I_bst
- Rmed_I_bst -
1
Pmax R = W
4 (3.147)
VREF = 4V
Vo _ bst = 400V
Pmax R (3.148)
I max Re q = = 625μ A
Vo _ bst
Vo _ bst
Re q = = 640k Ω (3.149)
I max Re q
VREF
HV = = 0, 01 (3.150)
Vo _ bst
Aqui, Hv(s) também representa o fator Rb/(Ra+Rb), assim, pode-se calcular os valores
de Rb e Ra individualmente:
Rb = HV ( s ) ⋅ Req = 6, 4k Ω
(3.151)
Ra = Req − Rb = 633, 6k Ω
Gerador de "Reset"
Geradores de Triangular
Sinal de controle
Sinal de Comando PWM
Comparadores
Figura 3.7 – Diagrama de blocos do modulador utilizado.
RE = 10k Ω (3.152)
VBE = 0, 7V (3.153)
Assim, com estes valores iniciais adotados, é possível estimar o valor da corrente que
irá sair do coletor de Q1 e Q3.
VZ _ D13 − VBE
I src = = 180 μ A (3.155)
RE
1
tdes = = 50 μ s (3.156)
f s _ bst
Vs = 5, 6V (3.157)
85
Figura 3.8 – Ábaco de seleção dos componentes de freqüência para o modulador do conversor boost.
Rt = 2, 2k Ω (3.160)
1
Ct = = 5, 6nF (3.161)
2 ⋅ 2 ⋅ Rt ⋅ f s _ bst
configuração da planta e dos controladores são semelhantes, sendo esta visualizável na figura
3.9, onde é mostrado o diagrama de blocos do controle modo corrente:
d ( s) iL ( s ) ve ( s ) vs ( s )
∂i L ∂v e ∂v s
Vref ( s ) CV ( s ) CI ( s) Fm ( s )
∂d ∂i L ∂v e
Hi ( s)
PB ( s )
Figura 3.9 – Diagrama do controle modo corrente média e hibridização da malha de tensão.
Adotando o controle por modo corrente médio (average current mode control) como
circuito de regulação da tensão de saída, como proposto por [30], verifica-se que há uma
melhora significativa na estabilidade deste tipo de conversor, bem como a possibilidade de
controlar a potência disponibilizada pelo conversor durante uma situação de sobrecarga ou
curto-circuito, através da limitação a referência de corrente proveniente da malha de tensão. O
diagrama geral da planta do conversor boost de alto ganho, com realimentação de corrente e
de tensão, é exposto na figura 3.9.
Uma interessante opção adotada aqui é a realimentação passando “por dentro” do
dsPIC. Este tipo de configuração foi adotada visando à redução de componentes e
possibilidade de ajuste da tensão de saída, através do controle do ganho KDC. O circuito fica
mais simples pois é necessário apenas um amplificador operacional para fazer a aquisição e
filtragem dos sinais, no caso de utilizar a configuração tradicional seria necessário mais
amplificadores, um para a aquisição e filtragem de sinais para a malha e outro para o dsPIC.
Determina-se o valor do capacitor equivalente no circuito do conversor boost
equivalente:
L2 = LL 2 = 288,815μ H (3.163)
Vbat Req ⋅ Dn
[1+ + s(Req + rCeq )Ceq ]
∂iL (s) Dn Req ⋅ Dn + rCeq
= Gi _bst ( s) = (3.167)
∂d(s) R ⋅ D ⋅ (R ⋅ D + r )
[ eq n eq n Ceq ] + s ⋅ (L2 + Req ⋅ rCeq ⋅ Ceq ⋅ Dn ) + s2 (Req + rCeq )L2 ⋅ Ceq
Req + rCeq
Vbat 1
Gi _bst _ simp ( s) = (3.168)
Dn sL2
Vs = 5,2V (3.169)
1
Fm = (3.170)
Vs
−2 jω ( jω)2
wz = π ⋅ fs _bst ⋅ 2 Qz = He(ω) =1+ + (3.171)
π wz ⋅ Qz wz2
100
Modelo com carga nominal
75 Modelo simplificado
0dB
Ganho (dB)
50
25
25
3 4
1 10 100 1 .10 1 .10
Frequência (Hz)
100
65 Modelo com carga nominal
30 Modelo simplificado
-180º
5
Fase(º)
40
75
110
145
180
3 4
1 10 100 1 .10 1 .10
Frequência (Hz)
2 fs _bst
fcruz = = 4kHz (3.173)
10
1 2 fs _bst
fzero = ⋅ = 2kHz (3.176)
10 2
fp1 = 0 (3.177)
O outro pólo é colocado acima da metade da freqüência de comutação. Neste caso foi
adotada a mesma freqüência de comutação do conversor boost equivalente:
RCI _ Z
A2 = (3.179)
RCI
1
fz = (3.180)
2⋅π ⋅ RCI _ Z ⋅ CCI _ Z
CCI _ P + CCI _ Z
fp2 = (3.181)
2πCCI _ PCCI _ Z RCI _ Z
1
CCI _ Z = = 2,13nF , adota-se CCI _ Z = 2, 2nF (3.184)
2⋅π ⋅ RCI _ Z ⋅ fzero
CCI _ Z
CCI _ P = =112,096 pF , adota-se CCI _ P = 100 pF (3.185)
2πCCI _ Z RCI _ Z ( fp2 −1)
1
jω +
1 Rci _ z ⋅ Cci _ z
Ci(ω) = ⋅ (3.186)
jω ⋅ Rci _l ⋅ Cci _ p Cci _ p + Cci _ z
jω +
Cci _ z ⋅ Cci _ p ⋅ Rci _ z
100
Ganho (dB)
75 0dB
Ganho (dB)
50
25
25
3 4
1 10 100 1 .10 1 .10
Frequência (Hz)
100
65
30
5
Fase(º)
40
75 Fase(º)
110 -180º
145 0º
180
3 4
1 10 100 1 .10 1 .10
Frequência (Hz)
Novamente deve-se traçar o diagrama de resposta em freqüência, porém este deve ser
verificado se a freqüência de cruzamento está de acordo com o que fora projetado e se existe
uma boa margem de fase de modo a garantir a estabilidade do conversor.
100
Ganho (dB)
75 0dB
Ganho (dB)
50
25
0 Ga
25
3 4
1 10 100 1 .10 1 .10
Frequência (Hz)
180
135 Fase(º)
90 -180º
0º
45
Fase(º)
0
45
90
135
180
3 4
1 10 100 1 .10 1 .10
Frequência (Hz)
Como se pode verificar, a freqüência de cruzamento está de acordo com o que fora
projetado e a margem de fase também está de acordo com o que se deseja:
Estes resultados mostram uma boa estabilidade para a malha de corrente e será
verificado posteriormente o seu correto funcionamento.
VREF = 4V (3.191)
É possível mostrar que a equação (3.193), pode ser simplificada da seguinte forma:
1
limFTLFi (s) = (3.194)
s→0 Hi (s)
Este tipo de simplificação pode ser efetuado uma vez que a freqüência de cruzamento
da malha de corrente do conversor boost, é muito maior do que a freqüência de cruzamento da
malha de tensão, ou seja f cruz_FTMFi >> f cruz_FTMFv . Esta consideração sob um ponto de vista
físico significa que as malhas terão tempos de resposta bastante distintos, sendo a malha de
tensão bastante lenta (com tempos de reposta na ordem de mili-segundos) e a malha de
corrente sendo bastante rápida (tempos de resposta na ordem de micro-segundos). O valor
KEqV da expressão (3.195) reflete o ganho do conversor de alto ganho para o conversor
equivalente.
10 Ganho do
KADC Kadc = 2
3.3V ADC
Ganho do
Fmd Fmd = 1 modulador
2000
PWM
Ganho do
1
PB(s) PB( s) = 5V ⋅ , ωPB= 12566 rad/s = 2kHz filtro passa-
s ⋅ωPB +1
baixa
VREF 4V Ganho
KDC = = =1,7578
KDC 1 1024 3,3V 1 interno do
Hadc ⋅ KvBUS ⋅ PB( 0) ⋅ ⋅ ⋅ 400V ⋅ 5V ⋅
Fmd 3,3V 450V 2000
algoritmo
1 1
FTMAvsc (s) = Z(s) ⋅ Hv (s) ⋅ ⋅ KEqV ⋅ PB( s) ⋅ (3.196)
Hi (s) 5V
94
20
30
Ganho (dB)
80
Frequência (Hz)
20
30
Fase(º)
80
130 Fase(º)
-180º
180
3 4
0.1 1 10 100 1 .10 1 .10
Frequência (Hz)
1
fz1 = fcruz = 2Hz (3.199)
10
fp1 = 0 (3.200)
RCV _ Z
A2 = (3.202)
RCV
96
1
fz = (3.203)
2⋅π ⋅ RCV _ Z ⋅ CCV _ Z
CCV _ P + CCV _ Z
fp2 = (3.204)
2πCCV _ PCCV _ Z RCV _ Z
1
CCV _ Z = =180,557nF , utiliza-se CCV _ Z = 200nF (3.207)
2⋅π ⋅ RCV _ Z ⋅ fz
CCV _ Z
CCV _ P = = 907 pF , utiliza-se CCV _ P =1000 pF (3.208)
2πCCV _ Z RCV _ Z ( fp2 −1)
1
jω +
1 Rcv ⋅ Ccv_ z
Cv(ω) = ⋅ (3.209)
Rcv _1 ⋅ Ccv_ p Ccv _ z + Ccv _ p
jω ⋅ ( jω + )
Ccv _ p ⋅ Ccv_ z ⋅ Rcv _ z
60
0
Ganho (dB)
60
Frequência (Hz)
60
0
Fase(º)
60
120 Fase(º)
-180º
180
3 4
0.1 1 10 100 1 .10 1 .10
Frequência (Hz)
Novamente deve-se traçar o diagrama de resposta em freqüência, porém este deve ser
verificado se a freqüência de cruzamento está de acordo com o que fora projetado e se existe
uma boa margem de fase de modo a garantir a estabilidade do conversor.
98
120
Ganho (dB)
45 0dB
Ganho (dB)
30
105
180
3 4
0.1 1 10 100 1 .10 1 .10
Frequência (Hz)
120
Fase(º)
45 -180º
Fase(º)
30
105
180
3 4
0.1 1 10 100 1 .10 1 .10
Frequência (Hz)
Como se pode verificar, a freqüência de cruzamento está de acordo com o que fora
projetado e a margem de fase também está de acordo com o que se deseja:
3.6 Conclusão
Neste capítulo foi apresentado o projeto para o conversor elevador de alto ganho
baseado na célula de comutação de três estados. Além do projeto, foi também introduzido um
modelo teórico simplificado para possibilitar o projeto dos controladores de corrente e tensão.
Este modelo foi comprovado através de simulação realizada em ambiente PSIM,
através da injeção de sinais de perturbação na razão cíclica e observação da variação da tensão
de saída do conversor.
Além da obtenção do modelo teórico simplificado, sugeriu-se uma estratégia de
modulação e controle através da hibridização entre o controle analógico e o digital para
realizar uma diversidade de funções essenciais para o bom funcionamento do conversor, uma
99
vez que não há circuito integrado dedicado para o controle da célula de comutação. Esta
estratégia híbrida foi apresentada e equacionada em conjunto com o projeto da malha de
tensão e de corrente para o protótipo descrito.
100
CAPÍTULO 4
4.1 Introdução
O inversor de tensão também conhecido de conversor CC/CA de tensão, realiza a
transformação da tensão contínua em tensão alternada com uma determinada freqüência e
amplitude. A topologia a ser estudada, será um inversor de tensão na configuração ponte
completa como mostra a figura 4.1. Foi escolhida esta configuração devido a tensão eficaz de
saída de 220V ac que apresenta uma tensão de pico de aproximadamente 311V. Portanto,
usando esta configuração, os níveis de tensão sobre os interruptores serão aproximadamente
iguais a tensão de entrada do inversor. Para esses valores de tensão é possível encontrar no
mercado de semicondutores, transistores rápidos e de boa qualidade de operação.
A modulação a ser usada para controlar a tensão de saída será a modulação por largura
de pulso senoidal SPWM (Sinusoidal Pulse Width Modulation). Na literatura existem vários
tipos de modulação SPWM [10], [13], [22], [36]-[42]. As principais são:
Modulação bipolar ou dois níveis, pode ser aplicada a inversores do tipo ponte
completa ou meia ponte, consistindo da aplicação de tensões +E e –E na entrada do filtro de
saída do inversor. Este tipo de modulação é a mais simples de ser elaborada, mesmo em um
microprocessador uma vez que é necessário apenas uma portadora triangular e um sinal
modulante sinusoidal. Um ponto negativo da modulação indicada é que o volume do
magnético do indutor filtro é maior que do indutor filtro usando a modulação a três níveis. O
comando dos interruptores na modulação bipolar é bastante simples visto que é necessário
apenas um único comando para um par de interruptores (com o devido tempo-morto), tanto
para a configuração meia-ponte como a configuração ponte-completa.
Modulação unipolar ou três níveis é aplicável a inversores do tipo ponte-completa e
multiníveis, consistindo na aplicação de três níveis de tensão +E, zero e –E na entrada do
filtro de saída do inversor. Esta modulação apresenta uma vantagem porque permite a redução
do volume do filtro, uma vez que este está submetido ao dobro da freqüência de comutação
dos interruptores. A desvantagem é a necessidade de uma segunda portadora defasada de 180
graus da portadora principal para propiciar a comutação adequada dos interruptores. Assim, é
necessário que sejam enviados dois comandos para cada par de interruptores.
102
ia ia
S4 DR4 S6 DR6 S4 DR4 S6 DR6
ia ia
A modulação por largura de pulso unipolar senoidal (SPWM) pode ser gerada de duas
maneiras, sendo uma delas comparando uma onda portadora triangular com duas moduladoras
senoidais defasadas em 180o; e a outra comparando duas ondas portadoras triangulares com
uma onda moduladora senoidal como mostra a figura 4.2 [10], [13], [22].
0 t
S5
0 t
S4
S7 0
t
S6 0 t
0
VAB t
Vo
0
t
-Vo
Figura 4.2 - SPWM unipolar com duas portadoras triangulares e uma moduladora senoidal.
Em [35]-[38], podem ser visualizados diversos esquemas de modulação para este tipo
de inversor com modulação PWM.
Na modulação bipolar existem quatro etapas de operação, descritas a seguir. A
primeira e a segunda etapa são realizadas durante o semi-ciclo positivo e a terceira e quarta
etapa durante o semi-ciclo negativo da tensão de saída.
104
ia ia
S4 DR4 S6 DR6 S4 DR4 S6 DR6
ia ia
S4 DR4 S6 DR6 S4 DR4 S6 DR6
Moduladora Portadora
0 t
S5
0 t
S4
0
t
VAB Vm
Vo
0
t
-Vo -Vo
Figura 4.4 - SPWM bipolar com uma portadora triangular e uma moduladora senoidal.
Verifica-se que a modulação bipolar possui uma exeqüibilidade mais simples do que a
unipolar devido a redução na quantidade de sinais de comando e de modulação.
0 t
Req. de Interrupção
S5
0 t
S4
0
t
VAB
Vo
0
t
-Vo
Figura 4.5 - SPWM bipolar com uma portadora triangular e uma moduladora senoidal sob o ponto de
vista discreto com dupla taxa de atualização.
Segundo a figura 4.2, as duas formas de onda são sincronizadas, de modo que a
relação entre as duas freqüências seja um número inteiro N (numero de pulsos por
semiperíodo), representado pela equação (4.1), onde mf = fs/f, esta é definida como a razão da
freqüência de modulação.
T f mf
N= = s = (4.1)
2TP 2 f 2
VC _ pk
M= (4.2)
VΔ _ pk
⎧Vo max = M ⋅ Vs
⎪
⎨ Vo max (4.3)
⎪Voef =
⎩ 2
1
Dinv ( t ) =
2
(1 + M ⋅ sin (ωt + α ) ) (4.4)
No qual, Dinv e α são razão cíclica do inversor e ângulo entre a tensão e a corrente.
108
Figura 4.6 – Variação da razão cíclica média instantânea para meio período da tensão de saída.
4.4.1 Filtro LC
Devido à estratégia de modulação escolhida, um filtro LC deve ser colocado na saída
do conversor com a finalidade de entregar para a carga uma tensão senoidal sem distorções.
Para conseguir tal feito, foi proposto um filtro LC passa baixa, e sua escolha é justificada pela
sua característica de minimização dos reativos requeridos pelo inversor, da variação da tensão
na carga, dos custos do circuito de filtragem e do peso e volume do filtro comparado às outras
topologias de filtros passivos [10], [22] e [38]. A Figura 1.24 mostra o filtro LC conectado à
saída do inversor.
A freqüência angular natural de oscilação do filtro é dada por:
1
ω0 = (4.7)
LbCb
4.4.2 Indutância Lb
Para dimensionar o indutor do filtro, é feita a consideração que o fator de potência da
saída é unitário, α = 0. A tensão no indutor é descrita pela equação (4.42). Substituindo o
valor de vo(t) da equação (4.5), tem-se então:
109
Lb
ΔiLb
+ VPo sin (ωt ) −
(1 + a )Vbat = 0 (4.8)
Δt 1− D
⎛ (1 + a )Vbat ⎞
⎜ − V po sin (ωt ) ⎟ (1 + M sin (ωt ) )
1 1− D (4.10)
ΔiLb (ωt ) = ⋅ ⎝ ⎠ TSinv
2 Lb
M = 0, 9
M = 0, 7
M = 0, 5
Figura 4.7 – Variação parametrizada da ondulação da corrente no indutor Lb, para um ciclo da tensão
de saída.
(1 + a )Vbat
1
ΔiLb max = ⋅ 1− D (4.11)
2 Lb ⋅ f Sinv
(1 + a )Vbat
1
Lb = ⋅ 1− D (4.12)
2 ΔiLb max ⋅ f Sinv
4.4.3 Capacitância Cb
Para determinação adequada da capacitância do filtro, deve-se levar em consideração
que pequenos valores da capacitância permitem alta regulação da tensão de saída e a corrente
no inversor ligeiramente superior à corrente de carga. Em contrapartida, para um valor
elevado da capacitância, resulta em uma baixa regulação de saída e um grande aumento da
corrente do inversor sobre a corrente de carga [10], [22].
Com a indutância do filtro já calculada, o valor da capacitância é determinado pela
equação (4.13) com a escolha da freqüência natural de oscilação do filtro. Essa freqüência
aparece nas referências [22], [25], [39] e [42]como sendo 10 vezes menor que o dobro da
freqüência de comutação para essa topologia com a modulação PWM senoidal unipolar.
Entretanto, levando em consideração que o inversor vai alimentar cargas com característica
não linear, o valor de 20 vezes menor é adotado.
1
ω0 = (4.13)
LbCb
100
Cb =
( ) (4.14)
2
Lb ⋅ 2 ⋅ π ⋅ f Sinv
111
VS4 max = VO =
( a + 1)Vbat (4.15)
1− D
A corrente que atravessa o interruptor é a mesma que passa pelo indutor no período
em que está em condução. É possível desprezar a variação de corrente no indutor, assim essa
corrente torna-se próxima da corrente de saída.
Aplicando a definição de valor médio, a corrente pode ser expressa por:
π
1
⋅ io ( t ) ⋅ Dinv ( t ) dt
2π ∫0
I S4 med = (4.16)
⎛ 1 M⎞
I S4 med = I po ⎜ + ⎟ (4.17)
⎝ 2π 8 ⎠
π
1
∫ (i (t ) ⋅ D (t ))
2
I S4ef = dt (4.18)
2π
o inv
0
I po ⎛ 64 ⎞
I S4ef = 3 ⎜ 9 ⋅ M 2 + ⋅ M + 12 ⎟ (4.19)
24 ⎝ π ⎠
112
A corrente de pico que circula através dos interruptores é a corrente de saída somada a
variação de corrente no indutor:
ΔI Lb max
I S5 pk = I po + (4.20)
2
VDS4 max = Vs =
( a + 1)Vbat (4.21)
1− D
π
1
⋅ io ( t ) ⋅ (1 − Dinv ( t ) ) dt
2π ∫0
I DS4 med = (4.22)
⎛ 1 M⎞
I S4 med = I po ⎜ − ⎟ (4.23)
⎝ 2π 8 ⎠
Aplicando a definição de valor eficaz, a corrente no diodo pode ser expressa por
(4.24):
∫ ( i ( t ) ⋅ (1 − D ( t ) ) )
1 2
I DS4ef = dt (4.24)
2π
o inv
0
I po ⎛ 64 ⎞
I DS4ef = 3 ⎜ 9 ⋅ M 2 − ⋅ M + 12 ⎟ (4.25)
24 ⎝ π ⎠
ΔI Lb max
I DS4 pk = I po + (4.26)
2
2π 2
1 ⎛ ΔI ⎞
I Lbef =
2π ∫0 ⎜⎝ io ( t ) + Lb2max ⎟⎠ dt (4.27)
2
⎛ ΔI ⎞
I ef Lb = I o + ⎜ Lb max ⎟
2
(4.28)
⎝ 2 ⎠
I Lb pk = I DS4 pk (4.29)
Resultando em:
ΔI Lb max
I Lb pk = I po + (4.30)
2
V Cbpk = V po (4.31)
A corrente eficaz no capacitor pode ser aproximada pelo valor médio da variação de
corrente no indutor, já que toda essa variação deve ser absorvida pelo capacitor. Assim, a
corrente eficaz no capacitor é dada pela equação (4.32):
1 ⎛ ΔiLb (ωt ) ⎞
π 2
2π ∫0 ⎝
I Cb ef = ⎜ ⎟ dt (4.32)
2 ⎠
1
I Cb ef =
4
( )
⋅ 2 − M 2 ⋅ ΔiLb max (4.33)
com baixo teor harmônico na saída do inversor. Portanto, não se pode controlar esta variável
de forma indireta. A função de modulação está diretamente relacionada com a tensão de
controle que é aplicada na entrada do modulador PWM.
VAB
VC
Figura 4.8 – Circuito simplificado do inversor de tensão.
Vab
VS
Vabmed
ΔT TS − Δ T t
TS
Δt1
Vabmed = ⋅VS (4.34)
TS
TS − ΔT
= d2 (4.35)
2 ⋅ TS
TS + ΔT
= d1 (4.36)
2 ⋅ TS
ΔT = TS ⋅ (1 − 2 ⋅ d 2 ) (4.37)
1
d1 (t ) = ⋅ (1 + f m (t ) ) (4.38)
2
1
d 2 (t ) = ⋅ (1 − f m (t ) ) (4.39)
2
A partir das equações (4.34) e (4.37) tem-se a equação (4.40). Substituindo a equação
(4.39) em (4.40), tem-se a equação (4.41) que representa a relação entre a tensão média quase
instantânea na entrada do filtro do inversor em relação à função de modulação. No semiciclo
negativo tem-se o mesmo resultado.
116
Vabmed (t ) = (1 − 2 ⋅ d 2 (t ) ) ⋅ VS (4.40)
Vabmed (t ) = f m (t ) ⋅ VS (4.41)
representa a resistência do indutor de filtragem. A tensão Vab é modelada como uma fonte de
tensão controlada pela variável f m que representa a função de modulação. A resistência série
equivalente do capacitor não é introduzida no modelo tendo em vista que são utilizados
capacitores de polipropileno que se caracterizam por possuir uma resistência série equivalente
muito baixa.
Considera-se a impedância de carga infinita pelo fato de que o efeito da carga não-
linear será modelado como uma perturbação. Em outras palavras, será feita uma superposição
do inversor operando em aberto com o efeito provocado pela carga não-linear, que em termos
di0 (t )
de malha de tensão nada mais é do que a soma de uma tensão igual a Lb ⋅ à tensão do
dt
indutor do filtro de saída do inversor, onde i0 (t ) representa a corrente da carga.
fm (t ) ⋅VS Vo ( t )
diLb (t )
f m (t ) ⋅ VS = Lb ⋅ + rLb ⋅ iLb (t ) + VCb (t ) (4.42)
dt
dVCb (t )
iLb (t ) = Cb ⋅ (4.43)
dt
V0 ( s ) Vs
= 2 (4.44)
f m ( s ) s ⋅ Lb ⋅ Cb + s ⋅ rLb ⋅ Cb + 1
VP
TS
4
TS
VC (t )
f m (t ) = (4.45)
Vp
V0 ( s ) 1 Vs
= ⋅ 2 (4.46)
VC ( s ) V p s ⋅ Lb ⋅ Cb + s ⋅ rLb ⋅ Cb + 1
sLb
VC ( s )
1
VO ( s )
Vref ( s ) CV ( s )
VS
s LbC b + rLb C b + 1
2
IO ( s )
Vp
TV
Figura 4.12– Diagrama de blocos da malha de tensão – considerar que RCARGA >> rLb.
i0 ( s ) 1
= (4.47)
V0 ( s ) R
VC ( s )
1 VO ( s )
Vref ( s ) CV ( s )
VS
s 2 LbC b + s ⎜⎛
Lb ⎞ ⎛ rLb ⎞
R + rLb C b ⎟⎠ + ⎜⎝ R + 1 ⎟⎠
Vp
⎝
TV
Figura 4.13– Diagrama de blocos da malha de tensão para uma carga resistiva pura.
119
VMO ( s )
1 ⎛ − sD 2s
T
− s (1− D ) s ⎞
T
DPWM ( s ) = = ⎜e +e 2
⎟ (4.48)
M ( s ) 2 ⋅ cPK ⎝ ⎠
Figura 4.14– Modelo do modulador PWM com amostragem uniforme com dupla taxa de atualização.
−ωTs
arg ( PWM ( jω ) ) = (4.49)
4
1 ⎛ − s(1+ D ) 2s ⎞ − s T2s ⎛ Ts ⎞ − s 2s
T T T
− s (1− D ) s
DPWM ( s ) = ⎜ e +e 2
⎟=e ⋅ cos ⎜ ω ⋅ D ⎟ ≅ e (4.50)
2⎝ ⎠ ⎝ 2 ⎠
Ts
−s
Ts 1− s ⋅
DPWM ( s ) = e 2
≈ 4 (4.51)
Ts
1+ s ⋅
4
Com esta consideração modifica-se então o modelo apresentado na figura 4.12, agora
com a introdução do modelo com atraso de fase do modulador discreto:
sLb
VC ( s )
Ts VO ( s )
1 1− s⋅ 1
Vref ( s ) CV ( s ) 4V
s 2 Lb C b + rLb Cb + 1
IO ( s )
S
c PK 1 + s ⋅ Ts
4
TV
60
35
Ganho (dB)
10
15
40
Modulador analógico
Modulador discreto
65 0dB
90
3 4 5
100 1 .10 1 .10 1 .10
Freqüência (Hz)
180
120
Modulador analógico
Modulador discreto
60 0º
Fase (º)
60
120
180
3 4 5
100 1 .10 1 .10 1 .10
Freqüência (Hz)
Assim, verifica-se que este modulador discreto apresenta um desafio maior para a
determinação do compensador de tensão adequado para o controle do inversor.
Cv(s) = A⋅
( s + z1 )( s + z2 )
(4.52)
s ⋅ ( s + p1 )
Alguns critérios são adotados na literatura [16], [22], [23], [25], [38] para o projeto do
compensador, os zeros geralmente são alocados na freqüência natural de oscilação do filtro
LC do inversor, enquanto que um pólo é alocado cinco vezes acima da freqüência natural de
oscilação do filtro LC.
A freqüência de cruzamento do sistema em malha aberta deve ser menor ou igual a
2fs/4 para a modulação unipolar, no caso da modulação bipolar deve-se adotar uma freqüência
inferior a fs/4.
122
O compensador discreto pode ser obtido a partir da versão analógica, porém a função
de transferência a ser adotada para obtenção do modelo discreto não deve apresentar o pólo p1
que a expressão (4.52) oferece.
É possível relacionar uma aproximação da função de transferência de um sistema por
meio de equações diferenciais, esta equação pode ser obtida sob a forma de equação de
diferenças através da aproximação da derivada [44]-[47], a tabela 8 relaciona as principais (e
mais simples) aproximações para a diferenciação com as respectivas funções de transferência
no domínio complexo.
Aproximação Método
z −1
z = es⋅Ts ≈1+ s ⋅Ts ∴s = Euler
Ts
1 z −1 Diferença c/ passo
z = es⋅Ts ≈ ∴s =
1− s ⋅Ts z ⋅Ts atrás
s ⋅Ts
1+
z =e s⋅Ts
≈ 2 ∴s = 2 z −1 Trapezoidal
s ⋅Ts Ts z +1
1−
2
VCTRL ( z) T z +1 2 z −1
= Kp + s ⋅ Ki + ⋅ Kd (4.56)
e( z ) 2 z −1 Ts z +1
= (4.57)
e( z ) ( z +1)( z −1) ⋅Ts
Logo, observando os pólos e zeros de cada controlador verifica-se que cada um possui
uma característica desejável ou indesejável. A figura 4.18 exibe um comparativo entre o
controlador PID clássico e as possíveis formas de execução da versão discreta.
124
50
0
3 4
1 10 100 1 .10 1 .10
Freqüência (Hz)
Diagrama de resposta em freqüência para os controladores PID
100
Fase (º)
PID - clássico
PID - Euler
100
PID - Passo atrás
PID - Tustin
3 4
1 10 100 1 .10 1 .10
Freqüência (Hz)
Figura 4.18– Diagrama de resposta em freqüência comparando o controlador PID sob diversos
formatos de aproximação, Kp = 0.5, Kd = 0.1, Ki = 0.2 e Ts = 0.2ms.
Y ( z) bm ⋅ z−m + bm−1 ⋅ z (
− m−1)
+... + b1 ⋅ z−1 + b0
G( z ) = = ,n ≥ m (4.58)
X ( z) an ⋅ z−n + an−1 ⋅ z (
− n−1)
+... + a1 ⋅ z−1 +1
Y ( z) ⋅ ⎡⎣an ⋅ z−n + an−1 ⋅ z−( n−1) +... + a1 ⋅ z−1 +1⎤⎦ = X ( z) ⎡⎣bm ⋅ z−m + bm−1 ⋅ z−( m−1) +... + b1 ⋅ z−1 + b0 ⎤⎦ (4.59)
Com esta expressão é possível obter a transformada Z inversa, considerando que X(z)
é a entrada do sistema e Y(z) é a resposta do sistema, logo é obtida a expressão (4.60):
Observa-se que esta realização é mais simples, envolve apenas três multiplicações de
três somas e é a mais comumente encontrada na literatura, além de não apresentar o atraso
adicional que a realização de Euler, além disto, os coeficientes podem ser obtidos à priori e
programados durante o projeto e execução do controlador. No caso da realização de Tustin,
tem-se:
= −2 = (4.65)
e( z ) z ⎡⎣( z +1)( z −1) ⋅Ts ⎤⎦ Ts 1− z−2
126
Com d0 = 4Kd + KiTs2 + 2KpTs , d1 = 2KiTs2 −8Kd e, d2 = 4Kd + KiTs2 − 2KpTs . A equação de
diferenças para este controlador é apresentada em (4.66).
4.7 Conclusão
Neste capítulo foram apresentadas as expressões necessárias para o projeto do estágio
de potência de um inversor do tipo ponte completa operando com modulação unipolar, e o
projeto do controle foi apresentado tanto para operação com modulação bipolar bem como
operação unipolar. Além destas foi apresentado o modelo para a modulação discreta com
dupla atualização, geralmente encontrado na maioria dos microprocessadores e DSPs
destinados ao controle de estágios de potência. O modelo dos esforços nos componentes do
estágio do inversor foi desenvolvido e apresentado para operação com modulação unipolar.
Também foi apresentado o modelo dinâmico do inversor para o domínio analógico e
uma modificação deste modelo foi apresentada ao introduzir o efeito do modulador discreto.
Este capítulo é concluído ao relacionar a obtenção do compensador discreto
proveniente do compensador PID analógico através do método da alocação de pólos e zeros já
bastante consolidada na literatura. Foram mostradas algumas formas de realização do
algoritmo do controlador discreto PID a ser utilizado no projeto, sendo o algoritmo de
diferenças com um passo atrás o adotado por ocupar menos memória e realizar sua função
com um reduzido número de operações matemáticas.
127
CAPÍTULO 5
5 PROJETO DO INVERSOR
5.1 Introdução
Nesta seção é apresentado o projeto e dimensionamento do estágio CC-CA,
responsável por converter a tensão CC em alternada com as características desejadas. Muitos
parâmetros desta seção podem ser revistos na seção 3.2, pois estes parâmetros são necessários
para o dimensionamento do estágio elevador de alto ganho.
Tensão eficaz:
Fator de potência:
f po = 0, 7 (5.4)
THDVo = 5% (5.6)
Freqüência da tensão:
f o _ avg = 60 Hz (5.7)
128
Io _ pk
FC = =3 (5.8)
Io_rms
1
f s _ inv = 20kHz ts _ inv = = 50 μ s (5.9)
f s _ inv
f s _ inv
Mf = = 333,333 (5.10)
f o _ avg
So
Io_rms = =3,273A (5.12)
Vo_rms
A corrente de pico na saída do filtro do inversor, considerando uma carga não linear:
Po_avg_bst
Ii_avg_inv = =1,369A (5.15)
Vo_bst
Vo_rms
M = 2. = 0, 778 (5.16)
Vo_bst
V 2 o_rms
R out = =96,032Ω (5.17)
Po_avg
V 2 o_rms
Zout = =67,22Ω (5.18)
So
So
Io = =3,27A (5.19)
z out
Po_avg Qo_avg
Qo_avg =So .sin(cos −1 (fp)) Ro= 2
Xo = (5.20)
I o Io2
Assim, a carga para o fator de potência considerado (fp = 0.7) é dada por:
Xo
R o =47, 056Ω X o =48,006Ω Lo = =127,341mH (5.21)
2.π.f o_avg
8% ⋅Vo _ rms
LL _ Lb = = 1, 76mH (5.23)
ΔI Lbdt
100
CC _ Cb = 6 ⋅ = 21,588μ F , adota-se CC _ Cb = 20μ F (5.24)
LL _ Lb .(2.π .f s_inv ) 2
8%.Vo _ rms
RSEC _ Cb = < 5,378Ω (5.25)
I o _ rms
1
+ RSEC _ Cb
Z Cb s.CC _ Cb
GLC ( s ) = = (5.26)
Z Cb + Z Lb ⎛ 1 ⎞
s.LL _ Lb + ⎜ + RSEC _ Cb ⎟
⎜ s.C ⎟
⎝ C _ Cb ⎠
0 50
Ganho (dB)
Fase(º)
20
100
Ganho (dB)
40 0dB
Fase(º) 150
-180º
60
3 4 5
10 100 1 .10 1 .10 1 .10
Frequência (Hz)
Figura 5.1 – Diagrama de resposta em frequência para a função de transferência GLC ( s ) -Ganho(dB)xFreq.
2
⎛ ΔLL _ Lb ⎞
I efL _ Lb = I 2
o _ rms +⎜ ⎟ = 3, 277 A (5.29)
⎝ 2 ⎠
ΔLL _ Lb
I pkL _ Lb = I o _ pk _ flt + = 9,982 A (5.30)
2
1
I efC _ Cb = .(2 − M 2 ).(ΔLL _ Lb ) = 0,114 A (5.31)
4
K p = 0,5 K w = 0, 7 (5.32)
A
J max = 400. (5.33)
cm 2
LL _ Lb .I pkL _ Lb I efL _ Lb
AeAw = = 5,847cm 4 (5.35)
K w J max ΔBmax
1,0
Núcleo EE
17,4
27,8 Carretel
1,9
18,5
36,0
19,6
17,2 Carretel
37,5
55,0
36,0
Dimensões em mm
Com esta seleção do núcleo, é possível obter os valores para esta seleção:
Ae = 354mm 2 G = 37 mm (5.36)
Aw = 250mm 2 (5.37)
Ae . Aw = 8,85cm 4 (5.38)
LL _ Lb .I pkL _ Lb
N L _ Lb = = 142 espiras (5.39)
Ae ⋅ ΔBmax
Considerando:
H
μo = 4 ⋅ π ⋅10−7. (5.40)
m
μo ⋅ N L2 _ Lb ⋅ Aw
δ= = 3,599mm (5.41)
LL _ Lb
Entreferro calculado:
δ
lgap = = 1,8mm (5.42)
2
Carretel
l gap
Aw - Carretel Enrolamento
Núcleo EE
lgap
Aw - Núcleo
Figura 5.3 – Definição de algumas dimensões do núcleo e do carretel apresentados neste trabalho.
δ 2.G
Fcorr = 1 + .ln( ) = 1,578 (5.43)
Ae δ
μo ⋅ N L2 _ Lb ⋅ Aw
δ= ⋅ Fcorr = 5, 681mm (5.44)
LL _ Lb
δ
lgap = = 2,84mm (5.45)
2
Com o objetivo de determinar qual tipo de fio será utilizado para enrolar o indutor, é
necessário utilizar algumas fórmulas de conversão. A equação que converte AWG (American
Wire gauge) para diâmetro do fio é dada por :
135
36 − AWG
D( AWG ) = 25, 4 ⋅ 0, 005 ⋅ 92 ⋅ mm (5.46)
39
Calcula-se inicialmente o diâmetro máximo do fio, para que as perdas pelo efeito
pelicular sejam minimizadas, assim:
7,5
Δ L _ flt _ max = = 0, 053mm (5.47)
f s _ inv
I efL _ Lb
S Lb = = 8, 245 x10−3 cm 2 (5.49)
J max
Utilizando a consideração do efeito pelicular opta-se por utilizar um fio com diâmetro
um pouco inferior ao calculado para a densidade de corrente acima:
Com a seleção adequada do fio, determina-se a quantidade de fios paralelos para Lb:
⎛ S Lb ⎞
No fios _ paralelo = ⎜ ⎟⎟ ≈ 2 (5.53)
⎜ SCU _ AWG _ disp
⎝ ⎠
AreaCOBRE
fu = = 0, 617 (5.56)
Aw
Logo o indutor é completamente factível e terá uma razoável folga para a execução.
Determina-se a massa de cobre utilizada considerando a densidade do cobre sendo
kg
ρCU = 8,920 x10−3 . O comprimento médio aproximado do fio utilizado é dado por:
cm3
lt = 10,3cm (5.57)
mcu _ L _ flt = 1,15 ⋅ SCU _ AWG _ disp ⋅ lt ⋅ No fios _ paralelo ⋅ N L _ Lb ⋅ ρCU = 0,155kg (5.58)
10% ⋅ I o _ rms
ΔBLb = ΔBmax ⋅ = 0, 011T (5.59)
I pkL _ Lb
cx = 2,3294 (5.60)
K H = 4 ⋅10−5 (5.61)
K E = 4 ⋅10−10 (5.62)
137
Ve = 42,5cm3 (5.63)
Pnucleo _ Lb = ΔBLb
2.3294
⋅ ( K H ⋅ f L _ flt ⋅ + K E ⋅ f L2_ flt )Ve ⋅ W = 2,878mW (5.64)
lt ⋅ N L _ Lb ⋅ ρ rCu ⋅ I efL
2
_ Lb
PCu _ L _ Lb = = 2,549W (5.65)
No fios _ paralelo ⋅ SCU _ AWG _ disp
ΔT = 450 ⋅ (ψ )
0,826
= 34,355o C (5.69)
⎛ 1 M ⎞
I med _ S 5 = I o _ pk _ inv ⋅ ⎜ + ⎟ = 1,187 A (5.72)
⎝ 2 ⋅π 8 ⎠
I o _ pk _ inv ⎛ 64 ⎞
I rms _ S 5 = ⋅ 3 ⋅ ⎜ 9 ⋅ M 2 + ⋅ M + 12 ⎟ = 1,927 A (5.73)
24 ⎝ π ⎠
⎛ 1 M ⎞
I med _ DS 5 = I o _ pk _ inv . ⎜ − ⎟ = 0, 287 A (5.74)
⎝ 2 ⋅π 8 ⎠
I o _ pk _ inv ⎛ 64 ⎞
I rms _ DS 5 = ⋅ 3 ⋅ ⎜ 9 ⋅ M 2 − ⋅ M + 12 ⎟ = 0, 422 A (5.75)
24 ⎝ π ⎠
ΔI L _ Lb
I pk _ S 5 = I o _ pk _ inv + = 4, 792 A (5.76)
2
I pk _ DS 5 = I pk _ S 5 = 4, 792 A (5.77)
Figura 5.4 – Ábaco de seleção das chaves – notar o detalhe do ponto de operação do conversor.
139
Vê-se que através da figura é possível utilizar tanto IGBT como MOSFET. Optou-se
por utilizar IGBT, pois ele possui algumas características superiores ao MOSFET, em
especial a facilidade de se encontrar este dispositivo com tensões superiores a 600V, o que no
caso do MOSFET isto se torna mais complicado devido aos elevados custos deste
semicondutor.
O IGBT que atende as necessidades do conversor é o IRGP50B60PD1, este incorpora
o diodo em anti-paralelo em sua estrutura interna, portanto é o componente escolhido.
Através de [43], é possível determinar as potências dissipadas por condução e por
comutação dos interruptores e diodos do inversor.
Dados do IGBT – pior situação, temperatura de junção = 125ºC
Vceo = 0,80V
Vcen = 3, 20V Celsius
RtJC _ S 5 = 0,32 ⋅
W
ton = 40ns
Celcius
toff = 165ns RtCD = 0,13
W
I CN = 33 A
Dados do diodo – Temperatura de junção = 125ºC
V fo = 1V
V fm = 1, 60V
°C
trr = 50ns RtJC _ DS 5 = 1, 7
W
Qrr = 600nC
I rr = 6,5 A
Calcula-se a potência dissipada na condução do interruptor:
⎛ 1 M ⎞ Vcen − Vceo 2 ⎛ 1 M ⎞
PS 5 = ⎜ + ⎟ ⋅ I pk _ S 5 + ⎜ + ⋅ fpo ⎟ Vceo ⋅ I pk _ S 5 = 1, 218W (5.78)
⎝ 8 3 ⋅ π ⎠ I CN ⎝ 2 ⋅π 8 ⎠
1 I
Exp _1 = ⋅Vo _ bst ⋅ ton pk _ S 5 f s _ inv (5.79)
8 I CN
⎧⎪ ⎡ ⎛ I pk _ S 5 ⎞ ⎤
2
⎛ 0,8 ⎞ ⎫⎪
2 ⎛ 0,38 ⎞ I pk _ S 5 I
Exp _ 2 = Vo _ bst ⋅ ⎨ ⎢0, 28 ⎜ ⎟ + 0, 015 ⎜ ⎟ ⎥ ⋅ Qrr + ⎜ + 0, 05 ⋅ pk _ S 5 ⎟ I pk _ S 5 ⋅ trr ⎬ ⋅ f s _ inv (5.80)
3 ⎝ π ⎠ I CN ⎝ π
⎩⎪ ⎢⎣ ⎝ I CN ⎠ ⎥⎦ I CN ⎠
⎭⎪
Portanto a potência dissipada por comutação – ligamento - na chave é dada pela soma
das duas expressões acima, resultando em:
140
1 1 I
PoffS 5 = Vo _ bst ⋅ I pk _ S 5 ⋅ toff ⋅ f s _ inv ⋅ ( + ⋅ pk _ S 5 ) = 0, 709W (5.82)
3 ⋅ π 24 I CN
1 0,38 I pk _ DS 5 I 0,8 I
PcomtDS 5 = ⋅ Vo _ bst ⋅ {[0, 28 + 0, 015( pk _ DS 5 ) 2 ]Qrr + ( + 0, 05 ⋅ pk _ DS 5 ) I pk _ DS 5 ⋅ trr } ⋅ f s _ inv = 0, 454W
3 π I CN I CN π I CN (5.83)
1 °C
RtDA _ inv = = 4, 747
1 1 W (5.87)
+
RtDA _ DS 5 RtDA _ S 5
141
3.3Vdc
V1
R1
V+ + +
R3
V+ V+
OUT OUT Vo
R1
C4
V- - U1 - U2
G
0
G R2
C2
Figura 5.5 – Circuito diferencial de tensão utilizado para a medição da tensão de saída do inversor.
R2
Z1 = R1 ∴Z2 =
1+ sC2R2
Z3 = R3 ∴Z4 = 1 (5.88)
sC4
R2 1 1
VO = ⋅ (V+ −V− )
R1 sR2C2 +1 sR3C4 +1
Pmax R
ImaxReq = = 401μA
Vo_ rms ⋅ 2 (5.90)
Vo_ rms = 220V
142
R2 =10kΩ
VFDE _inv (5.91)
R1 = R2 ⋅ =1,061MΩ∴IR1_max ≈ 330μA
VFDE _ DSP
VFDE _inv
Hv _inv (s) = = 0,009 (5.92)
VFDE _ DSP
C2
32767d 0,999969
350V 3.3V 3.3V 3FFh 1023d FFC0h 7FC0h 32704d 0,998046
ADREG0 P.U.
Figura 5.6 – Características dos sinais ao longo do processo de conversão analógico - digital.
143
O sinal proveniente da saída do inversor (1) passa pelo primeiro estágio de filtragem e
ganho, reduzindo o valor de tensão até o nível apresentado em (2). Em (3) o sinal é somado a
um offset, este após a conversão binária (4) do AD é ajustado para ocupar os bits superiores
do registrador de 16 bits (5). Em (6) ocorre a inversão do bit mais significativo do registrador,
produzindo um número com o formato complemento-de-2, esse número com o sinal numérico
pode ser visualizado em formato decimal (7), e, sob o formato “por unidade” com o devido
sinal referente à polaridade da tensão do inversor. Esta extensão numérica é extremamente
vantajosa, uma vez que todos os cálculos realizados estão sob o formato inteiro. Este tipo de
conversão é geralmente conhecido por numeração “Q” ou notação de ponto-fixo, neste caso o
número que aparece no registrador está sob o formato Q0.15, onde 0 representa a quantidade
de bits da parte inteira e 15 a quantidade de bits utilizados para a parte fracional. Este tipo de
operação possui muitas vantagens se comparado com a utilização de numeração com ponto
flutuante, uma delas é a reduzida ocupação de espaço que uma unidade aritmética de ponto
fixo ocupa na CPU (se comparada com unidade de operações matemáticas com ponto-
flutuante), além da velocidade, que na maioria dos casos tende a ser mais rápida do que
unidades de ponto flutuante.
Ro = 47,056Ω (5.96)
Lo =127,341mH (5.97)
1 1
ωo = = 0,848kHz (5.102)
2⋅π LL_ Lb ⋅ CC _Cb
Vo_bst 1
Gv ( s) = ⋅
Vp ⎛ L ⎞ r (5.103)
s2 ⋅ LL_ Lb ⋅ CC _Cb + s ⋅ ⎜ rLB ⋅ CC_Cb + L_ Lb ⎟ + LB +1
⎝ Rout ⎠ Rout
30
6
Ganho (dB)
18
42
Carga resistiva nominal
Operação a vazio
66
Carga nominal com fp = 0.7
0dB
90
3 4 5
1 10 100 1 .10 1 .10 1 .10
20
20
60
Fase (º)
100
Carga resistiva nominal
Operação a vazio
140
Carga nominal com fp = 0.7
0º
180
3 4 5
1 10 100 1 .10 1 .10 1 .10
Freqüência (Hz)
fs _inv
fcruz = = 2,5kHz (5.105)
8
ω0
fzero_1 = = 0,848kHz (5.108)
2⋅ π
ω0
fzero_2 = = 0,848kHz (5.109)
2⋅π
fp1 = 0 (5.110)
O outro pólo é colocado cinco vezes acima da freqüência natural de oscilação do filtro
LC.
5⋅ω0
f p2 = = 4,241kHz (5.111)
2⋅π
11
4
RF
A2 = (5.112)
RIP
1
fz1 = (5.113)
2⋅π ⋅ RF ⋅ CFV 2
1
fz2 = (5.114)
2⋅π ⋅ RIZ ⋅ CI
RIP + RIZ
fp2 = (5.115)
2⋅π ⋅ CI ⋅ RIP⋅ RIZ
RF = 56kΩ (5.116)
RF
RIP = =13,609kΩ, adota-se RIP = 2,2kΩ (5.117)
A2
1
CFV 2 = = 3,35nF , adota-se CFV 2 = 3,3nF (5.118)
2⋅π ⋅ RF ⋅ fzero1
⎛ fp2 ⎞
RIZ = RIP⎜ −1⎟ = 54,436kΩ , adota-se RIZ = 56kΩ (5.119)
⎝ fz2 ⎠
1
CI = = 3,447nF , adota-se CI = 3,3nF (5.120)
2⋅π ⋅ fz2⋅ RIZ
⎛ 1 ⎞⎛ 1 ⎞
⎜ jω + ⎟⎜ jω + ⎟
RF ⎝ RF ⋅ CFV 2 ⎠⎝ RIZ ⋅ CI ⎠
Cv(ω) = ⋅ (5.121)
RIP + RIZ ⎞
RIP
( jω) ⋅ ⎛⎜ jω + ⎟
⎝ CI ⋅ RIP⋅ RIZ ⎠
seja, não é possível obtê-la fisicamente), porém será analisada, uma vez que o projeto do
compensador PID discreto toma esta equação como referência matemática.
Cv(s) = A⋅
( s + z1 )( s + z2 ) (5.122)
s
A−1 =10 20
= 4270,35∴A = 1 (5.125)
4270
Com base nos parâmetros do PID com filtro e no PID sem filtro, é possível traçar o
diagrama de resposta em freqüência de ambos com o ajuste apropriado do ganho A no caso do
PID sem filtro. A figura 5.10 exibe ambos os compensadores.
149
100
Ganho - PID c/ filtro
75
Ganho - PID s/ filtro
Ganho (dB)
50
25
0
3 4 5
1 10 100 1 .10 1 .10 1 .10
Freqüência (Hz)
100
Fase - PID c/ filtro
50
Fase - PID s/ filtro
Fase (º)
50
100
3 4 5
1 10 100 1 .10 1 .10 1 .10
Freqüência (Hz)
Figura 5.10 – Diagrama de resposta em freqüência do compensador PID com filtro e sem filtro: ganho e fase.
Novamente deve-se traçar o diagrama de resposta em freqüência, porém neste deve ser
verificado se a freqüência de cruzamento está de acordo com o que fora projetado e se existe
uma boa margem de fase de modo a garantir a estabilidade do conversor.
150
40
20
Ganho (dB)
Freqüência (Hz)
0
Fase - PID c/ filtro
Fase - PID s/ filtro
50
-180º
Fase (º)
100
150
200
3 4 5
10 100 1 .10 1 .10 1 .10
Freqüência (Hz)
Figura 5.11 – Diagrama de resposta em freqüência do sistema compensado com PID com filtro e PID sem
filtro: ganho e fase.
Como se pode verificar, a freqüência de cruzamento está de acordo com o que fora
projetado, porém, a margem de fase para o compensador PID com filtro está beirando a
instabilidade:
ωs
>2 (5.129)
ωb
ωs
6≤ ≤ 40 (5.130)
ωb
CvPID (s) = A⋅
( s + z1 )( s + z2 )
= A⋅
s2 + ( z1 + z2 ) ⋅ s + z1 ⋅ z2
= Kd ⋅ s + Kp +
Ki
(5.132)
s s s
c0 c
VCTRL ( z) 1 c0 + c1 ⋅ z−1 + Kd ⋅ z−2 + 1 ⋅ z−1 + Kd ⋅ z−2
Ts Ts Ts K1+ K2⋅ z−1 + K3⋅ z−2 (5.133)
= = =
e( z ) Ts 1− z−1 1− z−1 1− z−1
Tabela 11 – Valores dos parâmetros de projeto do compensador discreto e as possíveis formas de notação de
ponto-fixo.
Parâmetros: PID
Ponto-fixo: Q6.9 Ponto-fixo: Q0.15 Observações
discreto
K1=C0/Ts=14,381 [Hz] K1q=6488d K1q=6488d -
K2=C1/Ts=-25,954 [Hz] K2q =-11538d K2q =-11538d -
K3=Kd/Ts=11,71 [Hz] K3q =5120d K3q =5120d -
Ganho necessário na
GA=1 GA=1 GA= 64 = 26
saída do compensador
Para mostrar como o algoritmo se comporta da maneira como foi projetado, a forma
de equações de diferença (4.64) foi realizada através de um programa escrito em linguagem
de programação “C” e simulada através da ferramenta PSIM com os tempos de amostragem e
execução semelhantes ao que se espera do programa que será executado internamente ao
dsPIC. O Algoritmo desenvolvido pode ser visualizado no Apêndice A deste trabalho.
A simulação do algoritmo pode ser visualiza na figura 5.12, na qual o objeto “DLL”
representa o arquivo que contém a rotina do PID a ser executado.
154
Figura 5.12 – Esquemático utilizado para averiguação do modelo dinâmico do algoritmo do PID no PSIM.
75
0dB
60 Cv(z) - Mathcad
Magnitude (dB)
Cv(z) - PSIM
45
30
15
0
3 4 5
10 100 1 .10 1 .10 1 .10
100
0deg
60 Cv(z) - Mathcad
Cv(z) - PSIM
Fase (º)
20
20
60
100
3 4 5
10 100 1 .10 1 .10 1 .10
Freqüência (Hz)
5.8 Conclusão
Neste capítulo foi apresentada uma metodologia de dimensionamento dos
componentes físicos do estágio inversor, como a seleção dos interruptores, magnéticos e
demais elementos passivos. Além do projeto do estágio de potência, foi apresentado uma
metodologia simplificada para o projeto do compensador discreto à partir do modelo
analógico contínuo, por meio da incorporação da característica do modulador utilizada e
através da seleção correta de um modelo para a variável complexa “s” para convertê-la na
variável complexa “z”.
Com a cuidadosa seleção dos pólos e zeros do compensador e freqüência de
cruzamento desejada em malha aberta, é possível obter um compensador adequado para o
projeto do inversor monofásico controlado discretamente. Através da análise de resposta em
freqüência do sistema amostrado e do algoritmo realizado do PID, é possível comprovar que o
algoritmo terá a característica desejada.
156
CAPÍTULO 6
6.1 Introdução
Nesta seção são apresentados os resultados experimentais obtidos do protótipo. Os
esquemáticos do protótipo assim como os layouts são apresentados no apêndice b. Os
resultados experimentais são apresentados na forma de formas onda e curvas. Para seu
entendimento são explicados em seu devido momento em que condições foram testadas e a
que componentes correspondem às formas de onda.
2 450
1.6 440
1.2 430
0.8 420
Corrente (A)
Tensão (V)
0.4 410
0 400
0.4 390
0.8 380
1.2 370
1.6 (a) 360 (b)
2 350
4 400
3.6 (c) 320 (d)
3.2 240
2.8 160
Corrente (A)
Tensão (V)
2.4 80
2 0
1.6 80
1.2 160
0.8 240
0.4 320
0 400
Figura 6.2 – Resultados experimentais para operação sem carga, (a) Corrente na saída do inversor, (b)
Tensão no barramento CC, (c) Corrente na entrada do conversor boost de alto ganho, (d) Tensão na saída do
inversor.
Observando a forma de onda da tensão de saída do inversor, verifica-se que está com
freqüência igual à rede elétrica local (f = 60Hz), formato senoidal e apresenta baixa taxa de
distorção THDv = 0,878%. Observa-se também que a tensão do barramento está regulada e
não há problemas na operação em vazio do conversor elevador operando com o inversor.
Tensão (V)
12 30
10 0
8 30
6 60
4 90 (b1)
2 120 (b2)
0 150
8 150
6.4 120
4.8 90
3.2 60
Corrente (A)
Tensão (V)
1.6 30
0 0
1.6 30
3.2 60
4.8 90
6.4 (c) 120 (d)
8 150
20
18 (e)
16
14
Corrente (A)
12
10
8
6
4
2
0
Base de tempo: tbase = 8 μs/div
Figura 6.3 – Resultados experimentais do conversor elevador de alto ganho, (a1 e a2) Correntes através de
Np1 e Np2 de Tr2, (b1 e b2) Tensões sobre Np1 e Np2 de Tr2, (c) Corrente através de Ns de Tr2, (d) Tensão
sobre Ns de Tr2, (e) Corrente através do indutor L2.
10 400
8 (a) 360
6 320
4 280
Corrente (A)
Tensão (V)
2 240
0 200
2 160
4 120
6 80
8 40 (b)
10 0
10 400
8 (c) 360
6 320
4 280
Corrente (A)
10
400
8
320
6
240
4
Corrente (A)
160
Tensão (V)
2
80
0 0
2 80
4 160
6 240
8 (e) 320 (f)
10 400
Base de tempo: tbase = 20μs/div Base de tempo: tbase = 5 ms/div
Figura 6.4 – Resultados experimentais em alta freqüência durante a operação em regime permanente do
inversor, (a) Corrente através do capacitor Cb, (b) Tensão sobre o interruptor S7, (c) Corrente através do
indutor Lb, (d) Tensão sobre o interruptor S6, (e) Corrente através da carga, (f) Tensão na saída do inversor e
local onde fora obtida a aquisição dos detalhes de comutação.
20 60
19 (a) 57
18 54
17 51
Corrente (A)
Tensão (V)
16 48
15 45
14 42
13 39
12 36
11 33 (b)
10 30
5 400
4 320
3 240
2 160
Corrente (A)
Tensão (V)
1 80
0 0
1 80
2 160
3 240
4 (c) 320 (d)
5 400
Figura 6.5 – Resultados experimentais durante a operação em regime permanente com carga linear resistiva,
(a) Corrente através da entrada do conversor CC-CC, (b) Tensão na entrada do conversor CC-CC, (c)
Corrente na saída do conversor CC-CA, (d) Tensão na saída do conversor CC-CA.
Na figura 6.5(a-b) são mostradas a corrente (a) e tensão de entrada (b) do conversor
elevador de tensão; e na figura 6.5 (c-d) é apresentada a corrente (c) e tensão de saída (d) do
inversor. A potência da carga resistiva é de aproximadamente 550W. Com o mostra a forma
de onda apresentada da tensão de saída do inversor, verifica-se que está com freqüência igual
163
à rede elétrica local (f = 60Hz), formato senoidal e apresenta baixa taxa de distorção THDv =
1,805%.
2 2
180 2220 180 2220
1.8 (a) 1.8 (b)
1.6 1.6
HARM.V (%)
HARM.I (%)
1.4 1.4
1.2 1.2
1 1
0.8 0.8
0.6 0.6
0.4 0.4
0.2 0.2
0 0
0 300 600 900 1200 1500 1800 2100 2400 2700 3000 0 300 600 900 1200 1500 1800 2100 2400 2700 3000
Figura 6.6 – Resultados do conteúdo harmônico (apenas harmônicos ímpares até a 50ª harmônica), (a)
Tensão na saída do inversor, (b) Corrente através da saída do inversor.
20 400
18 (a) 320
16 240
14 160
Corrente (A)
Tensão (V)
12 80
10 0
8 80
6 160
4 240
2 320 (b)
0 400
20 450
16 440
12 430
8 420
Corrente (A)
Tensão (V)
4 410
0 400
4 390
8 380
12 370
16 (c) 360 (d)
20 350
400 40
320 32
240 24
160 16
Currente (A)
Tensão (V)
80 8
0 0
80 8
160 16
240 24
Vo - (e)
320 32
Io - (f)
400 40
Figura 6.7 – Resultados experimentais para operação em regime permanente com carga não linear de 300W
e 500VA, (a) Corrente através da entrada do conversor CC-CC, (b) Tensão na saída do inversor, (c) Corrente
na saída do inversor, (d) Tensão no barramento CC, (e) Detalhe da tensão na saída do inversor, (f) Detalhe da
corrente através da saída do inversor.
165
4 100
180 2220 180 2220
3.6 (a) 90 (b)
3.2 80
HARM.V (%)
HARM.I (%)
2.8 70
2.4 60
2 50
1.6 40
1.2 30
0.8 20
0.4 10
0 0
0 300 600 900 1200 1500 1800 2100 2400 2700 3000 0 300 600 900 1200 1500 1800 2100 2400 2700 3000
Figura 6.8 – Resultados do conteúdo harmônico (apenas harmônicos ímpares até a 50ª harmônica); (a)
Tensão na saída do inversor, (b) Corrente na saída do inversor.
A carga adotada possui uma característica de elevado fator de crista (FC > 7), o que se
verifica através das formas de onda e dos valores eficaz e de pico da corrente obtidas
experimentalmente, e mesmo assim a tensão obtida na saída do inversor apresenta uma baixa
THDv, principalmente devido ao elevado valor do capacitor Cb proposto. A vantagem de
testar o sistema com carga de elevado fator de crista é verificar sua robustez frente à situações
reais. Na figura observa-se o elevado conteúdo de 3ª, 5ª e 7ª harmônicas, características deste
tipo de carga não linear.
8 450
6.4 440
4.8 430
3.2 420
Corrente (A)
Tensão (V)
1.6 410
0 400
1.6 390
3.2 380
4.8 370
6.4 (a) 360 (b)
8 350
25 400
22.5 320
20 240
17.5 160
Corrente (A)
Tensão (V)
15 80
12.5 0
10 80
7.5 160
5 240
2.5 (c) 320 (d)
0 400
400
320 (e)
240
160
Tensão (V)
80
0
80
160
240
320
400
Base de tempo: tbase = 5 ms/div
Figura 6.9 – Resultados experimentais para operação transitória, (a) Corrente na saída do inversor, (b)
Tensão no barramento CC, (c) Corrente na entrada do conversor, (d) Tensão na saída do conversor, (e)
Detalhe da tensão na saída do inversor no instante da comutação da carga.
conversor CC-CC eleva a referência de corrente para compensar o erro de tensão e a corrente
na entrada (c) cresce. A tensão na saída do inversor (d) não apresenta afundamento pelo fato
da malha de tensão ser rápida (freqüência de cruzamento = 2,5kHz), como pode ser observado
no detalhe do instante da comutação (e).
Na Figura 6.10 é apresentado o resultado experimental para o transitório de um degrau
de 60% da potência nominal, de carga linear resistiva.
10 450
8 435
6 420
4 405
Corrente (A)
Tensão (V)
2 390
0 375
2 360
4 345
6 330
8 (a) 315 (b)
10 300
25 400
22.5 320
20 240
17.5 160
Corrente (A)
Tensão (V)
15 80
12.5 0
10 80
7.5 160
5 240
2.5 (c) 320 (d)
0 400
400
320
240
160
Tensão (V)
80
0
80
160
240
320 (e)
400
Base de tempo: t base = 5 ms/div
Figura 6.10 – Resultados experimentais para operação transitória, (a) Corrente na saída do conversor, (b)
Tensão no barramento CC, (c) Corrente na entrada do conversor, (d) Tensão na saída do inversor, (e)
Detalhe da tensão na saída do inversor no instante da comutação da carga.
168
4 450
3.2 435
2.4 420
1.6 405
Corrente (A)
Tensão (V)
0.8 390
0 375
0.8 360
1.6 345
2.4 330
3.2 (a) 315 (b)
4 300
15 400
13.5 (c) 320
12 240
10.5 160
Corrente (A)
Tensão (V)
9 80
7.5 0
6 80
4.5 160
3 240
1.5 320 (d)
0 400
400
320
240
160
Tensão (V)
80
0
80
160
240
320 (e)
400
Base de tempo: tbase = 5 ms/div
Figura 6.11 – Resultados experimentais para transitório de remoção de carga, (a) Corrente na saída do
conversor, (b) Tensão no barramento CC, (c) Corrente na entrada do conversor, (d) Tensão na saída do
inversor, (e) Detalhe da tensão na saída do inversor durante a comutação da carga.
20 400
18 (a) 320 (b)
16 240
14 160
Corrente (A)
Tensão (V)
12 80
10 0
8 80
6 160
4 240
2 320
0 400
20 500
16 (c) 450 (d)
12 400
8 350
Corrente (A)
Tensão (V)
4 300
0 250
4 200
8 150
12 100
16 50
20 0
20 400
16 320
12 240
8 160
Corrente (A)
Tensão (V)
4 80
0 0
4 80
8 160
12 240
16 (e) 320 (f)
20 400
Base de tempo: tbase = 10ms/div Base de tempo: tbase = 10ms/div
Figura 6.12 – Resultados experimentais durante a partida com carga não linear, (a) Corrente na entrada do
conversor CC-CC, (b) Tensão na saída do inversor, (c) Corrente na saída do inversor, (d) Tensão no
barramento CC, (e) Detalhe da corrente na saída do inversor, (f) Detalhe da tensão de saída do inversor –
observar as diferentes escalas de tempo.
30 400
27 (a) 320
24 240
21 160
Corrente (A)
18 Tensão (V) 80
15 0
12 80
9 160
6 240
3 320 (b)
0 400
20 450
16 435
12 420
8 405
Corrente (A)
Tensão (V)
4 390
0 375
4 360
8 345
12 330
16 (c) 315 (d)
20 300
20 400
16 320
12 240
8 160
Corrente (A)
Tensão (V)
4 80
0 0
4 80
8 160
12 240
16 (e) 320 (f)
20 400
Base de tempo: t base = 5 ms/div Base de tempo: t base = 5 ms/div
Figura 6.13 – Resultados experimentais do transitório com carga não linear, (a) Corrente na entrada do
conversor CC-CC, (b) Tensão na saída do inversor, (c) Corrente na saída do inversor, (d) Tensão no
barramento CC, (e) Detalhe da corrente na saída do inversor no instante da transição da carga, (f) Detalhe da
tensão de saída do inversor no instante da transição da carga.
Na figura 6.13 é apresentada uma degrau de carga não linear de 100W a 300W, com o
detalhamento da tensão do inversor e a corrente através da carga durante a transição, figura
6.13(e-f). Esta situação é extrema uma vez que se tem uma corrente na saída do inversor com
fator de crista superior a oito, quando operado na potência nominal. Mesmo nesta situação,
ambos os conversores se comportaram de maneira adequada. Verifica-se que o barramento
sofre uma redução de tensão de 80V, um afundamento de 20% da tensão nominal, porém o
inversor se mantém com a tensão instantânea dentro da faixa de operação desejada.
90,00%
85,00%
80,00%
n p/ 43V
Rendimento (%)
n p/ 55V
75,00% n - SELO PBE
70,00%
65,00%
60,00%
55,00%
60 160 310 500 640
Potência de saída (W)
Figura 6.14 – Resultados do rendimento do sistema completo com variação da potência de saída (carga linear
resistiva) em função da tensão de entrada.
6.6 Conclusão
Neste capítulo foram apresentados os resultados experimentais do protótipo
desenvolvido baseado nas especificações e projeto descritos nos capítulos anteriores. Os
resultados experimentais validaram o funcionamento do conversor para operação com carga
linear e não linear, em regime permanente e durante os transitórios. O conversor apresenta
baixa taxa de distorção harmônica (THDv < 4%) com carga linear e não linear, mesmo a
corrente apresentando fatores de crista superiores ao especificado pelo projeto (FC = 3). Para
os ensaios transitórios verificou-se que a tensão do barramento permanece dentro dos valores
de tensão máxima e mínima permissíveis para os limites dos componentes utilizados e com os
tempos de resposta compatíveis com o especificado no projeto do controle híbrido descrito no
capitulo quatro.
175
7 CONCLUSÃO GERAL
O conversor elevador de alto ganho apresentou-se como alternativa as propostas para
poder elevar a tensão de 48V do banco de baterias a um barramento de 400V que alimenta o
inversor.
O inversor controlado com um algoritmo que realiza um controlador discreto usando
um dsPIC apresenta índices de distorção harmônica para toda a faixa de variação da carga, de
THDv menor que 4% para cargas não lineares com elevado fator de crista (FC > 5). O baixo
índice de distorção harmônica também é conseqüência da seleção apropriada do capacitor Cb
do filtro do inversor, uma vez que este é o elemento que fornece grande parte da energia
reativa à carga não linear.
O rendimento do sistema (conversor CC-CC + inversor CC-CA) apresentou-se acima
do esperado (~85% teórico, e, o rendimento obtido experimentalmente foi de
aproximadamente 88%), porém este rendimento não é obtido em toda a faixa de potência
demandada pela carga, apenas para Po > 300W.
Para cargas que demandam potências inferiores à 300W, verifica-se que a energia
necessária para acionar os drivers dos interruptores, alimentar o controle e a energia
circulante através do inversor, todas estas somadas, possui um valor significativo em relação à
energia consumida pela carga. Um reprojeto visando a redução de consumo de algumas partes
é proposto como trabalho futuro para obtenção de um sistema mais eficiente para operação
com baixo carregamento.
O projeto obteve sucesso em elaborar um procedimento de controle híbrido para o
conversor elevador de alto ganho baseado na célula de três estados. Além das diversas
funcionalidades que foram incorporadas ao controle da célula (partida suave, proteções, etc),
uma modelagem simplificada foi proposta para a obtenção de um circuito equivalente para o
conversor de alto ganho, visando à simplificação do projeto das malhas de tensão e de
corrente necessários a utilização do conversor.
176
RELACIONADOS AO TRABALHO
[1] Torrico-Bascope, René P. ; ALCAZAR, Y. J. A. ; Lenz, E. C. ; Bezerra, L. D. ;
BRANCO, C. G. C. . “A DC-AC CONVERTER FOR STAND ALONE SYSTEMS”. In:
VIII Conferência Internacional de Aplicações Industriais, 2008, Poços de Caldas. VIII
Conferência Internacional de Aplicações Industriais - Induscon, 2008. v. 1.
[2] L. D. Bezerra, A. A. Pinheiro, Isaac D. P. de Souza, D. V. Shimoda1, C. M. T. Cruz, D. S.
Oliveira Jr, F. L. M. Antunes, R. E. F. Q. Nogueira, R. P.T. Bascopé, E. M. Sá Jr, G. J. de
Almeida, “SISTEMA AUTÔNOMO DE CONVERSÃO EÓLIO-ELÉTRICO A PARTIR
DE UMA TURBINA DO TIPO MULTIPÁS”, In V Congresso de Inovação Tecnológica
em Energia Elétrica – V CITENEL, Belém-PA, Junho 2009.
REFERÊNCIAS BIBLIOGRÁFICAS
[26] Huliehel, F. A.; Lee, F.C.; Cho, B.H. “Small-Signal Modeling of the Single-Phase
Boost High Power Factor Converter with Constant Frequency Control”, In Power Eletronics
Specialists Conference, July 1992. PESC’92. Vol. 1 . pp.475-482.
[27] Xie, M.; Lu, Bing; Dong, W.; Lee, F.C. “Novel Current-Loop Feed-Forward
Compesation for boost PFC Converter”, In Power Eletronics Conference and Exposition,
2004. APEC’ 04. Vol. 2. pp. 750-755.
[28] Vorperian, V. “Simplified Analysis of PWM Converters Using the Model of the
PWM Switch: Parts I and II.” In: IEEE Transactions on Aerospace and Electronic Systems,
Vol. AES-26, 1990. pp. 490-505.
[29] Middlebrook, R.D., Cuk, Slobodan, “A General unified approach to modeling
switching-converter power stages”. In Proceedings of the IEEE Power electronics Specialists
Conference, June 8 – 10, 1976, Cleveland, OH.
[30] Johansson, Bengt. “Improved models for DC-DC converters”. Licentiate Thesis, Lund
University press, Lund 2003.
[31] Erickson, Robert W., Maksimovic, Dragan. “Fundamentals of Power Electronics”.
Second Edition, Kluwer Academic Publishers, New York, 2000.
[32] Kislovski, André S., Redl, Richard, Sokal, Nathan O.. “Dynamic Analisys of
Switching –Mode DC/DC Converters”. Van Nostrand Reinhold, New York, 1991.
[33] Texas Instruments, “Power Transformer Design for Switching Power Supplies”, Texas
Instruments and Unitrode Corporation, 1983.
[34] McLyman, Colonel W. T. “Transformer and inductor design handbook”. New York.
Marcel Dekker, 1988.
[35] S. Yuvarajan, Hwa-Liang Chiou. “A novel sine PWM scheme using waveform
generators”. In IEEE Transatcions on Industrial Electronics, Vol. 41, No. 3, June 1994.
[36] R. M. Green, J. T. Boys. “Implementation of pulsewidth modulated inverter
modulation Strategies”. In IEEE Transactions on Industry Applications, Vol. IA-18, No. 2,
March/April 1982.
[37] Madhu Mangal, G. De. “Novel control strategy for sinusoidal PWM inverters”. In
IEEE Transactions on industry applications, Vol. IA-23, No. 3, May/June 1987.
[38] Haeming, Fernando. “Metodologia de Projeto de Inversores monofásicos de tensão
para cargas não-lineares”. Dissertação de Mestrado, Universidade Federal de Santa Catarina,
Julho de 2005.
[39] Romero, Manuel R. R.. “Sistema ininterrupto de energia monofásico tipo off-line”.
Publicação interna, Universidade Federal de Santa Catarina, Florianópolis, 1998.
182
[40] Oliveira, S.V.G; Barbi, Ivo; Romaneli, E.F.R. “Metodologia de projetos de inversores
monofásicos PWM senoidais alimentando cargas não lineares”. Em SEP’2002 – Seminário de
Eletrônica de potência do INEP. Florianópolis, p131-136, 2002.
[41] Souza, Kleber C. A.. “Conversor CC-CA monofásico para interligar painéis
fotovoltaicos ao sistema elétrico”. Fortaleza, 2003. Dissertação (Mestrado em Eng. Elétrica)
– Universidade Federal do Ceará, Fortaleza.
[42] Kim, J.; Choi, J.; Hong, H.. “Output LC filter design of voltage source inverters
considering the performance of controller”. In POWERCON’2000 – Power System
Technology Proceedings,v.3, p. 1659-1664, 2000.
[43] Torrico-Bascopé, R. P., Perin, A. J. “O Transistor IGBT aplicado em eletrônica de
potência”. Porto Alegre. Sagra Luzzato, 1997.
********* CONTROLE DISCRETO *********
[44] Simone Buso, Paolo Mattavelli, “Digital Control in Power Electronics – Lectures on
power Electronics #2”, Morgan & Claypool publishers, 2006.
[45] K. J. Astrom and B. Wittenmark, “Computer Controlled Systems: Theory and
Design”, 3rd edition, Englewood Cliffs, NJ: Prentice-Hall, 1997.
[46] Gene F. Franklin, J. David Powell, Michael L. Workman, “Digital Control of Dynamic
Systems”, 3rd edition, Prentice-Hall, 1997.
[47] D.M. Van de Sype, K. De Gusseme, A. P. Van den Bossche and J.A. Melkebeek,
“Small-signal Laplace-domain analysis of uniformly-sampled pulse-width modulators”, In
2004, Power Electronics Specialits Conference (PESC), 20-25 June, pp. 4292-4298.
******* SUPER CAPACITORS ********
[48] Jiancheng Zhang; “Research on Super Capacitor Energy Storage System for Power
Network”, In, Power Electronics and Drives Systems, 2005. PEDS 2005. International
Conference on, Volume 2, 28-01 Nov. 2005 Page(s):1366 - 1369
[49] Li Zhang; Jin-Yan Song; Ji-Yan Zou; Ning Wang; “High Voltage Super-Capacitors
for Energy Storage Devices Applications”, In, Electromagnetic Launch Technology, 2008
14th Symposium on, 10-13 June 2008 Page(s):1 – 4
[50] http://www.maxwell.com
[51] http://www.supercapacitors.org/howtheywork.html
[52] Silvain Vitet, “EDF’s contribution to Round Table 2: Batteries and Super-Capacitors”,
Shanghai Challenge Bibendum, Nov. 2007.
******* DC MICROGRID AND STAND-ALONE ********
183
[53] Ito, Y.; Zhongqing, Y.; Akagi, H.; “DC microgrid based distribution power generation
system”, In, Power Electronics and Motion Control Conference, 2004. IPEMC 2004. The 4th
International Volume 3, 14-16 Aug. 2004 Page(s):1740 - 1745 Vol.3
[54] IEEE Guide for the Selection and Sizing of Batteries for Uninterruptible Power
Systems, Energy Development and Power Generation, Committee of the IEEE Power
Engineering Society, Approved December 19, 1994, Revision 2006.
[55] SÁ Jr., Edilson Mineiro, “Sistema Fotovoltaico Para Iluminação Pública em Horário
de Ponta”, Fortaleza – CE, 2004. Dissertação de Mestrado em Engenharia Elétrica.
Universidade Federal do Ceará (UFC).
[56] Ambrósio, Renato Cunha e Ticianelli, Edson Antônio, “Baterias de Níquel – Hidreto
Metálico, uma Alternativa para as Baterias de Níquel-Cádmio”. Instituto de química de São
Carlos, USP. Química Nova, Vol.24, Nº2,243-246,2001.
[57] http://geocities.com/jader_alzate/Baterias/bateriasnimh.htm,2005.
[58] IEEE Recommended Practice for Sizing Lead-Acid Batteries for Stationary
Applications, IEEE Standards Coordinating Committee 29 on Stationary Batteries, Approved
20 March 1997.
[59] Norma técnica IEEE Std 1184-2006. “IEEE Guide for batteries for Uninterruptible
Power Supply Systems”. IEEE, New York, NY, Setembro de 2006.
[60] David Linden, Thomas B. Reddy, “Handbook of batteries”, Ed. McGraw-Hill Osborne
Media 3 rd Edition, 2001.
[61] On Semiconductor, Catálogo de Diodos Ultra Rápidos da Família MUR.
http://www.alldatasheet.com,2006.
[62] FAIRCHILD semiconductor.. Catálogo Da Ponte Retificadora GBPC3510.
http://www.alldatasheet.com, 2006.
[63] International Rectifier. Catálogo do MOSFET IRF3710.
http://www.alldatasheet.com,2006.
[64] National aeronautics and Space Administration (EUA) – NASA 2003.
http://antwrp.gsfc.nasa.gov/apod/ap001127.html
SISTEMAS AUTÔNOMOS
184
[76] Tselepis, S.; “Electrification with solar powered mini-grids, a case study for the island
of Kythnos”, in Photovoltaic Energy Conversion, 2003. Proceedings of 3rd World Conference
on Volume 3, 12-16 May 2003.
[77] Agbossou, K.; Hamelin, J.; Laperriere, A.; Laurencelle, F.; Bose, T.K.; “Load
commutation for stand alone wind and PV hydrogen energy system” Electrical and Computer
Engineering, 2000 Canadian Conference on Volume 1, 7-10 March 2000.
[78] Thiagarajan, Y.; Sivakumaran, T.S.; Sanjeevikumar, P.; “Design and simulation of
fuzzy controller for a grid connected stand alone PV system”, in Computing, Communication
and Networking, 2008. ICCCn 2008. International Conference on 18-20 Dec. 2008.
[79] Basu, S.; Norum, L.; Dalal, D.; “An improved PV battery charger for low cost low
power stand alone low power systems”, in Sustainable Energy Technologies, 2008. ICSET
2008. IEEE International Conference on 24-27 Nov. 2008.
[80] Suva, N.; Martins, A.; Carvalho, A.; “Design and evaluation of a PWM rectifier
control system for testing renewable DC sources connected to the grid”, in Power Electronics,
Electrical Drives, Automation and Motion, 2006. SPEEDAM 2006. International Symposium
on 23-26 May 2006.
[81] Diallo, D.; Belkacem, F.; Berthelot, E.; “Design and Control of A Low Power DC-DC
Converter fed by a Photovoltaic array”, in Electric Machines & Drives Conference, 2007.
IEMDC '07. IEEE International Volume 2, 3-5 May 2007.
[82] Kolhe, M.; “Techno-Economic Optimum Sizing of a Stand-Alone Solar Photovoltaic
System”, in Energy Conversion, IEEE Transactions on Volume 24, Issue 2, June 2009.
[83] Barsoum, N.; Wong Yew Yiin; Tan KwongLing; Goh, W.C.; “Modeling and Cost
Simulation of Stand-Alone Solar and Biomass Energy” Modeling & Simulation, 2008.
AICMS 08. Second Asia International Conference on 13-15 May 2008
[84] Herong Gu; Zilong Yang; Deyu Wang; Weiyang Wu; “Research on Control Method
of Double-Mode Inverter with Grid-Connection and Stand-Alone”, in Power Electronics and
Motion Control Conference, 2006. IPEMC 2006. CES IEEE 5th International Volume 1, 14-
16 Aug. 2006.
[85] Nakayama, H.; Hiraki, E.; Tanaka, T.; Koda, N.; Takahashi, N.; Noda, S.; “Stand-
alone photovoltaic generation system with combined storage using lead battery and EDLC”
Power Electronics and Motion Control Conference, 2008. EPE-PEMC 2008. 13th 1-3 Sept.
2008.
186
[86] Bialasiewicz, J.T.; “Renewable Energy Systems With Photovoltaic Power Generators:
Operation and Modeling”, in Industrial Electronics, IEEE Transactions on Volume 55, Issue
7, July 2008.
[87] Daher, S.; Schmid, J.; Antunes, F.L.M.; “Multilevel Inverter Topologies for Stand-
Alone PV Systems” Industrial Electronics, IEEE Transactions on, Volume 55, Issue 7, July
2008.
[88] Yaosuo Xue, Liuchen Chang, Søren Bækhøj Kjær, Josep Bordonau, Toshihia Shimizu,
“Topologies of Single-Phase Inverters for Small Distributed Power Generators: An
Overview”, Power Electronics, IEEE Transactions on, Volume 19, Issue 5, September 2004.
[89] T. Boutot and L. Chang, “Development of a single-phase inverter for small wind
turbines,” in Proc. IEEE Electrical and Computer Engineering Canadien Conf. (CCECE’98),
Waterloo, ON, Canada, May 24–28, 1998, pp. 305–308.
[90] R. O. Cáceres and I. Barbi, “A boost dc-ac converter: analysis, design, and
experimentation,” IEEE Trans. Power Electron., vol. 14, pp. 134–141, Jan. 1999.
[91] N. Vázquez, J. Almazan, J. Álvarez, C. Aguilar, and J. Arau, “Analysis and
experimental study of the buck, boost and buck-boost inverters,” in Proc. IEEE PESC’99,
Charleston, SC, June 27–July 1 1999, pp. 801–806.
[92] N. Kasa, T. Iida, and H. Iwamoto, “An inverter using buck-boost type chopper circuits
for popular small-scale photovoltaic power system,” in Proc. IEEE IECON’99, San Jose, CA,
Nov./Dec. 1999, pp. 185–190.
[93] M. Nagao and K. Harada, “Power flow of photovoltaic system using buck-boost PWM
power inverter,” in Proc. IEEE PEDS’97, Singapore, May 26–29, 1997, pp. 144–149.
[94] M. Kusakawa, H. Nagayoshi, K. Kamisako, and K. Kurokawa, “Further improvement
of a transformerless, voltage-boosting inverter for ac modules,” Solar Energy Mater. Solar
Cells, vol. 67, pp. 379–387, Mar. 2001.
[95] S. Funabiki, T. Tanaka, and T. Nishi, “A new buck-boost-operationbased sinusoidal
inverter circuit,” in Proc. IEEE PESC’02, Cairns, Australia, June 23–27, 2002, pp. 1624–
1629.
[96] J. M. A. Myrzik, “Novel inverter topologies for single-phase stand-alone or grid-
connected photovoltaic systems,” in Proc. IEEE PEDS’01, Oct. 22–25, 2001, pp. 103–108.
[97] C.-M. Wang, “A novel single-stage full-bridge buck-boost inverter,” in Proc. IEEE
APEC’03, Miami Beach, FL, Feb. 9–13, 2003, pp. 51–57.
187
[98] S. B. Kær and F. Blaabjerg, “A novel single-stage inverter for the ac-module with
reduced low-frequency ripple penetration,” in Proc. 10th EPE European Conf. Power
Electronics and Applications, Toulouse, France, Sept. 2–4, 2003.
[99] Nehrir, M.H.; Lameres, B.J.; Venkataramanan, G.; Gerez, V.; Alvarado, L.A.; “An
approach to evaluate the general performance of stand-alone wind/photovoltaic generating
systems”, in Energy Conversion, IEEE Transaction on Volume 15, Issue 4, Dec. 2000.
[100] Thiagarajan, Y.; Sivakumaran, T.S.; Sanjeevikumar, P.; “Design and simulation of
fuzzy controller for a grid connected stand alone PV system”, in Computing, Communication
and Networking, 2008. ICCCn 2008. International Conference on 18-20 Dec. 2008.
[101] Jia, Y.; Shibata, R.; Yamamura, N.; Ishida, M.; “Smoothed-Power Output Supply
System for Battery of Stand-alone Renewable Power System Using EDLC”, in Power
Electronics and Motion Control Conference, 2006. IPEMC 2006. CES/IEEE 5th International
Volume 3, 14-16 Aug. 2006.
[102] Yan Jia; Shibata, R.; Yamamura, N.; Ishida, M.; “A Control Method of Prolonging the
Service Life of Battery in Stand-alone Renewable Energy System using Electric Double
Layer Capacitor (EDLC)”, in Power Electronics and Drives Systems, 2005. PEDS 2005.
International Conference on
[103] Iwanski, G.; Koczara, W.; “Synchronization and Mains Outage Detection for
Controlled Grid Connection of the Wind Driven Variable Speed Power Generation System”,
in Clean Electrical Power, 2007. ICCEP '07. International Conference on 21-23 May 2007.
[104] Chen, F.; Natarajan, F.; “Investigation into the Use of Electronic Load Governors for
Stand Alone Power System Frequency Control”, in Electrical and Computer Engineering,
2006. CCECE '06. Canadian Conference on May 2006.
[105] Femia, N.; Petrone, G.; Spagnuolo, G.; Vitelli, M.; “Load matching of photovoltaic
field orientation in stand-alone distributed power systems”, in Industrial Electronics, 2004.
[106] Sakehare, A.R.; Davari, A.; Feliachi, A.; “Control of solid oxide fuel cell for stand-
alone and grid connection using fuzzy logic technique”, in System Theory, 2004. Proceedings
of the Thirty-Sixth Southeastern Symposium on 2004.
[107] Nozaki, Y.; Akiyama, K.; Kawaguchi, H.; Kurokawa, K.; “An improved method for
controlling an EDLC-battery hybrid stand-alone photovoltaic power system”, in Applied
Power Electronics Conference and Exposition, 2000. APEC 2000. Fifteenth Annual IEEE
Volume 2, 6-10 Feb. 2000.
188
[108] Wai, R.-J.; Lin, C.-Y.; Duan, R.-Y.; Chang, Y.-R.; “High-Efficiency Power
Conversion System for Kilowatt-Level Stand-Alone Generation Unit With Low Input
Voltage”, in Industrial Electronics, IEEE Transactions on Volume 55, Issue 10, Oct. 2008.
[109] S. Saha and V. P. Sundarsingh, “Novel grid-connected photovoltaic inverter,” Proc.
Inst. Elect. Eng., vol. 143, pp. 219–224, Mar. 1996.
[110] S. Funabiki, T. Tanaka, and T. Nishi, “A new buck-boost-operationbased sinusoidal
inverter circuit,” in Proc. IEEE PESC’02, Cairns, Australia, June 23–27, 2002, pp. 1624–
1629.
[111] T. Shimizu, K. Wada, and N. Nakamura, “A flyback-type single phase utility
interactive inverter with low-frequency ripple current reduction on the dc input for an ac
photovoltaic module system,” in Proc. IEEE PESC’02, Cairns, Australia, June 23–27, 2002,
pp. 1483–1488.
[112] S. B. Kjær and F. Blaabjerg, “Design optimization of a single phase inverter for
photovoltaic applications,” in Proc. IEEE PESC’03, Acapulco, México, June 15–19, 2003, pp.
1183–1190.
[113] B. K. Bose, P. M. Szczesny, and R. L. Steigerwald, “Microcomputer control of a
residential photovoltaic power conditioning system,” IEEE Trans. Ind. Applicat., vol. IA-21,
pp. 1182–1191, Sept./Oct. 1985.
[114] A. Beristáin, J. Bordonau, A. Gilabert, and G. Velasco, “Synthesis and modulation of
a single phase dc/ac converter with high frequency isolation in photovoltaic energy
applications,” in Proc. IEEE PESC’03, Acapulco, México, June 15–19, 2003, pp. 1191–1196.
[115] Rong-Jong Wai; Wen-Hung Wang; Chung-You Lin; “High-Performance Stand-Alone
Photovoltaic Generation System”, in Industrial Electronics, IEEE Transactions on Volume 55,
Issue 1, Jan. 2008.
[116] Teodorescu, R.; Blaabjerg, F.; “Flexible control of small wind turbines with grid
failure detection operating in stand-alone and grid-connected mode”, in Power Electronics,
IEEE Transactions on Volume 19, Issue 5, Sept. 2004.
[117] Agbossou, K.; Kolhe, M.; Hamelin, J.; Bose, T.K.; “Performance of a stand-alone
renewable energy system based on energy storage as hydrogen”, in Energy Conversion, IEEE
Transaction on Volume 19, Issue 3, Sept. 2004.
[118] Qi Zhiyuan; Wang Shengtie; Liu Guangchen; Tian Guizhen; “Integrated Control of
Energy Management for Stand-Alone PV System”, in Power and Energy Engineering
Conference, 2009. APPEEC 2009. Asia-Pacific 27-31 March 2009
189
[119] Elbuluk, M.; Idris, N.R.N.; “The role power electronics in future energy systems and
green industrialization”, in Power and Energy Conference, 2008. PECon 2008. IEEE 2nd
International 1-3 Dec. 2008.
[120] Zhiling Liao; Xinbo Ruan; “Control strategy of bi-directional DC/DC converter for a
novel stand-alone photovoltaic power system”, in Vehicle Power and Propulsion Conference,
2008. VPPC '08. IEEE 3-5 Sept. 2008.
[121] Zhilei Yao; Zan Wang; Lan Xiao; Yangguang Yan; “A novel control strategy for grid-
interactive inverter in grid-connected and stand-alone modes”, in Applied Power Electronics
Conference and Exposition, 2006. APEC '06. Twenty-First Annual IEEE 19-23 March 2006.
[122] Kawabata, Y.; Oka, T.; Ejiogu, E.; Kawabata, T.; “Variable speed constant frequency
stand-alone power generator using wound-rotor induction machine”, in Power Electronics and
Motion Control Conference, 2004. IPEMC 2004. The 4th International Volume 3, 14-16
Aug. 2004.
[123] Rong-Jong Wai; Chung-You Lin; Wen-Hung Wang; “Novel Power Control Scheme
for Stand-Alone Photovoltaic Generation System”, in IEEE Industrial Electronics, IECON
2006 - 32nd Annual Conference on 6-10 Nov. 2006.
[124] Barca, G.; Moschetto, A.; Sapuppo, C.; Tina, G.M.; Giusto, R.; Grasso, A.D.;
“Optimal energy management of a photovoltaic stand-alone dual battery system”, in
Electrotechnical Conference, 2008. MELECON 2008. The 14th IEEE Mediterranean 5-7 May
2008.
[125] Ozdemir, E.; Ozdemir, S.; Tolbert, L.M.; Ozpineci, B.; “Fundamental frequency
modulated multilevel inverter for three-phase stand-alone photovoltaic application”, in
Applied Power Electronics Conference and Exposition, 2008. APEC 2008. Twenty-Third
Annual IEEE 24-28 Feb. 2008.
[126] Hongtao Shan; Yong Kang; Shanxu Duan; Yu Zhang; Mi Yu; Yongqiao Liu; Guoying
Chen; Fang Luo; “Research on Novel Parallel Current Sharing Control Technique of the
Stand-Alone Photovoltaic Inverter”, in Industrial Electronics Society, 2007. IECON 2007.
33rd Annual Conference of the IEEE 5-8 Nov. 2007.
[127] Fatu, M.; Tutelea, L.; Teodorescu, R.; Blaabjerg, F.; Boldea, I.; “Motion Sensorless
Bidirectional PWM Converter Control with Seamless Switching from Power Grid to Stand
Alone and Back” Power Electronics Specialists Conference, 2007. PESC 2007. IEEE 17-21
June 2007.
[128] Protogeropoulos, C.; Tselepis, S.; Neris, A.; “Research Issues on Stand-Alone
PV/Hybrid Systems: State-of-Art and Future Technology Perspectives for the Integration of
190
APÊNDICE A
A.1 Introdução
Neste apêndice são apresentadas as rotinas que fazem o cálculo do PID, tanto na
simulação desenvolvida no PSIM, bem como o algoritmo que é executado no processador
escolhido.
As expressões desenvolvidas na seção 4.6.3 para o compensador PID, utilizando a
diferença com um passo atrás (expressão (4.55)), podem ser transformadas em um algoritmo
computacional, uma vez que é possível armazenar os coeficientes dos erros e das saídas do
compensador. A expressão (A.2.1) exibe o compensador utilizado.
ACCA = (controller->controlReference << 16); // Ajusta para que ele opere com
toda a precisão Q0 => Q15
ACCB = (controller->measuredOutput << 16); // Ajusta para que ele opere com
toda a precisão Q0 => Q15
ACCA = ACCA - ACCB;
/********************************************
; Calculate most recent error with saturation, no limit checking required
lac w3, a ; A = tPID.controlReference
lac w2, b ; B = tPID.MeasuredOutput
sub a ; A = tPID.controlReference -
tPID.measuredOutput
sac.r a, [w10] ; tPID.ControlHistory[n] = Sat(Rnd(A))
********************************************/
ACCtemp = ACCA >> 16;
/**********************************************
lac w1, a ; A = ControlOutput[n-1]
mac w4*w5, a, [w8]+=2, w4, [w10]+=2, w5 ; A += (Kp+Ki+Kd) *
_ControlHistory[n]
193
; w4 = -(Kp+2Kd), w5 =
_ControlHistory[n-1]
mac w4*w5, a, [w8], w4, [w10]-=2, w5 ; A += -(Kp+2Kd) *
_ControlHistory[n-1]
; w4 = Kd, w5 =
_ControlHistory[n-2]
mac w4*w5, a, [w10]+=2, w5 ; A += Kd * _ControlHistory[n-
2]
; w5 = _ControlHistory[n-1]
; w10 = &_ControlHistory[n-2]
sac.r a, w1 ; ControlOutput[n] =
Sat(Rnd(A))
**********************************************/
ACCA += ((controller->abcCoefficients[0])*(controller->controlHistory[0]) );
// A+= E[k]*k1 => Q15;
ACCA += ((controller->abcCoefficients[1])*(controller->controlHistory[1]) );
// A+= E[k-1]*k2 => Q15;
ACCA += ((controller->abcCoefficients[2])*(controller->controlHistory[2]) );
// A+= E[k-2]*k3 => Q15;
controller->controlOutput = ACCtemp;
controller->controlHistory[2] = controller->controlHistory[1];
// Atualiza o histórico dos erros.
controller->controlHistory[1] = controller->controlHistory[0];
_PID:
APÊNDICE B
A D1 A
C1 C2
10/30/60mils i i 10/30/60mils
V15+ 100pF
V15+ 10/30/60mils Cap Semi Cap Pol1
Res OFF
1N4148
i Cap Semi C3 10/30/60mils R1 1uF/25V
i 10/30/60mils D2
+
i
Res Semi
22 R2 1N4728A - 3.3V - 1W
GND
C4 R3 gS2_f
10MF/25V Res ON
GND 100pF 22k 22 i
R4 D3
U1 V15+ 10/30/60mils
1N4744A - 15V - 1W
P1 Res Semi 1 6 P3
NC VCC R5
47R Interruptor Gatilho
1 2 i 10/30/60mils gS2_f 1 2
2 7
3 4 10/30/60mils i A 3 4 i 10/30/60mils
Res SEMI
10K
5 6 i 10/30/60mils D4 dS2_f 5 6
10/30/60mils Emissor/Fonte
7 8 1N4728A - 3.3V - 1W
4 5 i
9 10 B R6
GND Conector 3x2 - LADO DO INTERRUPTOR
R7 dS2_f
Header 5X2 3 8 Res Semi
GND NC
Res Semi 0R
Res Semi
B R8 B
C5 MC33151P
Cap Semi
47R
22k
100pF
D5 C6
GND GND
10/30/60mils i i 10/30/60mils
i i Cap Pol1
Res OFF
1N4148
10/30/60mils 10/30/60mils 10/30/60mils R9 1uF/25V
i D6
22 R10 1N4728A - 3.3V - 1W
gS3_f
Res ON i
22
D7
10/30/60mils
1N4744A - 15V - 1W
P2
R11 Interruptor Gatilho
i 10/30/60mils gS3_f 1 2
3 4 i 10/30/60mils
Res SEMI
10K
D8 dS3_f 5 6
10/30/60mils Emissor/Fonte
C 1N4728A - 3.3V - 1W C
R12 i
Conector 3x2 - LADO DO INTERRUPTOR
dS3_f
Res Semi
0R
Title
D D
C11 C6
D2 1nF 1nF V20_1+ V20_1+ V20_2+ V20_2+
V15+ 0R Vmed+ T1
U1 0R R1 1 8 D1
VTrafo V20_1+ C1 C2 C3
BZX84-C5V1
BZX84-C5V1
2k2 R3
4k7 R4
1 12 C5 R2
10MF/25V **
10MF/25V **
10MF/25V **
VIN+ +IN 1 VCC C7 BAS40-LT1 C4 + +
10k 0R 2 Vref5V + BAS40-LT1 2 7
Vref5V - IN 1 V20_1-
100nF
100nF
R5 R6 C8 14 C14
R7 REF OUT
3 100nF 3 6 1nF
Vmed+ FB VTrafo V20_2+ C9 C10
A 8 EGND D3 D4 D5 A
10MF/25V **
10MF/25V **
10k C1 C1 BAS40-LT1 + +
10nF 16 9 Vref5V 4 5
Vref5V +IN 2 E1 E1 C1 V20_2- V20_1- GND_1 V20_2- GND_2
R8 15
C12
R9 - IN 2
DTCON 11 EGND Trafo_ EE 13/6/6
+
10k
20k
C2
C13 4 10 CT CT Vmed+ VTrafo E1
D-T CON E2 PRI. 1 - 15e === SAÍDAS ===
VIN+ 10MF/25V ** 13 10nF 100nF
OUT CON PRI. 2 - 20e V20_1+ => +15V V20_1- V20_2-
C19
R10 5 C16
C17 Vmed+ CT SEC. 1 - 20e GND_1 => Terra
10MF/25V **
10MF/25V **
R13
R14
R15
7 6 C18 + +
1nF GND RT SEC. 2 - 20e V20_1- => -5V
Res Semi
10k
100nF
2.2k
TL494CD RT 2.2k Ajustar o GAP
3R3
3R3
R18 Este driver foi projetado para os seguintes OPTOS:
para
Utilizar os componentes dentro dos quadrados
4.7k Vref5V PR1=L1=750uH
com as cores a seguir:
EGND R20 HCPL3120 - COMP. VERMELHOS APENAS
EGND EGND EGND EGND EGND
D6 100k 6N135 / 136 - AZUL E AMARELO SEM VERDE
LED_VM
R24 opcional
50k 0R
470k
R25
B DTCON Q2 Q3 V20_1+ B
V15+ 0R GND_1
C20
V15+ D7 R27 C21
R28
2k2 R29
2k2 R30
R31
CT E1
BC846
BC846
MTB2N2222
EGND EGND 2.2k
100nF
Q4
100nF
100nF
C22
BAS40-LT1 C23 U2 D8 D9
R32
R33
2k2
i 10/30/60mils 1 8
10k
100pF NC D10
1Meg 0R R34
C24 1N4744A 1N4733A
R11
R35
BC846 2 7 BAS16 10R
C25
EGND 10nF
R37
Q5 R36
MTB2N2907A
P1 Q6
i R39 Q7 R38 47R P2
2.2k
2.2k
1 2 3 6 47R Gatilho
10/30/60mils 2.2k 1 2
BC846
3 4
100pF
1Meg
R40 3 4
5 6 10k 5 6
7 8 4 5 Emissor/Fonte
NC
9 10 R41
i 10/30/60mils V20_1- R42 0R Conector 3x2 - LADO DO INTERRUPTOR
Header 5X2 6N137 GND_1
0R
EGND R43
V20_2+
0R
EGND
C C
R46
V20_2+
V15+ 0R GND_2
C26
C27
R47
2k2 R48
2k2 R49
R50
MTB2N2222
100nF
Q8
100nF
100nF
U3 D11 D12
C28
2k2
1 8
10k
NC D13
R51
10/30/60mils 0R R52
i C29 1N4744A 1N4733A
R12
Q10
Q11
R55
MTB2N2907A
R57 R56 47R P3
2.2k
2.2k
3 6 47R Gatilho
2.2k 1 2
BC846
100pF
1Meg
C30
R58 3 4
10k 5 6
4 5 Emissor/Fonte
NC
R59
V20_2- R60 0R Conector 3x2 - LADO DO INTERRUPTOR
6N137 GND_2
0R
EGND
Title
D D
Placa de Driver Isolado c/ opto - Universal
PowerNet Class
i PowerNet Class PriorityHIGH 10-25mil
Vinput_15V i 10-25mil i i i
VCC_15V
PowerNet Class PriorityHIGH 10-25mil
L20 VCC_5V i i i
A FERRITE A
VCC_5V
D67 U27 PowerNet Class
1 3 LM1117-3.3V i
10-25mil i Vin Vout U28
PriorityHIGH 10-25mil
GND
i 1N4007 4
ADJ/GND
Tab/Vout i i
C105
C108
C109
1000MF/25V
PowerNet Class 3
Vin VCC_3.3V
+ C110 C111 2 C106 C107
Vout
2
10-25mil 10uF C112 10uF
i 100nF 100nF 7805 100nF 100nF 100nF
R200
PGND VSS
1
0R
PriorityHIGH i
VCC_5V
i PowerNet Class
PGND PGND PGND
PowerNet Class i
PowerNet Class R201 10-25mil
PowerNet Class i R202 0R i
L25 R203 0R
VCC_5V i FERRITE R204 0R
EGND
B R205 Vref_2.5V B
10-25mil R207 0R
U29 3.3k i 0R
L22 U30
2 1 1 PowerNet ClassPriorityHIGH 10-25mil
A K 10-25mil i REF
3 4 100uH i i i
A NC
6 5 C113 C116 C114 4 5
A NC C115 Vin Vout AVref_3.3V
7 8 10uF 10uF
GND
C121
C122
A REF
C117 10nF 10nF 3 C118 C119
C120 Enable
TL431CD 10uF 1uF 10uF
10nF i 10nF 100nF
L23
2
PowerNet Class
AGND
100uH LM4120-3.3V
i i i
PGND PGND PowerNet Class PriorityHIGH 10-25mil
PowerNet Class
i
Vinput_-15V i 10-25mil
PowerNet Class PriorityHIGH 10-25mil
C L24 C
i i i
FERRITE
VCC_-15V
PowerNet Class PriorityHIGH 10-25mil
D68 U31 VCC_-5V i i i
2 3
10-25mil i Vin Vout VCC_-5V
GND
i 1N4007
1000MF/25V
C123
C124
C125
PowerNet Class
C126
C127
R209
1
PGND
Title
D D
Projeto de Controlador Digital para UPS 2kVA em RACK
Last modification: 17/8/2009
Size Number 12 Revision
SCH_POWER.SchDoc 7a Revisão
A4
Folha 2 de 20
Date: 21/8/2009 Sheet 2 of 20
File: C:\Documents and Settings\..\SCH_POWER.SchDoc
Drawn By:
1 2 3 4
1 2 3 4
VCC_3.3V VCC_3.3V
VSS C77
C78 10uF
100nF
Interf. c/ Usuário
VSS
A AVref_3.3V AVref_3.3V LED_BRG_0 LED_BRG_0 A
AGND C79 LED_BRG_1 LED_BRG_1
C80 1uF
LED_BRG_2 LED_BRG_2
100nF
LED_BRG_3 LED_BRG_3
U25
LED_BRG_4 LED_BRG_4
Alimentação do Processador PWM3H 1 64 PWM3L
PWM3H/RE5 PWM3L/RE4 LED_STATUS_0 LED_STATUS_0
AGND PWM4L 2 63 PWM2H
PWM4L/RE6 PWM2H/RE3 LED_STATUS_1 LED_STATUS_1
PriorityHIGH PWM4H 3 62 PWM2L
PWM4H/RE7 PWM2L/RE2 BUZZER BUZZER
i PriorityHIGH PWM1H/RE1
61 PWM1H
PWM e Detecção de Falha i PriorityHIGH 4 60 PWM1L
HAB_FAN SCK2/CN8/RG6 PWM1L/RE0 PWR_BTN PWR_BTN
FLTDETB i 5
FLTDETB BUZZER SDI2/CN9/RG7 BYPASS_BTN BYPASS_BTN
6
PK_150A SDO2/CN10/RG8
FLTDETA MCLR VCC_3.3V MCLR 59
FLTDETA R163 C1TX/RF1 CAN_TX
7 58
MCLR C1RX/RF0 CAN_RX
PriorityHIGH Res Semi
PWM4H SHDW_DCDC i 10K VCC_3.3V
PWM4H S1 C81
PWM4L 8 57
PWM4L RESET SS2/CN11/RG9 VDD
PWM3H 56 Detecção de Rede / Inversor Negativa
PWM3H Opcional VDDCORE
PWM3L Cap Semi 9 C83
PWM3L 100pF VSS VSS C84
PWM2H 10 10uF
B PWM2H C85 PriorityHIGH VDD Cap Semi VredeNEG VredeNEG B
PWM2L 100nF 55
PWM2L OC8/UPDN/CN16/RD7 RLY_BYPASSi PriorityHIGH 100nF
PWM1H i 54
PWM1H VCC_3.3V OC7/CN15/RD6 RLY_POWER i PriorityHIGH
PWM1L 11 53 PriorityHIGH Não está sendo Utilizada
PWM1L AN5_VBus- AN5/QEB/IC8/CN7/RB5 OC6/IC6/CN14/RD5 RLY_TIRISTOR i PriorityHIGH
VSS 12 52 VSS
AN4_VBus+ AN4/QEA/IC5/CN6/RB4 OC5/IC5/CN13/RD4 LED_STATUS_1 i iPriorityHIGH
13 51
AN3_I_Boost AN3/INDX/CN5/RB3 OC4/RD3 LED_STATUS_0 i PriorityHIGH
14 50
AN2_Vrede AN2/SS1/CN4/RB2 OC3/RD2 LED_BRG_4 i PriorityHIGH
Entradas Analógicas 15 49
UC3/AN1/Vref-/CN3/RB1 OC2/RD1 LED_BRG_3 i PriorityHIGH PK_150A PK_150A
16
AN13_Thermal AN13_Thermal AVref_3.3V UC3/AN0/Vref+/CN2/RB0 SHDW_DCDC SHDW_DCDC
48
AN12_Thermal AN12_Thermal PGC2/EMUC2/SOSCO/T1CK/CN0/RC14 RTC_OSC2
AGND 47
AN11_V_Batt AN11_V_Batt PGC2/EMUD2/SOSCI/T4CK/CN1/RC13 RTC_OSC1 RLY_TIRISTOR RLY_TIRISTOR
17
AN10_I_Batt AN10_I_Batt PGC PGC1/EMUC1/AN6/OCFA/RB6 RLY_BYPASS RLY_BYPASS
18
AN9_VOutput AN9_VOutput PGD PGD1/EMUD1/AN7/RB7 RLY_POWER RLY_POWER
46
AN8_I_Output AN8_I_Output OC1/RD0 LED_BRG_0
C86 19 45
AVCC_3.3V AVdd IC4/INT4/RD11 PWR_BTN HAB_FAN HAB_FAN
20 44
AN5_VBus- AN5_VBus- AVss IC3/INT3/RD10 BYPASS_BTN
43
AN4_VBus+ AN4_VBus+ 100nF IC2/UC1CTS/FLTB/INT2/RD9 FLTDETB HAB_CARREGD HAB_CARREGD
42
AN3_I_Boost AN3_I_Boost IC1/FLTA/INT1/RD8 FLTDETA FLT_CARREGD FLT_CARREGD
AGND 21
AN2_Vrede AN2_Vrede AN8_I_Output U2CTSA/AN8/RB8
22 41 FLTDETB será Ligações auxiliares / Relés
C AN9_VOutput AN9/RB9 VSS VSS C
23 utilizado para detectar
AN10_I_Batt TMS/AN10/RB10
24 os PICOS de
AN11_V_Batt TDO/AN11/RB11
40 sobre-corrente na saída.
OSC2/CLKO/RC15 OSC2
25 39
R141 VSS VSS OSC1/CLKIN/RC12 OSC1 SDA1 SDA1
C87 26 VCC_3.3V
VCC_3.3V AVCC_3.3V VDD SCL1 SCL1
47R Cap Semi 38
VCC_3.3V VDD
100nF 27
AN12_Thermal TCK/AN12/RB12 C88
28 37 Ligações do I2C
AN13_Thermal TDI/AN13/RB13 SCL1/RG2 SCL1
29 36 Cap Semi
LED_BRG_2 U2RTS/AN14/RB14 SDA1/RG3 SDA1
30 100nF
LED_BRG_1 AN15/OCFB/CN12/RB15
Interf. CAN && USART 35
U1RTS/SCK1/INT0/RF6 VredeNEG
31 34 VSS
CAN_TX CAN_TX HAB_CARREGD U2RX/SDA2/CN17/RF4 U1RX/SDI1/RF2 U1_RX
32 33
CAN_RX CAN_RX FLT_CARREGD i U2TX/SCL2/CN18/RF5 U1TX/SDO1/RF3 U1_TX
i PriorityHIGH
U1_TX U1_TX dsPIC33FJ128MC706
PriorityHIGH
U1_RX U1_RX
XTAL2 10 MHZ XTAL3 32.768 kHZ
OPCIONAL
U_SCH_ANALOG_SUB01_Mv02
SCH_ANALOG_SUB01_Mv02.SchDoc VCC_3.3V
101.046Vpk
VRede_F VRede_F VCC_5V VCC_5V
VCC_-5V VCC_-5V
D22
Estágio de 60 Hz + CC, - MAIS ADEQUADO
0V VCC_3.3V VCC_3.3V
EGND
R117
VRede_N VRede_N AGND AN2_Vrede
BAS40-04
-101.046Vpk
VSS 47R
B B
Tensão da Rede OutVrede C41 3.3V
1nF
1.65V
AGND VSS EGND 0V
AGND
OPCIONAL
U_SCH_ANALOG_SUB02_Mv02 VCC_3.3V
SCH_ANALOG_SUB02_Mv02.SchDoc Estágio de 60 Hz + CC, - MAIS ADEQUADO
C C
4.95V
I_Boost+ I_Boost+ VCC_5V VCC_5V
D23
VCC_-5V VCC_-5V
0V VCC_3.3V VCC_3.3V
R1
EGND AN3_I_Boost
BAS40-04
I_Boost- I_Boost- AGND 47R
-4.95V
VSS
C8
Corrente através do Indutor BOOST - Trafo de Corrente OutIBoost
1nF
3.3V
AGND VSS EGND AGND
1.65V
0V
Title
D D
Projeto de Controlador Digital para UPS 2kVA em RACK
Last modification: 16/8/2009
Size Number 2 Revision
SCH_ANALOG_Mv02.SchDoc 7a Revisão
A4
Folha 4 de 20
Date: 21/8/2009 Sheet 4 of 20
File: C:\Documents and Settings\..\SCH_ANALOG_Mv02.SchDoc
Drawn By:
1 2 3 4
1 2 3 4
4
1nF U1A
R3 3 LMV722M AGND
R138 1
1k 1
10k 2
C166 3.3V
L17 C10
I_Boost+ 1.65V
8
FERRITE 1nF R4
B R6 100k B
Não colocar! 1nF 0V
0R VCC_5V
VCC_-5V
4.95V U1B
R125 5
0V
4
1k EGND C46 EGND 7
2 OutIBoost
-4.95V 3 U15A 1nF U15B 6
R126 15k 1 5
R13 1 R7
2 R128 10k 7 LMV722M
0R 2
R129 15k LM6132BIM VCC_5V 6 100k
L18 LM6132BIM
I_Boost-
8
FERRITE C167 1nF C48
10uF C49
VCC_5V 100nF
R131 10k
VCC_-5V
Corrente através do Indutor BOOST - Trafo de Corrente C168
1nF
C C
Title
D D
Projeto de Controlador Digital para UPS 2kVA em RACK
Last modification: 16/8/2009
Size Number 15 Revision
SCH_ANALOG_SUB02_Mv02.SchDoc 7a Revisão
A4
Folha 5 de 20
Date: 21/8/2009 Sheet 5 of 20
File: C:\Documents and Settings\..\SCH_ANALOG_SUB02_Mv02.SchDoc
Drawn By:
1 2 3 4
1 2 3 4
BAS40-04 BAS40-04
BLOCK1_A BLOCK1_B
VCC_3.3V C36
10nF EGND R115
0R
4
U13A
R116 3 LMV722M AGND
1k 1
1
2
VALORES ATUALIZADOS CONFORME PLANILHA DO PROJETO
C42
8
101.046Vpk 1nF
10k
R104
B B
VCC_5V
0V VCC_-5V
10nF
4
-101.046Vpk BLOCK1_A EGND C163 C35 EGND
L15 5 U12B 10nF U12A R118
VRede_F LM6132BIM 100k
FERRITE R106 100k R107 100k R108100k R109 6.2k 7 3 3.3V
2
L16 100k 6 R110 10k 1
VRede_N 1 1.65V
FERRITE R111 100k R112 100k R113 R114 6.2k LM6132BIM 2
BLOCK1_B 0V
8
VCC_5V U13B
Tensão da Rede R120 5
C37 C38 VCC_5V 100k 7
C39 C40 2 OutVrede
10uF 10uF 10k 6
EGND 100nF 100nF R119
C164 LMV722M
VCC_-5V 10nF
EGND
C C
Title
D D
Projeto de Controlador Digital para UPS 2kVA em RACK
Last modification: 16/8/2009
Size Number 14 Revision
SCH_ANALOG_SUB01_Mv02.SchDoc 7a Revisão
A4
Folha 6 de 20
Date: 21/8/2009 Sheet 6 of 20
File: C:\Documents and Settings\..\SCH_ANALOG_SUB01_Mv02.SchDoc
Drawn By:
1 2 3 4
1 2 3 4
OPCIONAL
U_SCH_ANALOG2_SUB01_Mv02
SCH_ANALOG2_SUB01_Mv02.SchDoc VCC_3.3V
VCC_5V VCC_5V
VCC_-5V VCC_-5V D1
101.046Vpk
VInv_F VInv_F VCC_3.3V VCC_3.3V
3.3V
EGND
47R
0V AGND AN9_VOutput 1.65V
BAS40-04
R21
VSS
0V
VInv_N VInv_N OutVinv
-101.046Vpk
C7
Tensão de saída do Inversor 1nF
B B
OPCIONAL
U_SCH_ANALOG2_SUB02_Mv02 VCC_3.3V
SCH_ANALOG2_SUB02_Mv02.SchDoc
VCC_5V VCC_5V D2
I_Out+ I_Out+ VCC_-5V VCC_-5V
4.95V 3.3V
VCC_3.3V VCC_3.3V R34
0V EGND AN8_I_Output 1.65V
BAS40-04
AGND 47R
-4.95V 0V
I_Out- I_Out- VSS C16
1nF
Corrente de saída OutIout R37
0R
C C
U_SCH_ANALOG2_SUB03_Mv02
SCH_ANALOG2_SUB03_Mv02.SchDoc
VCC_5V VCC_5V
VCC_-5V VCC_-5V FLTDETB
I_OutPk+ I_OutPk+ VCC_3.3V VCC_3.3V
4.95V
EGND
0V AGND
VSS
-4.95V
I_OutPk- I_OutPk- FLTDETB
Corrente de saída PK_150A PK_150A
Title
D D
Projeto de Controlador Digital para UPS 2kVA em RACK
Last modification: 16/8/2009
Size Number 3 Revision
SCH_ANALOG2_Mv02.SchDoc 7a Revisão
A4
Folha 7 de 20
Date: 21/8/2009 Sheet 7 of 20
File: C:\Documents and Settings\..\SCH_ANALOG2_Mv02.SchDoc
Drawn By:
1 2 3 4
1 2 3 4
BAS40-04 BAS40-04
BLOCK2_A BLOCK2_B
101.046Vpk
1nF 3.3V
B 0V 1.65V B
C140
VCC_-5V
R5
VCC_3.3V C2 0V
220pF
-101.046Vpk Estes resistores podem ser substituidos por 0R 10nF EGND R18
4
BLOCK2_A EGND C1 EGND 0R
10k
4
L1 5 U2B
VInv_F R20
FERRITE R8 100k R9 100k R10 100k R11 6.2k 7 3 U2A 3 U3A AGND
2 R22
L2 100k 6 R12 10k 1 1k 1
VInv_N 1 1 OutVinv
FERRITE R14 100k R15 100k R16 R17 6.2k LM6132BIM 2 2 100k
BLOCK2_B LM6132BIM LMV722M
8
VCC_5V
8
VCC_5V R23 5 U3B
C3 C4
10uF C5 10uF C6 R19 10k VCC_5V 100k 7
2
EGND 100nF 100nF C142 6
1nF LMV722M
VCC_-5V
EGND Estágio de 60 Hz + CC, - MAIS ADEQUADO
C C
Title
D D
Projeto de Controlador Digital para UPS 2kVA em RACK
Last modification: 16/8/2009
Size Number 16 Revision
SCH_ANALOG2_SUB01_Mv02.SchDoc 7a Revisão
A4
Folha 8 de 20
Date: 21/8/2009 Sheet 8 of 20
File: C:\Documents and Settings\..\SCH_ANALOG2_SUB01_Mv02.SchDoc
Drawn By:
1 2 3 4
1 2 3 4
VCC_3.3V C43
10nF EGND R24
0R
4
VALORES ATUALIZADOS CONFORME PLANILHA DO PROJETO U4A
R25 3 LMV722M AGND
1k 1
1
2
1nF C54
C44
8
10k R137 1nF R26 3.3V
C144 100k
1.65V
L3 VCC_5V
B I_Out+ B
FERRITE 1nF 0V
R27 U4B
Não colocar!
1k VCC_-5V 5
7
2 OutIout
4.95V 6
4
R32 EGND U5A C11 EGND
0V 1k LM6132BIM
3 1nF LMV722M
-4.95V R33 15k 1 5 U5B
1 R98
2 R35 10k 7
R99 2
R36 15k VCC_5V 6 100k
1k C145 LM6132BIM
8
L4 C17
I_Out- C18
FERRITE 1nF 10uF
VCC_5V 100nF
10k
R39 VCC_-5V
C146
1nF
C C
Title
D D
Projeto de Controlador Digital para UPS 2kVA em RACK
Last modification: 17/8/2009
Size Number 17 Revision
SCH_ANALOG2_SUB02_Mv02.SchDoc 7a Revisão
A4
Folha 9 de 20
Date: 21/8/2009 Sheet 9 of 20
File: C:\Documents and Settings\..\SCH_ANALOG2_SUB02_Mv02.SchDoc
Drawn By:
1 2 3 4
1 2 3 4
VCC_5V VCC_5V
POT 10K - OPCIONAL
3
VCC_5V U6B VCC_5V U6A
P3
P4
R28 R29 6 LM339AM 4
3.3k 1k 1 2
7 5
VREF_A VREF_B
R31 C13 LM339AM
12
5.6k 10uF 15k C15 10uF EGND EGND
R30 C14 C12
100nF 100nF
EGND EGND
B B
C45 R47
BAS40-04
BAS40-04
1nF
I_OutPk- R48 10nF 1nF 0R
C 0R C
EGND VSS VSS
EGND EGND
Não colocar!
U6D R38
10 1k D21
VREF_B R40 BAS40-04
13
PK_150A
11 47R
I_PK_MED C19
LM339AM R41 1nF
0R
BAS40-04
125.62V C147
0V 10nF R49
3.3V
0R VCC_3.3V
R50
BAS40-04
0V
4
EGND 12k EGND C22 EGND AGND
L7 5 U7B 10nF
VBus_+ D4
FERRITE R51 150k R52 150k R53 150k R54 6.8k 7 3 U7A
2
L8 150k 6 R55 10k 1 47R
VBus_0+
FERRITE R56 150k R57 150k R58 R59 6.8k LMV722M 2
1
R60
AN4_VBus+ Tensão do Barramento +
OPCIONAL
VCC_5V LMV722M
8
C148
B B
OPCIONAL C23
VCC_5V VCC_-5V VCC_5V 10uF C24 1nF
100nF
R61 12k
D5 C150 AGND
BAS40-04 10nF EGND
C149
OPCIONAL
VCC_5V D6 VCC_-5V
10nF R62
0V 3.3V
0R VCC_3.3V
BAS40-04 R63 0V
BAS40-04
-125.62V
4
EGND 12k EGND C25 EGND AGND
L9 5 U8B 10nF
VBus_0- D7
FERRITE R64 150k R65 150k R66 150k R67 6.8k 7 3 U8A
2
L10 150k 6 R68 10k 1 R73 47R
C VBus_-
FERRITE R69 150k R70 150k R71 R72 6.8k LMV722M 2
1 AN5_VBus- Tensão do Barramento - C
OPCIONAL
VCC_5V LMV722M
8 C151
OPCIONAL C26
VCC_5V VCC_-5V VCC_5V 10uF C27 1nF
100nF
R74 12k
D8 AGND
BAS40-04 C152 10nF EGND
Title
D D
Projeto de Controlador Digital para UPS 2kVA em RACK
Last modification: 16/8/2009
Size Number 4 Revision
SCH_ANALOG3_M.SchDoc 7a Revisão
A4
Folha 11 de 20
Date: 21/8/2009 Sheet 11of 20
File: C:\Documents and Settings\..\SCH_ANALOG3_M.SchDoc
Drawn By:
1 2 3 4
1 2 3 4
C28 C50
VALORES ATUALIZADOS CONFORME PLANILHA DO PROJETO D11 D12 1nF 1nF
DEVEM SER ATUALIZADOS APÓS OS ENSAIOS! BAS40-04 BAS40-04 R76 R122
0R 0R
OPCIONAL
OPCIONAL
29.7825V
EGND AGND AGND EGND AGND AGND
0V
Temperatura do INVERSOR Temperatura do ELEVADOR
VCC_5V VCC_-5V
C153 R77
L11 3.3V
10nF
0R VCC_3.3V
V_Bat+ R78
FERRITE 0V
4
EGND 12k EGND C29 EGND AGND
5 U9B 10nF
R79 R80 36k R81 36k R82 36k R83 330 7 3 U9A D13
B OPCIONAL 2 BAS40-04 B
NÃO COLOCAR 10k 6 R84 10k 1 47R
R85 36k R86 36k R87 36k R88 330 LMV722M 2
1
R89
AN11_V_Batt Tensão da Bateria
OPCIONAL
VCC_5V LMV722M
L12
8
C154
V_Bat-
FERRITE C30
C155 C156 10uF C31 VCC_5V 100nF
1nF 1nF 100nF
R90 12k VCC_5V
C157 AGND
EGND EGND 10nF
Corrente através da bateria - malha de corrente
5
U33
Estes resistores podem ser substituidos por 0R 4 LMV721M7 3.3V
108.9mV 1
I_Batt
3 C158
OPCIONAL
OPCIONAL
NÃO COLOCAR 1nF 0V
2
0V
VCC_3.3V
C51
1nF
C L13 R133 C
C32 EGND
I_Bat+
4
OPCIONAL
L14 EGND 1nF LMV722M
I_Bat-
8
VSS
GND
R215
U32A U32B
10k VSS
PWM1H R216 1 2 3 4
PWM1H PWM_inv_H
PWM1L 47R
PWM1L R217
10k
10k
VCC_5V
MC74AC14D MC74AC14D 10k
VCC_5V
R252
R219
R220
VSS
PWM4H
PWM4H
PWM4L
PWM4L
C C
FLT_BOOST_A
U_SCH_PWMPORTS_FLT_DETECT
SCH_PWMPORTS_FLT_DETECT.SchDoc
VCC_5V VCC_5V
FLT_INV
EGND
FLTDETA FLTDETA
VCC_3.3V VCC_3.3V
VSS
VCC_-5V VCC_-5V
FLT_DCDC_1
AGND
FLT_BOOST_A
FLT_INV
FLT_DCDC_1
FLT_DCDC_2 FLT_DCDC_2
FLT_OPT
Title
D D
FLT_OPT Projeto de Controlador Digital para UPS 2kVA em RACK
Last modification: 16/8/2009
Size Number 13 Revision
AGNDEGND VSS SCH_PWMPORTS_MALHAFECHADA.SchDoc 7a Revisão
A4
Folha 13 de 20
Date: 21/8/2009 Sheet 13of 20
File: C:\Documents and Settings\..\SCH_PWMPORTS_MALHAFECHADA.SchDoc
Drawn By:
1 2 3 4
1 2 3 4
R222
R230
R225
U35
não colocar
VCC_-5V VCC_-5V VSS
100k R221
33k R174
VCC_15V 1 12
EGND AGND +IN 1 VCC
2 C138 C139 C141
- IN 1
VSS C131 C132 C133 14
47k
REF OUT Vref5V
0R
EGND AGND C135 3 10uF 10uF 100nF
FB
100nF
100nF
U36E 10uF 10uF 10uF 100nF 8
A C1 A
U36B 16 9 Vref5V
+IN 2 E1 RES_A
11 10 15
Vref5V - IN 2
C178
C136
EGND 3 4 11 C176 C177
MC74AC14D C2
U36C U36D VSS 4 10
D-T CON E2 RES_B
13 1nF 100nF 10nF
OUT CON
5 6 9 8 MC74AC14D 5 CT CT2
SHDW_DCDC SHDW CT
7 6 nao colocar R226
MC74AC14D GND RT
100nF
nao colocar
C137 C185 R237
VCC_5V VSS EGND EGND
100nF
U36F U36A
VSS P/ Operação em 40kHz na chave:
13 12 1 2VSS R238=R259=6.8k
PWM3L VBOOSTMED RdvA R264 C187=1nF e C188 = Sem capacitor
1k R227 75k C179 C181 C182 Usar somente CT1 = 1nF, CT2 = Sem
nao colocar
MC74AC14D MC74AC14D R254
4Vdc - REFERÊNCIA
VCC_5V P/ Operação em 20kHz na chave
VDD C183 1nF EGND EGND
220pF
220pF
10k
4
VCC_5V RdvB U37B U37A C187=1nF e C188=1nF
B R103 300k CT1=CT2 = 1nF B
5 LMV722M 3 LMV722M
220pF
C193 VDD
C194 0R 7 1
2 Rci 1 CURR_COMP
10uF 100nF 6 2
R105 I_Batt
10k
0R EGND C192 C184
8
GND Rcv1 Rcv Rcv_z1 1nF Ccv_z1 Rci_z1 1nF Cci_z1
VBOOSTMED VCC_5V VCC_5V
VSS GND 0R 56k 470k 100nF 10k 2.2nF
Ccv Rcv_z2 Rci_z2
Ccv_z2 Cci_z2
nao colocar Ccv_p1 100nF nao colocar Cci_p1 2.2nF
nao colocar
Ccv_p2 47nF Cci_p2 100pF
VCC_15V nao colocar 100pF
P/ Operação em 40kHz na chave:
R177 ** D78 D79 OPCIONAL D80 D81 OPCIONAL
R238=R259=6.8k
U38 R238 100k C187=1nF e C188 = Sem capacitor
2 1 6.8k Usar somente CT1 = 1nF, CT2 = Sem BZX84-A3V3 BZX84-A3V3 BZX84-A3V3 BZX84-A3V3
A K
3 4
A NC Q16
6 5 P/ Operação em 20kHz na chave
A NC BC857B
7 8 C187=1nF e C188=1nF
A REF
C CT1=CT2 = 1nF VCC_5V C
TL431CD C186 C47
TRI_A
3
R180 220pF C187 R164
4.7K C188 R255 4 U34A 1k 10uF
TRI_A
**
3
EGND R257 R258 EGND D82 VCC_5V VCC_5V
RES_A R256 12 R267 R265
1K 1K BAS40LT1 8 U34C 10 U34D
5.2V
VCC_15V 100k 10K 14 10K 13
C57 1nF
R182 ** VCTRL VCC_5V R268 9 R26611
U39 R259 100k EGND EGND 10K LM339AM 10K LM339AM
0.2V
2 1 6.8k C143
A K R165SHDW
12
3 4 EGND EGND
A NC Q18 1k
6 5 R260 6 U34B 10uF
A NC BC857B TRI_B
7 8 1k 1
A REF PWM_DCDC_B
7
C189
TL431CD LM339AM
R184 TRI_B R261
220pF C190 D84
4.7K C191 100k BAS40LT1 Title
D D
**
D85 1nF 1nF Projeto de Controlador Digital para UPS 2kVA em RACK
BAS16 Q21 EGND EGND Last modification: 16/8/2009
BC847B Size Number 20 Revision
EGND R262 R263 EGND SCH_PWMPORTS_SUB_MALHA_DCDC.SchDoc 7a Revisão
RES_B A4
1K 1K Folha 14 de 20
Date: 21/8/2009 Sheet 14of 20
C58 1nF
File: C:\Documents and Settings\..\SCH_PWMPORTS_SUB_MALHA_DCDC.SchDoc
Drawn By:
1 2 3 4
1 2 3 4
VCC_5V
R239
R240
R241
R242
R243
DETECÇÃO DE FALTAS NOS INTERRUPTORES - OPCIONAL
1k 1k 1k 1k 1k
B D69 B
VCC_3.3V VCC_5V
FLT_BOOST_A
BAS40LT1
10k
R244 R245 D70
Q19 1k
FLT_INV
FLTDETA
FLTDETA
BAS40LT1
Q20 BC857B D71
R246
FLT_DCDC_1
1k
BC847B R247 BAS40LT1
10k D72
FLT_DCDC_2
BAS40LT1
VSS VSS D73
FLT_OPT
C C
BAS40LT1
Title
D D
Projeto de Controlador Digital para UPS 2kVA em RACK
Last modification: 16/8/2009
Size Number 19 Revision
SCH_PWMPORTS_FLT_DETECT.SchDoc 7a Revisão
A4
Folha 15 de 20
Date: 21/8/2009 Sheet 15of 20
File: C:\Documents and Settings\..\SCH_PWMPORTS_FLT_DETECT.SchDoc
Drawn By:
1 2 3 4
1 2 3 4
Interface c/ Usuário
VCC_15V VCC_15V
VCC_3.3V
VCC_3.3V VCC_3.3V
VCC_5V VCC_5V
C96 C97
C98 10uF C99 10uF C169
A A
100nF 100nF R171
VSS
1k 1nF
EGND
VSS VSS
C170
EGND R173
1k 1nF Conector para Interface IHM Externa
LED_BRG_1
VCC_5V VCC_15V
LED_BRG_2
P15 VCC_5V
1 2
SELEÇÃO DE VOLUME=> R176 R142
3 4
10R 10R 5 6 VCC_3.3V
C171
7 8
LS1 R175
R143 9 10
C100 1k 1nF
1K 11 12
100uF
13 14
Buzzer LED_BRG_4 15 16
C172
R179 Q6 LED_STATUS_0
R178
B BUZZER 2N2222 LED_STATUS_1 B
1K 1k 1nF
LED_BRG_3
LED_BRG_0
VSS
C173
R181
1k 1nF
VCC_3.3V VCC_3.3V
C174
R183
VSS 1k 1nF R185 R186
1K 1K
BYPASS_BTN PWR_BTN
C175
R187 C101 C102
1k 1nF 100nF 100nF
OC_FAN OC_BYPASS
VSS VSS VSS
C C
R166 Q3 R191 Q12
HAB_FAN 2N2222 RLY_BYPASS 2N2222
1k 1k
R167 R193
10k R172 10k R121
0R 0R
OC_CARREGD
VSS EGND VSS EGND
R196 Q14
OC_TIRISTOR OC_POWER HAB_CARREGD 2N2222
1k
R198
R127 Q1 R197 Q15 10k R123
RLY_TIRISTOR 2N2222 RLY_POWER 2N2222
1k 1k 0R
R130 R199
10k R132 10k R124
0R 0R VSS EGND
Title
D D
VSS EGND VSS EGND Projeto de Controlador Digital para UPS 2kVA em RACK
Last modification: 16/8/2009
Size Number 11 Revision
SCH_IHM_OUTROS.SchDoc 7a Revisão
A4
Folha 16 de 20
Date: 21/8/2009 Sheet 16of 20
File: C:\Documents and Settings\..\SCH_IHM_OUTROS.SchDoc
Drawn By:
1 2 3 4
1 2 3 4
A A
VCC_3.3V VCC_3.3V
VSS
VSS
PGC PGC
PGD PGD
MCLR MCLR
P12
B B
VCC_3.3V 1 2
CN1
3 4 1
T0
5 6 2
VSS
7 8 3
PGD 9 10 VCC_3.3V 4
PGC 11 12 PGC 5
MCLR 13 14 PGD 6
15 16 MCLR 7
T1
17 18 8
19 20
PROGRAMAÇÃO IN-CIRCUIT - BEEPROG+ DEPURAÇÃO
Title
D D
Projeto de Controlador Digital para UPS 2kVA em RACK
Last modification: 16/8/2009
Size Number 9 Revision
SCH_dsPICPROG.SchDoc 7a Revisão
A4
Folha 17 de 20
Date: 21/8/2009 Sheet 17of 20
File: C:\Documents and Settings\..\SCH_dsPICPROG.SchDoc
Drawn By:
1 2 3 4
1 2 3 4
i 15-25mil
VCC_3.3V 25-25mil UART_GND
25-25mil i i VCC_5V
U21
R248 8 1
0R R139 NC
***
0R
C68 C66 7 2 R144
C67
C69 47R UART_5V
100nF 10uF 100nF 10uF
6 3
VDD R145
25-25mil UART_5V
i 470R C70
R249 25-25mil i
GND 5 4
VSS NC
0R U22A 25-25mil
13
26
30
3
6N135/6N137 FT232BM 100nF U23 L19 i C71
R146 2 1 R147 VSS UART_GND C72 FERRITE
B U1_RX B
VCCIO
VCC
VCC
AVCC
47R 10k C73 R148 25 6
R149 1Meg TXD 3V3OUT 10nF
22pF 24 J3
###
###
MC14106BD RXD 100nF
100k U22B UART_5V 23 8 1
RTS# USBDM VBUS
D55 22 R150 2
R151 CTS# D-
D56 R1524 3 21 7 27R R153 3
VSS DTR# USBDP D+
47R 220R LED USB TX 20 R154 27R 4
DSR# GND
19 5 1k5
MC14106BD DCD# RSTOUT#
LED UART RX D57 18 4 440119-1
R155 RI# RESET# UART_5V
220R LED USB RX 16 27
TXDEN XTIN XTUSB1
NO LUGAR DO MC14106 PODE-SE UTILIZAR O SN74AC14 12
TXLED#
11 28 UART_GND
RXLED# XTOUT XTUSB2
UART_5V 32
EECS
U24 14 1
VSS PWRCTL EESK
1 8 15 2
NC PWREN# EEDATA
AGND
R156 R140 R157
***
10 31
GND
GND
U22C U22D SLEEP# TEST
100k 0R 10k Q2 XTAL1 6 MHZ
5 6 9 8 R158 2 7 BC857B XTUSB1 XTUSB2
U1_TX R159
C 47R C
17
9
29
1k C74 C75
MC14106BD MC14106BD
R160
3 6
Cap Semi R134 Cap Semi
1k UART_GND 22pF 1Meg 22pF
U22E U22F
D58 4 5
R161 NC
10 11 12 13 P1 UART_GND UART_GND
VSS D15
47R VSS 6N135/6N137 C76
R162 UART_GND 1 2
MC14106BD MC14106BD 3 4
###
###
LED UART RX 22pF 1Meg
5 6
BAS40-04
7 8
UART_5V
Header 4X2H
ATENÇÃO! OS RESISTORES R152/161/158
6N135 - REMOVER COMP. C/ **** e DEIXAR C/ ### UART_GND
DEVEM SER MUDADOS PARA 220R SE FOR UTILIZADO O SN74AC14 6N137 - REMOVER COMP. C/ ### e DEIXAR C/ ***
Title
D D
Projeto de Controlador Digital para UPS 2kVA em RACK
Last modification: 16/8/2009
Size Number 7 Revision
SCH_COMM.SchDoc 7a Revisão
A4
Folha 18 de 20
Date: 21/8/2009 Sheet 18of 20
File: C:\Documents and Settings\..\SCH_COMM.SchDoc
Drawn By:
1 2 3 4
1 2 3 4
VCC_5V VCC_3.3V
CN14
B B
R100
CAN_RX 1 2
0R
3 4
R101
CAN_TX 5 6
0R
7 8
9 10
canCONN
VSS
C C
Title
D D
Projeto de Controlador Digital para UPS 2kVA em RACK
Last modification: 16/8/2009
Size Number 6 Revision
SCH_CANopen.SchDoc 7a Revisão
A4
Folha 19 de 20
Date: 21/8/2009 Sheet 19of 20
File: C:\Documents and Settings\..\SCH_CANopen.SchDoc
Drawn By:
1 2 3 4
1 2 3 4
Cristal - RTC
P14 10uF
2pF 100nF
R170 1
220R 2
U26
LED_CLOCK
1 8
D59 OSCI VCC
2
B OSCO B
3
A0
6 5
SCL SDA
7
INT
4
GND
PCF 8583 - SMD
VSS VSS
VCC_3.3V
U11
MEMORIA EXTERNA
7 1
WP A0
2
A1
C 6 3 C
SCL A2
5
SDA
4 8
VSS VCC
24LC256T-I/SN C53
100nF
VSS
Title
D D
Projeto de Controlador Digital para UPS 2kVA em RACK
Last modification: 17/8/2009
Size Number 10 Revision
SCH_I2C_RTC.SchDoc 7a Revisão
A4
Folha 20 de 20
Date: 21/8/2009 Sheet 20of 20
File: C:\Documents and Settings\..\SCH_I2C_RTC.SchDoc
Drawn By:
1 2 3 4
Esquemáticos e PCBs referentes à Potência
1 2 3 4
Placa de potencia
2.2MF/400V
10/100/300 i
VCC -5V VCC -5V
i 10/100/300
R51 D2 10/30/60mils
VCC -15V VCC -15V Diode MUR860
10/100/300 47R(PR05) i
C2 R2
i R52 gS2 gS2_f
10/100/300 i Res ON i
10/100/300 RL1A 47R(PR05) 22
FUSIVEL T11-20A R53
2.2MF/400V
i F1 NF 10/30/60mils
C 47R(PR05)
CN16
CN22 BAT + NA D5 R3 Interruptor
CN1
Diode MUR860 C3
CN24 BAT + RELE SRD 12VDC-SL-C
Res SEMI
Ns1 10/100/300 10K
L1 1 1
i 10/30/60mils
+
C10 R_gS2 i
Inductor Iron 10/100/300 R4
Inductor Iron R_gS2 VBus0+
40mH i Res Semi
Baterias - 48V - 4 x 12V
CN17
CN18
288uH i
Np1 0R
10/30/60mils
B CN21 B
2.2MF/400V
D7
IRFP4227PBF
CN26 i R6
Vbat+
gS3 gS3_f
Inductor Iron 1 Res ON
10/100/300 i C11 i i
Cin1 10mH 22
Cap Pol1 10/30/60mils 10/30/60mils 10/30/60mils 10/30/60mils
10/100/300 i 4700uF i i
S1 S2 R7 Interruptor
R1 IRFP4227PBF
Vbat- 10/100/300
Res SEMI
i 10K
R5 0,10R(PR05)
VBus0+
CN27 BAT - R_gS3
R250,10R(PR05) R8
VBus0+
R_gS3 VBus0+
CN28 BAT - 0,10R(PR05) Corrente do Boost Res Semi
R9 R10 i
Res Semi
Res Semi
Medição de corrente 0R
10/30/60mils
C 0R 0R C
gS2_f VBus0+ gS3_f VBus0+
Vmed_I_bst- Vmed_I_bst+
O valor total deverá ser igual a 5mOhms
10/30/60mils 10/30/60mils
P4 i P5 i
RELE SRD 12VDC-SL-C VCC +15V
RL1B 1 2 13 14 VCC +15V Vbat+ Vmed_VBat+
Res Semi Res Semi
L1 3 4 15 16
R54 Vbat+
L2 5 6 9 10 VCC +5V
D21
7 8 11 12 i 10/30/60mils
0R D22
9 10 5 6 VCC -5V
MMBT2222A BAS16
BAS16
11 12 7 8 i 10/30/60mils
R55 C12 Vbat-
+ 13 14 1 2 VCC -15V Vbat- Vmed_VBat-
15 16 3 4
Q5 D23 0R i i
100MF/25V
GND GND
DRIVERS - ESTÁGIO II
10/30/60mils 10/30/60mils 10/30/60mils 10/30/60mils
A VCC -5V VCC -5V i R11 i i R12 i A
gS5 gS5_f gS7 gS7_f ESTÁGIO DE INVERSÃO
VCC -15V VCC -15V rON rON
22R 22R VBus+
Res SEMI
Res SEMI
IRGP50B60PD1
IRGP50B60PD1
10/30/60mils 10/30/60mils 10/30/60mils 10/30/60mils Q1
C14
Q2
IRGP50B60PD1
IRGP50B60PD1
Q3 Q4
10/30/60mils 10/30/60mils 10/30/60mils 10/30/60mils
B i R17 i i R18 i gS4_f gS6_f B
gS4 gS4_f gS6 gS6_f
rON rON C15
VBus0+
22R 22R
10K 10K
Res SEMI
Res SEMI
10/30/60mils i GND_DRV VBus0+
10/30/60mils 10/30/60mils
R21 0R i R22 0R i
R_gS4 VBus0+ R_gS6 VBus0+
Res Semi Res Semi
FILTRO DE SAÍDA
Lb1
C Inductor Ferrite C
CN29 1.76mH CN30
InvS_L
INDUCTOR INDUCTOR CN31
Inv_L CN33
i C16 1 i INV_F
10/100/300 10/100/300 10/100/300
CN34
1 R26 i CN32
Inv_N
i CAP POLIP. 20uF 250Vac 0,10R(PR05) INV_N
Res Semi
R23
Res Semi
R24InvS_N
10/100/300
10/30/60mils 0R 0R
i
V_med_I_out1
V_med_I_out2
InvS_L V_med_INV_L
InvS_N V_med_INV_N
Title
D i D
Placa de Potência - CHESF
10/30/60mils
Size Number 2 Revision
Sheet_V00_POTENCIA_INV.SchDoc 2
A4
2 3
Date: 9/3/2009 Sheet 2 of 3
File: C:\Documents and Settings\..\Sheet_V00_POTENCIA_INV.SchDoc
Drawn By:
1 2 3 4
1 2 3 4
U_Sheet_V00_POTENCIA_BST U_Sheet_V00_POTENCIA_INV
Conectores - Placa Pot. <-> Placa Controle PLACA DO DRIVER - ELEVADOR Sheet_V00_POTENCIA_BST.SchDoc Sheet_V00_POTENCIA_INV.SchDoc
Vmed_VBat+ Vmed_VBat+ gS7 gS7
R_gS7 R_gS7
P6
CONECTORES - A CONECTORES - B Vmed_VBat- Vmed_VBat- gS5 gS5
Gatilho
gS2 1 2 R_gS5 R_gS5
3 4 gS2 gS2
CN2 Vmed_I_bst+ Vmed_I_bst+ gS6 gS6
A R_gS2 5 6 R_gS2 R_gS2 A
VCC_5V VCC_5V CN3 Emissor/Fonte R_gS6 R_gS6
1 2 V_med_INV_N V_med_INV_N
TEMP.A TEMP.A OC_POWER OC_POWER
3 4 1 2 gS3 gS3 Vmed_I_bst- Vmed_I_bst- gS4 gS4 V_med_INV_L V_med_INV_L
TEMP.B TEMP.B OC_BYPASS OC_BYPASS Conector 3x2 - LADO DO INTERRUPTOR
5 6 3 4 R_gS3 R_gS3 R_gS4 R_gS4
EGND EGND OC_TIRISTOR OC_TIRISTOR VBus+
7 8 5 6
EGND EGND EGND EGND P7
9 10 7 8 VBus+ VBus+ V_med_I_out1 V_med_I_out1
Gatilho
gS3 1 2 i VBus0+ VBus0+ V_med_I_out2 V_med_I_out2
FAN/TEMP Saída-Relés
3 4
Os itens riscados não são utilizados na 10/30/60mils VBus0+
R_gS3 5 6
placa da CHESF Emissor/Fonte
com a PLACA DA MICROSOL VCC +15V VCC +15V VCC +15V VCC +15V
VCC +5V VCC +5V VCC +5V VCC +5V
CN4 Conector 3x2 - LADO DO INTERRUPTOR
GND GND
CN5 I_Out+ I_Out+
1 2 VCC -5V VCC -5V VCC -5V VCC -5V
I_Boost+ I_Boost+ I_Out- I_Out- VCC +15V
1 2 3 4 VCC -15V VCC -15V VCC -15V VCC -15V
I_Boost- I_Boost- GND GND
3 4 P8
Amost. Corrente Saída U1
5 6
Detecção de Curto PWM_DCDC_B 1 2 P6 R69
OUT
Amost. Corr. Entrada CN15 3 4 1 3
VCC_5V VCC GND TEMP.B
5 6 0R
1 2 R70
7 8 C1 C4
B 3 4 P7 LM35 0R B
CN6 PWM_DCDC_A 9 10
2
I_OutPk+ I_OutPk+ 100nF 1nF
5 6
PWM_boost PWM_boost I_OutPk- I_OutPk-
1 2 7 8 Header 5X2 EGND
EGND EGND GND
3 4
EGND EGND Detecção. Pk Corrente Saída
5 6
P16
PWM - BOOST V_Bat+ V_Bat+
1 2 10/30/60mils P9 P2
V_Bat- V_Bat-
3 4 i Gatilho Gatilho
CN7 I_Bat+ I_Bat+ gS7 1 2 gS5 1 2
5 6 R31 R32 R33
VRede_F VRede_F I_Bat- I_Bat- 3 4 3 4
1 2 7 8 VInv_N V_med_INV_N
VRede_N VRede_N OC_CARREGD OC_CARREGD 0R 0R 0R R_gS7 5 6 R_gS5 5 6
3 4 9 10 R34 R35 R36 Emissor/Fonte Emissor/Fonte
EGND EGND
11 12 VInv_F V_med_INV_L
Amost. V_Rede EGND EGND 0R 0R 0R
R214 13 14 Conector 3x2 - LADO DO INTERRUPTOR Conector 3x2 - LADO DO INTERRUPTOR
R37 R38 R39
0R Carregador de Baterias I_Out+ V_med_I_out2
0R 0R 0R P10 P3
CN9 Amostra de V_Bat e I_Bat R40 R41 R42 Gatilho Gatilho
VBus_+ VBus_+ I_Out- V_med_I_out1 gS6 1 2 gS4 1 2
1 2 0R 0R 0R
VBus_0+ VBus_0+ CN8 R43 R44 R45 3 4 3 4
3 4
VBus_0- VBus_0- Vinput_-15V Vinput_-15V VBus_+ VBus+ R_gS6 5 6 R_gS4 5 6
5 6 1 2 0R 0R 0R Emissor/Fonte Emissor/Fonte
VBus_- VBus_- Vinput_15V Vinput_15V R46 R47 R48
C 7 8 3 4 C
PGND PGND VBus_0+ VBus0+
5 6 0R 0R 0R Conector 3x2 - LADO DO INTERRUPTOR Conector 3x2 - LADO DO INTERRUPTOR
Amost. V_Bus R30 R62 R63
Aliment. +15V/-15V V_Bat+ Vmed_VBat+ PLACA DO DRIVER - BRAÇO-B PLACA DO DRIVER - BRAÇO-A
CN10 R64 0R R65 0R R66 0R VCC +15V VCC +15V
V_Bat- Vmed_VBat-
VInv_F VInv_F CN11 0R 0R 0R
1 2 R56 R57 R58
VInv_N VInv_N PWM_DCDC_A PWM_DCDC_A
3 4 1 2 I_Bat+ Vmed_I_bst+
PWM_DCDC_B PWM_DCDC_B 0R 0R 0R
3 4 R59 R60 R61
Amost. V_Inversor EGND EGND
5 6 I_Bat- Vmed_I_bst-
EGND EGND 0R 0R 0R P11 P1
7 8 R67
EGND EGND
9 10 cS7 1 2 P9 cS5 1 2 P2
CN14 R49 R68 0R
PWM_inv_H cS4 3 4 3 4
PWMB_inv_H PWMB_inv_H PWM_DC/DC - PUSH-PULL 0R Res Semi
1 2 0R 5 6 5 6
PWMB_inv_L PWMB_inv_L R50
3 4 PWM_inv_L cS5 EGND 7 8 7 8
EGND EGND R71 0R Res Semi
5 6 GND cS6 9 10 P10GND cS4 9 10 P3
EGND EGND EGND P12 GND
7 8 0R
Header 5X2 Header 5X2
2 Níveis cS5 1 2 cS4 2 Níveis
PWM_InversorB
R72 GND cS6 3 4 cS7
CN12
EGND
0R
3 Níveis 5 6 3 Níveis R27 Title
D Vinput_15V VCC +15V D
PWM_inv_H PWM_inv_H PWMB_inv_H PWMB_inv_L R28 0R Placa de Potência - CHESF
1 2
PWM_inv_L PWM_inv_L GND Conector 3x2 - SELECIONA MODO Vinput_-15V VCC -15V
3 4 R29 0R
EGND EGND Este conector é responsável por Size Number 3 Revision
5 6 PGND
EGND EGND CN14 Não está presente na placa da selecionar o tipo de modulação aplicada ao 0R Sheet_V00_POTENCIA_PRINC.SchDoc 2
7 8 A4
Microsol inversor 3 3
PWM_Inversor GND Date: 9/3/2009 Sheet 3 of 3
File: C:\Documents and Settings\..\Sheet_V00_POTENCIA_PRINC.SchDoc
Drawn By:
1 2 3 4