Tpe Mcu - Hd64f2265fa20v

UNIVERSIDADE FEDERAL DE MATO GROSSO
FACULDADE DE ENGENHARIA
Renesas HD64F2265FA20V
Equipe:
RGA Nome
1 201811902023 Otávio Dantas Leal
2 202121901058 João Vinícius de Souza Ferreira
3 202021901019 Gabriel de Souza Fialho
Disciplina: Microcontroladores
Prof. Dr. Jésus Franco Bueno

MICROCONTROLADORES
Cuiabá, julho de 2023.
Pesquisa sobre Microcontroladores
MCU – Microcontroller Unit
Trabalho de pesquisa apresentado na disciplina de

Microcontroladores como parte dos requisitos de
avaliação na disciplina.
2/66
MICROCONTROLADORES
ÍNDICE DE FIGURAS
Figura 1 - Encapsulamento H8S/2265........................................................................8

Figura 2 - Arquitetura...............................................................................................10
Figura 3 - Arquitetura Havard..................................................................................12
Figura 4 - Arquitetura Von Neumann......................................................................12
Figura 5 - Registradores MPU..................................................................................15
Figura 6 - Mapa do Microcontrolador......................................................................17
Figura 7 - Mapa de Memória....................................................................................20
Figura 8 - Diagrama de Bloco da Memória Flash....................................................22
Figura 9 - Bloco de Configuração da Memória Flash..............................................23
Figura 10 - Mapa das Transições.............................................................................24
Figura 11 - Estado Inicial.........................................................................................25
Figura 12 – Transferência.........................................................................................26
Figura 13 - Inicialização da Memória Flash.............................................................27
Figura 14 - Nova Aplicação.....................................................................................28
Figura 15 - Diagrama de Blocos do Controle de Interrupções H8S/2268................37
Figura 16 - Pinos de Entrada e Saída.......................................................................38
Figura 17 - Registradores com Controle de Interrupções.........................................39
Figura 18 - Diagrama de blocos das Interrupções IRQn..........................................42
Figura 19 - Ajuste de Tempo de Configuração........................................................42
Figura 20 - Pinos e Ports..........................................................................................45
Figura 21 - Pinos e Ports (2).....................................................................................46
Figura 22 - Pinos e Ports (3).....................................................................................46
Figura 23 - Diagrama de Blocos do Modulo Timer de 8 bits...................................47
Figura 24 - Exemplo de um Pulso de Saída.............................................................49
Figura 25 - Tempo de Contagem do Clock interno de Entrada................................50
Figura 26 - Tempo de Contagem do Clock Externo de Entrada..............................50
Figura 27 - Tempo da Configuração CMF...............................................................51
Figura 28 - Tempo do Timer de Saída.....................................................................51
Figura 29 - Tempo do Clear Compare-Match..........................................................51
3/66
MICROCONTROLADORES
Figura 30 - Tempo do Clear Externo do Reset de Entrada......................................52

Figura 31 - Tempo de Configuração de OVF...........................................................52
Figura 32 – Diagrama de Bloco do Timer de Recarga de 8 bits..............................54
Figura 33 - Diagrama de Blocos do WDT 0............................................................57
Figura 34 - Diagrama de Blocos do WDT 1............................................................59
Figura 35 - Kit de Desenvolvimento........................................................................60
Figura 36 - Emulator E6000.....................................................................................61
Figura 37 - Software de Desenvolvimento da Renesas............................................62
ÍNDICE DE TABELAS
Tabela 1 - Set de Instruções.....................................................................................18

Tabela 2 - Set de Instruções.....................................................................................19
Tabela 3 - Registradores Organizados em Ordem Crescente...................................30
Tabela 4 - Registradores de Bit................................................................................34
Tabela 5 - Registradores de Estados em cada Modo de Operação...........................35
4/66
MICROCONTROLADORES
SUMÁRIO
1 Nome do Microcontrolador.............................................................................................8
2 Descrição das principais características do Microcontrolador (MCU)...........................8
2.1 Fabricante/Fornecedor (site), Datasheet (link)........................................................8
2.2 Encapsulamentos (denominação, imagem).............................................................8
2.3 Arquitetura do Microcontrolador (MCU)..............................................................10
2.4 Identificação e características do Microprocessador (MPU).................................10
2.4.1 Arquitetura do Microprocessador (VON NEUMANN X HARVARD)..........12
2.4.2 Tamanho da capacidade do Processador (bits da arquitetura do AD e DB)....13
2.4.3 Registradores internos da MPU.......................................................................14
2.4.4 Arquitetura do Set de Instruções do Microprocessador (CISC X RISC)........16
2.4.5 Set de instruções..............................................................................................18
3 Memória interna e externa.............................................................................................20
3.1 Memória RAM...........................................................................................................21
3.2 Memória Flash............................................................................................................21
3.3 Modos de Transição....................................................................................................24
3.3.1 Estado Inicial – Boot Mode.................................................................................25
3.3.2 Transferência de programa de controle de programação.....................................26
3.3.3 Inicialização da Memória Flash...........................................................................27
3.3.4 Escrevendo um novo Programa...........................................................................28
4 Registradores internos MCU.........................................................................................29
4.1: Endereços dos Registradores (por módulo funcional, em ordem de endereço)........29
4. 2: Bits dos Registradores..............................................................................................33
4. 3: Estados dos Registradores em Cada Modo de Operação.........................................35
5 Interrupções...................................................................................................................36
5/66
MICROCONTROLADORES
5.1 Recursos......................................................................................................................36
5.2 Pinos de Entrada/Saída............................................................................................38
5.3 Descrição dos Registros............................................................................................39
5.4 Fontes de Interrupções (Interrupt Sources)................................................................41
6 Entradas e Saídas (Pinos e/ou Port’s)............................................................................44
7 Temporizadores - Timers..............................................................................................47
7.1 Descrição TMR_0 E TMR_1.....................................................................................47
7.1.2 Características do Timer......................................................................................48
7.2 Operação.....................................................................................................................49
7.2.1 Tempo de operação..............................................................................................49
7.3 Temporizador de recarga de 8 bits.............................................................................53
8 Watchdog Timer............................................................................................................55
8.1 Recursos......................................................................................................................55
8.2 Visão Geral.................................................................................................................55
9 Recursos disponíveis para o desenvolvimento de Aplicações......................................60
10 Conclusões.................................................................................................................63
11 Anexos.......................................................................................................................64
6/66
Renesas, HD64F2265FA20V
7/66
Pesquisa sobre Microcontroladores (MCU – MicroController Unit)
1 NOME DO MICROCONTROLADOR
HD64F2265FA20V
2 DESCRIÇÃO DAS PRINCIPAIS CARACTERÍSTICAS DO
MICROCONTROLADOR (MCU)
2.1 Fabricante/Fornecedor (site), Datasheet (link)
O microcontrolador a ser explanado pertence à série H8S/2000 da Renesas,

que é uma subdivisão da família H8S de microcontroladores de 16 bits fabricados pela
Renesas Electronics Corporation (Datasheet).
2.2 Encapsulamentos (denominação, imagem)
Figura 1 - Encapsulamento H8S/2265
8/66
Utiliza um encapsulamento Quad Flat Package (QFP), também conhecido como

encapsulamento quadrado, é um tipo de invólucro para circuitos integrados,
caracterizado por terminais que se estendem de todos os quatro lados. Projetado
especificamente para montagem em superfície (SMT), não suporta a utilização de
soquetes ou orifícios passantes. Este formato está disponível em diversas versões,
abrangendo desde 32 até mais de 200 terminais, apresentando espaçamentos que variam
de 0,4 a 1,0 mm.
2.3 Arquitetura do Microcontrolador (MCU)
9/66
Figura 2 - Arquitetura
10/66
2.4 Identificação e características do Microprocessador (MPU)
● Arquitetura de registradores gerais

- Oito registradores gerais de 32 bits
● Sessenta e cinco instruções básicas
- Instruções aritméticas e lógicas de 8/16/32 bits
- Instruções de multiplicação e divisão
- Instruções poderosas de manipulação de bits
● Oito modos de endereçamento
- Direto pelo registro [Rn]
- Indireto pelo registro [@ERn]
- Indireto pelo registro com deslocamento [@(d:16,ERn) ou @(d:32,ERn)]
- Indireto pelo registro com pós-incremento ou pré-decremento [@ERn+ ou
@ñERn]
- Endereço absoluto [@aa:8, @aa:16, @aa:24 ou @aa:32]
- Imediato [#xx:8, #xx:16 ou #xx:32]
- Relativo ao contador de programa [@(d:8,PC) ou @(d:16,PC)]
- Indireto da memória [@@aa:8]
● Espaço de endereçamento de 16 Mbytes
- Programa: 16 Mbytes
- Dados: 16 Mbytes
● Operação em alta velocidade
- Todas as instruções frequentemente usadas executam em um ou dois ciclos
- Adição/subtração entre registradores de 8/16/32 bits: 1 ciclo
- Multiplicação entre registradores de 8 bits × 8 bits: 12 ciclos
- Divisão entre registradores de 16 bits ÷ 8 bits: 12 ciclos
- Multiplicação entre registradores de 16 bits × 16 bits: 20 ciclos
- Divisão entre registradores de 32 bits ÷ 16 bits: 20 ciclos
● Dois modos de operação da CPU
- Modo normal*
11/66
- Modo avançado
● Estado de baixo consumo de energia (power-down)
- Transição para o estado de baixo consumo de energia por meio de uma
instrução SLEEP
- Seleção da velocidade do relógio da CPU
2.4.1 Arquitetura do Microprocessador (VON NEUMANN X HARVARD)
Figura 3 - Arquitetura Havard
As arquiteturas Harvard e Von Neumann dizem respeito à forma como a

memória é conectada ao microprocessador. Na arquitetura Harvard, há dois barramentos
de endereços independentes e dois de dados também independentes. Enquanto um
desses barramentos serve para a leitura de instruções de um programa, o outro serve
para a leitura e escrita de dados. Com isso, é possível operar simultaneamente uma
instrução e um byte de dados. Isso garante maior velocidade de processamento.
Atualmente, os processadores de sinais digitais (DSP – digital signal processor) utilizam
essa arquitetura. DSP’s são processadores especializados no processamento dos sinais
em tempo real.
12/66
Já na arquitetura Von Neumann, há apenas um barramento de dados e endereços,

veja a Figura 4.
Neste caso, as instruções estariam em uma faixa de endereços que ative a

memória que possui as instruções e os dados estão em outra faixa de endereços que
ative outra memória onde se pode ler e escrever os dados. Por exemplo, qualquer
endereço entre 0000h e 1FFFh ativa a memória de programas, e entre 8000h e FFFFh
ativa a memória de dados. Nesta arquitetura só é possível o acesso a uma memória de
cada vez. Comparando ambas, conclui-se que Harvard é mais veloz, mas exige mais um
barramento. Assim o custo de produção das placas que utilizam este tipo de
processadores é maior. Von Neumann utiliza apenas um barramento, mas não pode
efetuar acessos simultâneos às memórias. Assim seu custo de produção é menor, porém
seu desempenho também é menor. Como exemplos podemos citar o computador pessoal
que utiliza a arquitetura Von Neumann e os microcontroladores AVR que utilizam a
arquitetura Harward.
A arquitetura Harward é bastante utilizada nos microcontroladores pelo fato das

memórias estarem integradas no próprio componente, o que não acarreta em placas de
circuito complexas com várias trilhas de endereçamento e dados
2.4.2 Tamanho da capacidade do Processador (bits da arquitetura do AD e DB)
● Conversor A/D de 10 bits.

○ Dez canais de entrada
13/66
○ Tempo de conversão: 6,3 µs por canal (na operação a 20,5 MHz)

○ Dois modos de operação
○ Modo único: Conversão A/D de um único canal
○ Modo de varredura: Conversão A/D contínua em 1 a 4 canais
○ Quatro registradores de dados
○ Os resultados da conversão são mantidos em um registrador de dados de
16 bits para cada canal.
○ Função de amostragem e retenção
○ Três métodos de início de conversão
○ Software
○ Gatilho de início de conversão por unidade de pulso de temporizador de
16 bits (TPU)
○ Sinal de gatilho externo
○ Solicitação de interrupção
○ Uma solicitação de interrupção de final de conversão A/D (ADI) pode
ser gerada.
○ Pode ser configurado o modo de parada do módulo
○ Faixa selecionável de tensões de entradas analógicas
○ A faixa de tensões das entradas analógicas a serem convertidas pode ser
especificada usando o sinal Vref como tensão de referência analógica.
● Conversor D/A de 8 bits.
○ Dois canais de saída
○ Tempo de conversão: 10 µs, máximo (quando a capacitância de carga é
20 pF)
○ Tensão de saída: 0 V a Vref
○ Pode ser definido o modo de parada do módulo
2.4.3 Registradores internos da MPU
14/66
O H8S/2000 possui os registradores internos mostrados na figura 2.6. Existem

dois tipos de registradores:
Registradores gerais e registradores de controle. Os registradores de controle são

um contador de programa (PC) de 24 bits, um registrador de controle estendido de 8 bits
(EXR) e um registrador de código de condição (CCR) de 8 bits.
Figura 5 - Registradores MPU
A MPU conta com oito registradores gerais de 32 bits. Esses registradores gerais
são todos funcionalmente iguais e podem ser usados tanto como registradores de
endereço quanto como registradores de dados. Quando um registrador geral é usado
como um registrador de dados, ele pode ser acessado como um registrador de 32 bits, 16
bits ou 8 bits.
Como registrador de controle há um Program Counter de 24 bits indica o

endereço da próxima instrução que a CPU executará. O comprimento de todas as
instruções da CPU é de 2 bytes (uma palavra), portanto, o bit menos significativo do PC
é ignorado. (Quando uma instrução é buscada, o bit menos significativo do PC é
considerado como 0.)
Por fim, há ainda um registrador de controle estendido (EXR) e um registrador

de código de condição (CCR). O EXR de 8 bits que manipula as instruções LDC, STC,
15/66
ANDC, ORC e XORC. Quando essas instruções, exceto pela instrução STC, são
executadas, todas as interrupções, incluindo NMI, serão mascaradas durante três estados
após a conclusão da execução. Já o CCR de 8 bits contém informações internas de status
da CPU, incluindo um bit de máscara de interrupção (I) e flags de meio carry (H),
negativo (N), zero (Z), overflow (V) e carry (C).
2.4.4 Arquitetura do Set de Instruções do Microprocessador (CISC X RISC)
O projeto do Conjunto de Instruções inicia com a escolha de uma entre duas

abordagens, a abordagem RISC e a CISC. O termo RISC é a abreviação de Reduced
Instruction Set Computer, ou Computador de Conjunto de Instruções Reduzido e CISC
vem de Complex Instruction Set Computer, ou Computador de Conjunto de Instruções
Complexo. Um computador RISC parte do pressuposto de que um conjunto simples de
instruções vai resultar numa Unidade de Controle simples, barata e rápida. Já os
computadores CISC visam criar arquiteturas complexas o bastante a ponto de facilitar a
construção dos compiladores, assim, programas complexos são compilados em
programas de máquina mais curtos. Com programas mais curtos, os computadores CISC
precisam acessar menos a memória para buscar instruções e seriam mais rápidos.
Arquitetura Speedy CISC
A família H8S de 16 bits apresenta alto desempenho proporcionado pela

arquitetura CISC.
• Largura do barramento interno: 16 bits
• Estados básicos de execução de instruções: 1 estado
• Número de instruções: 65
• Frequência máxima de operação: 35 MHz
16/66
A arquitetura da CPU H8S/2200 é notável por sua ênfase na eficiência

energética, incorporando um oscilador de 32 kHz para redução do consumo de energia.
Além disso, oferece uma gama de recursos de comunicação robustos, incluindo 4 canais
SCI, 2 canais I2C, IEBus, SCI de alta velocidade e suporte para USB 2.0. Essa série de
microcomputadores é projetada com uma tensão operacional mínima de 2,2 V,
tornando-a ideal para aplicações de baixo consumo de energia em uma ampla variedade
de setores, como PC peripherals e OA equipment (como terminais de ponto de venda,
impressoras e equipamentos USB), equipamentos industriais (incluindo leitores de
cartões e equipamentos sem fio) e produtos de consumo, como dispositivos relacionados
à saúde eletrônica. Abaixo podemos verificar o diagrama de blocos para uma melhor
visualização da arquitetura.
Figura 6 - Mapa do Microcontrolador
17/66
18/66
2.4.5 Set de instruções
A CPU H8S/2000 possui 65 tipos de instruções. As instruções são classificadas

por função. Abaixo é possível verificar a tabela de instruções com as devidas
classificações.
Tabela 1 - Set de Instruções
19/66
As Tabelas 2.3 a 2.10 do datasheet resumem as instruções em cada categoria

funcional. A notação usada nas tabelas 2.3 a 2.10 são definidas abaixo.
Tabela 2 - Set de Instruções
20/66
3 MEMÓRIA INTERNA E EXTERNA
O microcontrolador HD64F2265FA20V possui dois tipos de memória: ROM e RAM. A

memória ROM é a memória para leitura que pode ser regravada. A memória RAM é
usada para armazenamento temporário de dados durante a execução do programa.
Figura 7 - Mapa de Memória
21/66
3.1 Memória RAM
O HD64F2265FA20V possui uma memória RAM estática de alta velocidade integrado

diretamente no chip. A RAM é conectada a CPU por um barramento de dados de 16
bits, permitindo o acesso rápido pela CPU aos dados.
3.2 Memória Flash
A memória flash está programada 128 bytes por vez. E está organizada da seguinte
forma: 64 Kbytes em 1 bloco, 32 Kbytes em 1 bloco e 4 Kbytes em 8 blocos, e a
memória flash pode ser reprogramada 100 vezes. Existem dois modos de programação
da memória:
· Modo de inicialização (boot mode)
· Modo de programação do usuário (User program mode)
A programação/apagamento integrado pode ser feita no modo boot, no qual o programa

de boot embutido no chip é iniciado para apagar ou programar toda a memória flash. No
modo normal de programação do usuário, blocos individuais podem ser apagados ou
programados. Podendo também ser programado usando um programador PROM.
Função de emulação para memória flash em RAM A emulação em tempo real para
programação de memória flash é possível sobrepondo a memória flash a uma parte da
RAM (vide a figura 1, mostrando diagrama de blocos da memória flash).
22/66
Figura 8 - Diagrama de Bloco da Memória Flash
23/66
Figura 9 - Bloco de Configuração da Memória Flash
24/66
3.3 Modos de Transição
Quando os pinos de modo e o pino FWE são colocados no estado de reset e um

reset-start é executado, este LSI entra em um modo de operação conforme mostrado na
figura 10. No modo de usuário, a memória flash pode ser lida, mas não programada ou
apagada.
Os modos de inicialização, programa do usuário e programador são fornecidos

como modos para gravar e apagar a memória flash.
Figura 10 - Mapa das Transições
25/66
3.3.1 Estado Inicial – Boot Mode
A versão antiga do programa ou os dados permanecem gravados na memória

flash. O usuário deve preparar previamente o programa de controle de programação e o
novo programa aplicativo no host.
Figura 11 - Estado Inicial
26/66
3.3.2 Transferência de programa de controle de programação
Quando o modo de inicialização é inserido, o programa de inicialização neste

LSI (originalmente incorporado no chip) é iniciado e o programa de controle de
programação no host é transferido para a RAM via comunicação SCI. O programa de
inicialização necessário para apagar a memória flash é transferido automaticamente para
a área do programa de inicialização da RAM.
Figura 12 – Transferência
27/66
3.3.3 Inicialização da Memória Flash
O programa de apagamento na área do programa de inicialização (na RAM) é

executado e a memória flash é inicializada (para H'FF). No modo de inicialização, o
apagamento total da memória flash é executado, independentemente dos blocos.
Figura 13 - Inicialização da Memória Flash
28/66
3.3.4 Escrevendo um novo Programa
O programa de controle de programação transferido do host para a RAM é

executado e o novo programa aplicativo no host é gravado na memória flash.
Figura 14 - Nova Aplicação
29/66
4 REGISTRADORES INTERNOS MCU
4.1: Endereços dos Registradores (por módulo funcional, em ordem de

endereço)
Neste tópico, o texto aborda informações relacionadas aos endereços dos registradores
de E/S no chip. As informações incluem:
1- Descrições organizadas por módulo funcional, com os endereços dos registradores
listados em ordem crescente.
2 - Quando os registradores têm uma largura de 16 bits, são fornecidos os endereços dos
bits mais significativos (MSBs).
3- A largura do barramento de dados é especificada.
4 -O número de estados de acesso aos registradores é indicado.
1. A largura do barramento de dados indica a quantidade de bits pela qual o registrador

é acessado:
- Largura do Barramento de Dados: O "barramento de dados" é um conjunto de
condutores ou trilhas dentro de um sistema de computador que permite a transferência
de informações (dados) entre componentes, como processadores, memória e periféricos.
- Quantidade de Bits: A "quantidade de bits" refere-se ao número de unidades de
informação binária (0s e 1s) que podem ser transferidas simultaneamente ao longo desse
barramento. Isso é fundamental porque determina a capacidade de transferência de
dados entre os componentes do sistema.
- Registrador: No contexto em questão, um "registrador" é uma pequena unidade de
armazenamento de dados dentro de um processador ou circuito integrado, que pode ser
usado para realizar várias operações.
- Acesso: O acesso a um registrador envolve a leitura ou gravação de dados nesse
registrador.
Portanto, a frase significa que a "largura do barramento de dados" indica quantos bits
de dados podem ser transferidos de uma só vez quando um registrador é lido ou
gravado.
2. O número de estados de acesso indica a quantidade de estados baseados no clock de

referência especificado:
- Número de Estados de Acesso: Isso se refere à quantidade de fases ou ciclos
necessários para que um dado seja completamente lido ou gravado em um registrador.
30/66
- Clock de Referência: O "clock de referência" é um sinal elétrico periódico que

sincroniza as operações em um sistema de computador. Ele determina a taxa na qual as
operações são executadas.
- Especificado: Isso significa que o número de estados de acesso é baseado em um
valor específico de frequência do clock de referência.
Portanto, a frase significa que o "número de estados de acesso" indica quantos ciclos
do clock de referência são necessários para realizar uma operação de leitura ou gravação
em um registrador, e isso depende da frequência do clock de referência especificada.
Quanto mais estados forem necessários, mais tempo levará para concluir a operação.
Tabela 3 - Registradores Organizados em Ordem Crescente
31/66
32/66
Segue abaixo as especificações gerais de alguns registradores:
Registrador de Contagem de Transferência: muitas vezes abreviado como TCR (do

inglês "Transfer Count Register"), é um componente de hardware comumente
encontrado em sistemas de comunicação e controladores de dispositivos. Sua principal
função é controlar o número de dados ou informações que são transferidos de uma fonte
para um destino durante uma operação de transferência de dados.
- Contagem da Transferência de Dados: Armazena um valor numérico que

representa a quantidade de dados que deve ser transferida de uma área de
memória ou dispositivo de origem para uma área de memória ou dispositivo de
destino. Isso é usado para garantir que a transferência de dados ocorra com
precisão e que a operação pare quando a quantidade desejada de dados tiver sido
transferida.
- Evita Sobrecarga e Subtrabalho: Ajuda a evitar sobrecarga (transferir mais

dados do que o necessário) ou subtrabalho (transferir menos dados do que o
necessário) durante operações de transferência de dados. Isso é crucial para
garantir a integridade dos dados e o desempenho eficiente do sistema.
- Sincronização: Em muitos sistemas, os Registradores de Contagem de

Transferência estão ligados a um relógio ou temporizador, o que significa que a
transferência de dados ocorre em sincronia com um sinal de temporização
específico. Isso garante que os dados sejam transferidos no momento certo.
- Configuração Flexível: Esses registradores normalmente oferecem

flexibilidade na configuração da quantidade de dados a ser transferida,
permitindo que os programadores ou sistemas determinem o tamanho da
transferência com base em requisitos específicos.
- Uso em Diversas Aplicações: Registradores de Contagem de Transferência são

usados em uma variedade de aplicações, como comunicações de dados,
controladores de periféricos, transferências de dados em barramentos de
sistemas, e muitos outros contextos onde a transferência precisa de uma
quantidade específica de dados é necessária.
33/66
LCD Port Control Register: (Registrador de Controle da Porta LCD) é uma parte de
um sistema ou dispositivo que é usado para controlar os aspectos da operação de uma
porta ou interface destinada a um display LCD (Liquid Crystal Display ou Display de
Cristal Líquido).
- Controle de Ativação/Desativação: O registrador pode permitir que você ative

ou desative a porta que está conectada ao display LCD. Isso é útil para
economizar energia quando o display não está em uso.
- Seleção de Modo de Operação: Pode permitir a seleção do modo de operação

da porta, como modo de entrada ou modo de saída. Em alguns casos, também
pode controlar o modo de comunicação com o display LCD, como o modo de 4
bits ou 8 bits.
- Controle de Sinalização: Pode controlar os sinais de controle específicos da

porta, como sinais de leitura, escrita, habilitação, etc. Esses sinais são usados
para enviar comandos e dados para o display LCD.
- Configuração de Parâmetros: Pode permitir a configuração de parâmetros

específicos, como contraste, brilho, orientação de exibição, etc., dependendo das
capacidades do display LCD.
- Interrupção e Status: Pode conter informações sobre o status da porta e

indicadores de interrupção que podem sinalizar eventos importantes
relacionados ao display LCD.
- Proteção e Configuração de Hardware: Pode incluir configurações de

proteção para evitar escrita acidental em áreas de memória importantes do
display LCD e também configurações de hardware para compatibilidade e
desempenho.
- Configurações de Temporização: Pode controlar a temporização das operações

de leitura ou escrita no display LCD, garantindo que os dados sejam transferidos
na taxa correta
34/66
4. 2: Bits dos Registradores
Nessa parte do texto será feito as descrições das as configurações dos bits dos
registradores, seguindo a mesma ordem estabelecida no tópico 1 (ou seja, por módulo
funcional e em ordem crescente de endereços). Algumas informações importantes
incluem:
- As configurações dos bits dos registradores são descritas na mesma ordem

dos Endereços dos Registradores (por módulo funcional, em ordem
crescente de endereços): Isso significa que a documentação segue uma
estrutura organizada, onde as configurações dos bits dos registradores são
explicadas na mesma ordem em que os registradores estão endereçados no
sistema. Cada registrador é detalhado em ordem crescente de endereços,
garantindo uma referência clara e organizada.
- Os bits reservados são indicados por no nome do bit: Quando um bit em um

registrador é reservado, significa que ele não deve ser modificado ou usado em
determinadas circunstâncias. Na descrição, eles indicam visualmente os bits
reservados usando o símbolo "---" no nome do bit, para que os usuários saibam
que esses bits têm um propósito específico e não devem ser alterados.
- Quando os registradores consistem em 16 ou 32 bits, os bits são descritos a

partir do lado dos MSBs: Essa parte da descrição aborda a ordem em que os
bits são explicados quando os registradores têm uma largura de 16 ou 32 bits. Os
bits são descritos começando pelos bits mais significativos (MSBs), que têm um
valor ponderado maior em números binários, e depois avançando para os bits
menos significativos (LSBs).
35/66
Tabela 4 - Registradores de Bit
36/66
4. 3: Estados dos Registradores em Cada Modo de Operação
Neste tópico, o texto aborda os estados dos registradores em diferentes modos de

operação. Alguns pontos-chave são:
- Os estados dos registradores são listados na mesma ordem dos endereços dos
registradores, organizados por módulo funcional e em ordem crescente de endereços.
- Os estados dos registradores descritos são específicos para os modos de operação
básicos.
- Se houver um procedimento de reset específico para um módulo no chip, as instruções
para isso devem ser encontradas em uma seção dedicada a esse módulo específico.
Tabela 5 - Registradores de Estados em cada Modo de Operação
37/66
Initialized: significa que os registradores já foram configurados ou preparados

de acordo com as especificações ou requisitos necessários para começar a funcionar.
Os registradores que estão com “---” mostra que eles também já foram
reservados para uma determinada tarefa/instrução.
5 INTERRUPÇÕES
5.1 Recursos
Este LSI controla interrupções com o controlador de interrupções. O controlador

de interrupções possui as seguintes características:
• Dois modos de controle de interrupção (apenas Grupo H8S/2268)

- Qualquer um dos dois modos de controle de interrupção pode ser
configurado por meio dos bits INTM1 e INTM0 no registro de controle
do sistema (SYSCR).
• Prioridades ajustáveis com IPR (apenas Grupo H8S/2268)

- Um registro de prioridade de interrupção (IPR) é fornecido para ajustar
as prioridades das interrupções. Oito níveis de prioridade podem ser
definidos para cada módulo, exceto NMI. NMI é atribuída a mais alta
prioridade, nível 8, e pode ser aceita a qualquer momento.
• Endereços de vetor independentes

- Todas as fontes de interrupção, exceto WKP7 a WKP0, possuem
endereços de vetor independentes, tornando desnecessário identificar a
fonte no procedimento de tratamento de interrupção.
• Interrupções externas
- Grupo H8S/2268: 14 (NMI, IRQ5 a IRQ3, IRQ1, IRQ0 e WKP7 a
WKP0)
- Grupo H8S/2264: 13 (NMI, IRQ4, IRQ3, IRQ1, IRQ0 e WKP7 a
WKP0)
- NMI é a interrupção de mais alta prioridade e é aceita a qualquer
momento. Pode ser selecionada a borda de subida ou a borda de descida
para NMI. Para IRQ5 a IRQ3, IRQ1 e IRQ0, a detecção de borda de
descida, borda de subida ou ambas, ou detecção de nível, podem ser
selecionadas independentemente.
38/66
- WKP7 a WKP0 são aceitas na borda de descida.

• Controle de DTC (apenas Grupo H8S/2268)
- O DTC pode ser ativado por uma solicitação de interrupção.
- Um diagrama de blocos do controlador de interrupções para o Grupo
H8S/2268 é mostrado na figura 15.
Figura 15 - Diagrama de Blocos do Controle de Interrupções H8S/2268
39/66
5.2 Pinos de Entrada/Saída
Figura 16 - Pinos de Entrada e Saída
40/66
5.3 Descrição dos Registros
Segue abaixo os registradores com seus controles de interrupção:
Figura 17 - Registradores com Controle de Interrupções
SYSCR seleciona o modo de controle de interrupção e a borda detectada para

NMI(Pino de Interrupção não mascarável).
O registro SYSCR (System Control Register) é responsável por configurar o
modo de controle de interrupção e a borda (transição de nível) detectada para as
interrupções não mascaráveis (NMI - Non-Maskable Interrupt) em um sistema ou
dispositivo. Ele permite que você escolha como as interrupções NMI serão tratadas em
termos de detecção de borda (por exemplo, borda de subida ou borda de descida) e em
que modo as interrupções NMI serão processadas. Essas configurações podem ser
importantes para garantir que as interrupções críticas sejam tratadas da maneira correta
pelo sistema.
Com isso será feito a descrição bit a bit do System Control Register(SYSCR):
41/66
Bit 7 - “---”
É um bit reservado, o seu valor de escrita deve sempre ser 0.
Isso indica que o campo ou registro em questão é reservado para uso futuro ou
para fins internos do sistema e não deve ser modificado pelo usuário. Qualquer tentativa
de escrever um valor diferente de 0 nesse campo não terá efeito e pode causar
comportamento indesejado no sistema. Portanto, o usuário deve sempre manter esse
valor como 0 para garantir o funcionamento correto do sistema.
Bit 6 - “---”
É um bit reservado, este bit é sempre lido como 0 e não pode ser modificado.
Isso significa que o bit em questão não possui funcionalidade ativa e,
independentemente de qualquer tentativa de leitura ou escrita, seu valor permanecerá
como 0. Esses bits reservados são geralmente definidos para futuras expansões ou para
manter a compatibilidade com versões anteriores de hardware, e os usuários não têm
controle sobre eles.
Bit 5 - Interrupt Control Mode 1 (INTM1)

O "Modo de Controle de Interrupção 1 (INTM1)" é uma configuração usada
para controlar o tratamento de interrupções em sistemas ou dispositivos quando o sinal
esta em transição de 0 para 1 . Ela influencia como as interrupções são gerenciadas,
mas os detalhes específicos variam dependendo do sistema.
Bit 4 - Interrupt Control Mode (INTM0)

O "Modo de Controle de Interrupção 0 (INTM0)" é uma configuração usada
para controlar o tratamento de interrupções em sistemas ou dispositivos quando o sinal
esta em transição de 1 para 0. Ele afeta como as interrupções são gerenciadas, mas os
detalhes específicos variam dependendo do sistema.
OBS: detalhes sobre o bit 5 e 4.
No Grupo H8S/2268:
● Os bits podem assumir quatro valores diferentes (00, 01, 10, ou 11).
● Quando os bits estão em 00, isso indica o "Modo de controle de interrupção 0",
onde as interrupções são controladas pelo bit I.
● Quando estão em 10, isso indica o "Modo de controle de interrupção 2", onde as
interrupções são controladas pelos bits I2 a I0 e IPR.
● Os valores 01 e 11 são proibidos nesse contexto e não devem ser usados.
Bit 3 - NMI Edge Select (Seleção de Borda Interrupção Não Mascarável)
42/66
Seleciona a borda válida da entrada de interrupção NMI.

0: Uma interrupção é solicitada na borda de descida da entrada NMI
1: Uma interrupção é solicitada na borda de subida da entrada NMI
Bit 2 - Reservado
O valor da escrita deve sempre ser 0.
Bit 1 - Reservado
Este bit é sempre lido como 0 e não pode ser modificado.
Bit 0 - Reservado
O valor da escrita deve sempre ser 0.
5.4 Fontes de Interrupções (Interrupt Sources)
Existem 14 interrupções externas para o Grupo H8S/2268: NMI, IRQ5 a IRQ3,

IRQ1, IRQ0 e WKP7 a WKP0.
Interrupção NMI (Interrupção Não Mascarável): A NMI é a interrupção de
maior prioridade e é sempre aceita pela CPU, independentemente do modo de controle
de interrupção ou do estado dos bits de máscara de interrupção da CPU. O bit NMIEG
no SYSCR pode ser usado para selecionar se uma interrupção é solicitada em uma
borda de subida ou de descida no pino NMI.
Interrupções IRQn (Grupo H8S/2268: n = 5 a 3, 1 e 0:
As interrupções IRQn são solicitadas por um sinal de entrada nos pinos IRQn.
As interrupções IRQn possuem as seguintes características:
Seleção da Borda de Interrupção: Usando o registrador ISCR (IRQ Sense

Control Register), é possível escolher se uma interrupção será gerada quando ocorrer
um nível baixo (sinal de baixa voltagem), uma borda de descida (transição de alta para
baixa), uma borda de subida (transição de baixa para alta) ou ambas as bordas (descida e
subida) nos pinos IRQn. Isso permite flexibilidade na detecção de eventos que acionam
interrupções.
Habilitação e Desabilitação de Solicitações de Interrupção IRQn: O

registrador IER (Interrupt Enable Register) permite habilitar ou desabilitar solicitações
de interrupção específicas para IRQn. Isso significa que você pode controlar quais
eventos ou fontes de interrupção são permitidos ou bloqueados.
Definição do Nível de Prioridade da Interrupção: Em sistemas do Grupo

H8S/2268, você pode configurar o nível de prioridade das interrupções IRQn usando o
43/66
registrador IPR (Interrupt Priority Register). Isso permite que você atribua prioridades
diferentes a diferentes interrupções, ajudando a gerenciar a ordem em que são tratadas
pela CPU.
Indicação do Status de Solicitações de Interrupção IRQn: O registrador ISR

(Interrupt Status Register) mostra o status das solicitações de interrupção IRQn. Isso
permite que o software saiba quais interrupções foram solicitadas e ainda não tratadas.
Além disso, as bandeiras no ISR podem ser limpas (definidas como 0) por software
quando as interrupções são tratadas ou quando você deseja reiniciar a detecção.
Esses recursos permitem um controle preciso e flexível das interrupções IRQn

em sistemas embarcados, facilitando o gerenciamento de eventos críticos e o controle
do fluxo de execução do programa.
OBS:
IRQ Significa "Interrupt Request" (Solicitação de Interrupção).
"IRQn" indica uma solicitação de interrupção particular, onde "n" representa
um número de interrupção específico.
Um diagrama de blocos das interrupções IRQn é mostrado logo abaixo:
Figura 18 - Diagrama de blocos das Interrupções IRQn
O tempo de configuração para IRQnF é mostrado logo abaixo:
Figura 19 - Ajuste de Tempo de Configuração
44/66
Detecção de Interrupções IRQn: A detecção das interrupções IRQn não

depende se o pino associado foi configurado como entrada ou saída. Isso significa que,
mesmo que o pino esteja configurado como saída (para enviar dados) ou como entrada
(para receber dados), as interrupções IRQn ainda podem ser acionadas por eventos
específicos, como bordas de descida ou subida, por exemplo.
Evitar a Configuração do Pino como Saída: Se um pino estiver sendo usado

como entrada de interrupção externa, evite configurá-lo como saída (DDR = 0).
Configurar o pino como saída poderia potencialmente causar conflitos ou
comportamento inesperado, já que você estaria tentando enviar dados pelo pino ao
mesmo tempo em que ele é usado para detecção de interrupções.
Uso Simultâneo como I/O: Se um pino está configurado como entrada de

interrupção externa, ele ainda pode ser usado como um pino de entrada/saída (I/O) para
outras funções. No entanto, é importante ter cuidado para não interferir com a detecção
de interrupção ao usar o pino para outras finalidades.
IRQnF Interrupt Request Flag: A bandeira de solicitação de interrupção

IRQnF é definida como 1 quando a condição de configuração específica é satisfeita,
independentemente das configurações no registrador IER (Interrupt Enable Register).
Isso significa que a flag IRQnF será ativada sempre que a condição predefinida ocorrer,
independentemente de a interrupção estar habilitada ou desabilitada.
Referência Apenas às Bandeiras Necessárias: Como resultado, ao programar

e controlar interrupções, você só precisa prestar atenção às bandeiras de interrupção que
são relevantes para sua aplicação específica. Você não precisa se preocupar com a
habilitação ou desabilitação das interrupções para determinar se a flag IRQnF é
definida; ela será definida quando a condição ocorrer.
45/66
6 ENTRADAS E SAÍDAS (PINOS E/OU PORT’S)
O Grupo H8S/2268 possui dez portas de E/S (portas 1, 3, 7, F, H e J a N) e duas

portas de apenas entrada (portas 4 e 9).
Os pinos de cada porta também possuem outras funções, como pinos de
entrada/saída ou interrupção de entrada de módulos periféricos no chip. Cada porta de
E/S inclui um registrador de direção de dados (DDR) que controla entrada/saída, um
registrador de dados (DR) que armazena dados de saída e um registro de porta (PORT)
usado para ler os estados dos pinos. Portas de apenas entrada não possuem registros
DDR e DR. A porta J possui uma função MOS pull-up de entrada integrada e um
registro de controle MOS pull-up de entrada (PCR) para controlar o estado
ligado/desligado do MOS pull-up de entrada. A porta 3 inclui um registro de controle de
drenagem aberta (ODR) que controla o estado ligado/desligado da saída buffer PMOS.
Todas as portas de E/S podem acionar uma única carga TTL e uma carga capacitiva de
30 pF. Os pinos P34 e P35 na porta 3 são saídas push pull NMOS. Os pinos IRQ e WKP
são entradas de gatilho Schmitt. Pinos PH0 a PH3 e portas J a N no H8S/2268.
As figuras abaixo representam a tabela de descrição de cada porta. Para um
maior detalhamento sobre as portas de E/S confira as sessões 9.1 a 9.12 do datasheet.
46/66
Figura 20 - Pinos e Ports
47/66
Figura 21 -
Pinos e Ports (2)
Figura 22 -
Pinos e Ports (3)
48/66
7 TEMPORIZADORES - TIMERS
Está seção irá descrever os temporizadores presentes no microcontrolador

HD64F2265FA20V, ele possui um módulo temporizador integrado de 8 bits com quatro
canais TMR_0, TMR_1, TMR_2 e TMR_3, operando com base em um contador de 8
bits e um temporizador de recarga de 8 bits com quatro canais (TMR_4).
7.1 Descrição TMR_0 E TMR_1
49/66
Figura 23 - Diagrama de Blocos do Modulo Timer de 8 bits
O módulo temporizador de 8 bits pode ser usado para contar eventos externos e como
um temporizador multifuncional em uma variedade de aplicações, como geração de
reinicialização de contador, solicitações de interrupção e saída de pulso com um ciclo de
trabalho arbitrário usando um sinal de comparação com dois registros.
7.1.2 Características do Timer
• Seleção de fontes de clock.

• Três formas de apagar os contadores.
• Saída de temporizador controlada por dois sinais de comparação.
• Cascata dos dois canais
• Múltiplas fontes de interrupção para cada canal.
• Geração de gatilho de início de conversão A/D.
• O modo de parada do módulo pode ser definido.
O temporizador de 8 bits possui os seguintes registros:
• Contador do temporizador_0 (TCNT_0)

• Registro de constante de tempo A_0 (TCORA_0)
• Registrador de constante de tempo B_0 (TCORB_0)
• Registrador de controle de temporizador_0 (TCR_0)
• Registro de controle/status do temporizador_0 (TCSR_0)
• Contador do temporizador_1 (TCNT_1)
• Registro de constante de tempo A_1 (TCORA_1)
• Registrador de constante de tempo B_1 (TCORB_1)
• Registro de controle de temporizador_1 (TCR_1)
• Registro de controle/status do temporizador_1 (TCSR_1).
50/66
7.2 Operação
• Saída de pulso
1. Defina TCR em CCR1 como 0 e CCLR0 como 1 para limpar TCNT por meio de uma
comparação de TCORA.
2. Defina os bits OS3 para OS0 no TCSR como B'0110 para gerar 1 por uma
correspondência de comparação TCORA e 0 por uma correspondência de comparação
TCORB.
Pelas configurações acima, as formas de onda com o ciclo de TCORA e a largura de
pulso de TCORB podem ser emitidas sem intervenção de software.
Figura 24 - Exemplo de um Pulso de Saída
7.2.1 Tempo de operação
• Tempo de incremento TCNT

A Figura 11.3 mostra o tempo de contagem do TCNT com fonte de relógio interna. A
Figura 11.4 mostra o tempo de incrementação do TCNT com fonte de clock externa. A
largura de pulso do relógio externo para o incremento na borda única deve ter pelo
menos 1,5 status e pelo menos 2,5 estados para incrementação em ambas as bordas. O
contador não aumentará corretamente se a largura do pulso for menor que esses valores.
51/66
Figura 25 - Tempo de Contagem do Clock interno de Entrada
Figura 26 - Tempo de Contagem do Clock Externo de Entrada
• Tempo de configuração de CMFA e CMFB quando ocorre uma correspondência de

comparação.
Os sinalizadores CMFA e CMFB no TCSR são definidos como 1 por um sinal de
comparação gerado quando os valores TCOR e TCNT coincidem. O sinal de
comparação-correspondência é gerado no último estado em que a correspondência é
verdadeira, pouco antes de o contador do temporizador ser atualizado. Portanto, quando
TCOR e TCNT coincidem, o sinal de comparação-correspondência não é gerado até a
próxima entrada de clock de incrementação. A Figura 11.5 mostra o tempo de
configuração do sinalizador CMF.
52/66
Figura 27 - Tempo da Configuração CMF
• Tempo de saída do temporizador quando ocorre uma comparação.

Quando ocorre uma correspondência de comparação, a saída do temporizador muda
conforme especificado pelos bits de seleção de saída (OS3 a OS0) no TCSR. A Figura
11.6 mostra o tempo quando a saída é definida para alternar na comparação de
correspondência A.
Figura 28 - Tempo do Timer de Saída
• Tempo de limpeza da correspondência de comparação quando ocorre uma

correspondência de comparação.
O TCNT é apagado quando ocorre a correspondência de comparação A ou B,
dependendo da configuração dos bits CCLR1 e CCLR0 no TCR. A Figura 11.7 mostra
o tempo desta operação.
Figura 29 - Tempo do Clear Compare-Match
53/66
• Tempo de reinicialização externa do TCNT

O TCNT é apagado na borda ascendente de uma entrada de reset externa, dependendo
das configurações dos bits CCLR1 e CCLR0 no TCR. A largura do pulso de
compensação deve ser de pelo menos 1,5 estados. A Figura 11.8 mostra o tempo desta
operação.
Figura 30 - Tempo do Clear Externo do Reset de Entrada
• Configuração de tempo de sinalização de estouro (OVF)

OVF no TCSR é definido como 1 quando a contagem do temporizador ultrapassa o
limite (muda de H'FF para H'00). A Figura 11.9 mostra o tempo desta operação.
Figura 31 - Tempo de Configuração de OVF
54/66
7.3 Temporizador de recarga de 8 bits
Temporizador de recarga de 8 bits (TMR_4) (somente grupo H8S/2268)
O temporizador de recarga de 8 bits compreende um contador crescente de 8 bits com

quatro canais e tem duas funções, a função de intervalo e a função de recarga
automática.
Recursos:
• Seleção de fontes de relógio
- Selecionado entre 14 relógios internos (φ/32768, φ/8192, φ/2048, φ/512,

φ/128, φ/32, φ/8, φ/2, φSUB/256, φSUB/128, φSUB/64 , φSUB/32, φSUB/8 e
φSUB/2) e um relógio externo.
• Interrupções solicitadas por estouro de contador.
• Operação com conexão em cascata (quanto menor o número do canal, maior o bit no
temporizador conectado)
- Conexão de dois temporizadores (canais 4 e 5, canais 5 e 6 ou canais 6 e 7): O

módulo funciona como um temporizador de 16 bits
- Conexão de três temporizadores (canais 4 a 6 ou canais 5 a 7): O módulo

funciona como um temporizador de 24 bits
- Conexão de quatro temporizadores (canais 4 a 7): O módulo funciona como

um temporizador de 32 bits
• O modo de parada do módulo pode ser definido
- Na inicialização, o temporizador de recarga de 8 bits é interrompido. O acesso

ao registro é habilitado cancelando o modo de parada do módulo.
55/66
A Figura 32 mostra um diagrama de blocos do temporizador de recarga de 8 bits.
Figura 32 – Diagrama de Bloco do Timer de Recarga de 8 bits
56/66
8 WATCHDOG TIMER
8.1 Recursos
• Selecionável entre oito relógios de entrada do contador para WDT_0

Selecionável entre 16 relógios de entrada do contador para WDT_1
• Alternável entre o modo de temporizador de observação (watchdog timer) e o modo
de temporizador de intervalo
No modo de temporizador de observação

• Se o contador em WDT_0 transbordar, é possível selecionar se este LSI(Integrated
System on a Chip) é reiniciado internamente ou não.
• Se o contador em WDT_1 transbordar, é possível selecionar se este LSI é reiniciado
internamente ou se a interrupção interna NMI (Nonmaskable interrupt / interrupção não
mascarável) é gerada.
No modo de temporizador de intervalo
• Se o contador transbordar, o WDT gera uma interrupção de temporizador de
intervalo (WOVI : Interval timer interrupt request generation).
8.2 Visão Geral
Descrições dos Registradores

O WDT possui os seguintes registradores. Para evitar sobrescrita acidental, TCSR e
TCNT devem ser escritos por um método diferente dos registradores normais. Para
obter detalhes, consulte a seção 12.5.1, Notas sobre Acesso aos Registradores.
• Contador de temporizador (TCNT)
• Registrador de controle/status do temporizador (TCSR)
• Registrador de controle/status de reinicialização (RSTCSR)
57/66
Contador de Temporizador (TCNT)

O TCNT é um contador ascendente de 8 bits que pode ser lido e escrito. O TCNT é
inicializado com o valor H'00 quando o bit TME em TCSR é definido como 0.
1. **Contador de Temporizador (TCNT)**: O TCNT é um registrador de 8 bits usado

para contar eventos ou intervalos de tempo. Ele é "lido/gravável", o que significa que
você pode ler o valor atual do contador e escrever um valor específico nele, se
necessário.
2. **Inicialização do TCNT**: O trecho menciona que o TCNT é inicializado com o

valor hexadecimal H'00 quando o bit TME no registrador de controle/status do
temporizador (TCSR) é definido como 0. Isso significa que quando você desabilita a
função de temporizador (definindo TME como 0), o TCNT é reiniciado com o valor 0.
3. **Bit TME em TCSR**: O TCSR (registrador de controle/status do temporizador) é

outro registrador que controla o funcionamento do temporizador. O trecho faz referência
ao bit TME neste registrador. Se o bit TME for definido como 0, isso indica que a
função do temporizador está desabilitada e, como resultado, o TCNT é reiniciado com o
valor 0.
Em resumo, o TCNT é um registrador de 8 bits usado como um contador de tempo.

Quando você desativa a função de temporizador, o TCNT é reinicializado com 0,
conforme controlado pelo bit TME no registrador de controle/status do temporizador
(TCSR). Isso permite que você comece a contar a partir de 0 quando o temporizador é
reativado.
58/66
WDT em 0
Figura 33 - Diagrama de Blocos do WDT 0
TCSR_0: Registrador de controle/status do temporizador 0, a ele pode ser

atribuído as seguintes funções:
Controle do Temporizador: O TCSR_0 permite configurar e controlar o

funcionamento do Timer 0. Isso pode incluir a definição do modo de operação
do temporizador, como contador ascendente ou descendente, e a escolha da
fonte de clock que o alimenta.
Monitoramento do Status do Temporizador: O TCSR_0 geralmente inclui bits ou

flags que indicam o status do Timer 0. Isso pode incluir flags que sinalizam
quando o temporizador atingiu seu valor máximo (estouro), quando uma
comparação foi bem-sucedida, ou quando uma interrupção relacionada ao
temporizador ocorreu.
Interrupções e Reset: O TCSR_0 pode ser usado para habilitar ou desabilitar

interrupções associadas ao Timer 0. Além disso, ele pode estar envolvido no
controle de reinicializações (resets) do Timer 0 em certas condições, como um
estouro do contador.
59/66
Configuração de Parâmetros: O registro pode permitir a configuração de

parâmetros específicos relacionados ao Timer 0, como valores iniciais do
contador ou valores de comparação.
RSTCSR: Registrador de controle/status de reinicialização
Controle de Reinicialização: O RSTCSR permite que o sistema controle o

processo de reinicialização. Isso pode incluir a capacidade de iniciar uma
reinicialização do sistema de forma programada, como quando um evento
específico ocorre ou uma condição de erro é detectada.
Monitoramento de Causas de Reinicialização: O registrador registra

informações sobre a causa da reinicialização. Pode incluir bits ou flags que
indicam se a reinicialização ocorreu devido a um erro de software, uma condição
de falha de hardware, um comando externo, ou outras circunstâncias específicas.
Controle de Integridade do Sistema: O RSTCSR pode estar envolvido na

verificação da integridade do sistema após uma reinicialização. Ele pode
fornecer informações sobre a última operação antes da reinicialização, ajudando
a determinar se a reinicialização foi bem-sucedida ou se há problemas
persistentes.
Configuração de Parâmetros: Em alguns sistemas, o RSTCSR pode permitir a

configuração de parâmetros relacionados à reinicialização, como o tempo de
espera entre reinicializações consecutivas ou ações específicas a serem tomadas
após a reinicialização.
Geração de Sinais de Reinicialização: O registrador pode ser usado para gerar um
sinal de reinicialização que é enviado a outros componentes do sistema, como o
processador central, para efetivamente reiniciar o sistema.
Notas:
1. O tipo de sinal de reinicialização interno depende de uma configuração de registro.
2. Quando um sub-relógio está em operação, φ será φSUB.
60/66
WDT em 1
Figura 34 - Diagrama de Blocos do WDT 1
TCSR_1: Registrador de controle/status do temporizador 1 (obs: segue o mesmo padrão

do wdt_0)
TCNT_1: Contador de temporizador 1
Nota: * O tipo de sinal de reinicialização interno depende de uma configuração de
registro.
61/66
9 RECURSOS DISPONÍVEIS PARA O DESENVOLVIMENTO DE
APLICAÇÕES
Recursos: A Renesas possui um kit de ferramentas para desenvolvimento da memória

Flash. O Flash Development Toolkit (FDT) da Renesas é um utilitário fácil de usar para
programar seu código na memória flash no chip dos MCUs H8. Você pode criar espaços
de trabalho para combinar vários arquivos s-record em um baixe a imagem e salve as
configurações de conexão para gerenciar facilmente a programação do dispositivo.
Figura 35 - Kit de Desenvolvimento
62/66
Eles também oferecem a opção de um kit de avaliação e desenvolvimento (EDKs) que

seria um kit para microcontroladores de baixo custo da Renesas, como o E8. Onde vem
uma placa de EDK e um CD-ROM.
Eles também possuem uma ferramenta de depuração em tempo real. Os emuladores

no chip se conectam ao sistema alvo por meio de uma interface que pode ser usada tanto
para depurar o sistema quanto para programar a memória flash no chip do MCU.
Figura 36 - Emulator E6000
63/66
Além do software para fazer a programação do microcontrolador.
Figura 37 - Software de Desenvolvimento da Renesas
As aplicações da família H8S/2200 são diversas, vide exemplos:
Computação: Controladores de teclado, dispositivos USB escravos, conversores em

modo serial, monitores de energia.
Medição: Medidores elétricos, medidores de gás, medidores de água, termostatos.
Médica: Monitores de glicose, monitores de bomba de medicamentos, monitores de

frequência cardíaca, bombas IV ambulatoriais.
Industrial/Comercial: Equipamentos de teste de emissões, instrumentos de diagnóstico

automotivo, registradores de dados, scanners de código de barras.
Rede/Comunicação: Conversores de protocolo de comunicação, sistemas GPS.
64/66
10 CONCLUSÕES
Com tudo, hoje temos uma indústria de microcontroladores em grande expansão,

a Renesas é uma das principais empresas do ramo, e vemos uma grande evolução dela
com o tempo.
Com grandes criações e aumentando cada vez mais sua importância no mercado,
disputando com empresas como a Microchip por exemplo, embora sejam públicos
distintos, a Renesas é mais voltada para área da indústria.
Concluindo, o constante crescimento previsto para os próximos anos reflete a

robustez e relevância contínuas desses dispositivos para a humanidade, mesmo diante de
desafios. A demanda permanece alta, o que impulsiona a busca por profissionais
qualificados na aplicação de microcontroladores e microprocessadores para desenvolver
aplicações e resolver problemas de engenharia.
65/66
11 ANEXOS
Datasheet do Microcontrolador: Link
66/66

Tpe Mcu - Hd64f2265fa20v

Enviado por

Dados do documento

Título original

Direitos autorais

Formatos disponíveis

Compartilhar este documento

Compartilhar ou incorporar documento

Opções de compartilhamento

Você considera este documento útil?

Este conteúdo é inapropriado?

Direitos autorais:

Formatos disponíveis

Tpe Mcu - Hd64f2265fa20v

Enviado por

Direitos autorais:

Formatos disponíveis

UNIVERSIDADE FEDERAL DE MATO GROSSO

1 201811902023 Otávio Dantas Leal

2 202121901058 João Vinícius de Souza Ferreira

3 202021901019 Gabriel de Souza Fialho

Prof. Dr. Jésus Franco Bueno

Cuiabá, julho de 2023.

Pesquisa sobre Microcontroladores

MCU – Microcontroller Unit

Trabalho de pesquisa apresentado na disciplina de

Figura 1 - Encapsulamento H8S/2265........................................................................8

Figura 30 - Tempo do Clear Externo do Reset de Entrada......................................52

Tabela 1 - Set de Instruções.....................................................................................18

2 Descrição das principais características do Microcontrolador (MCU)...........................8

2.1 Fabricante/Fornecedor (site), Datasheet (link)........................................................8

2.2 Encapsulamentos (denominação, imagem).............................................................8

2.3 Arquitetura do Microcontrolador (MCU)..............................................................10

2.4 Identificação e características do Microprocessador (MPU).................................10

2.4.1 Arquitetura do Microprocessador (VON NEUMANN X HARVARD)..........12

2.4.2 Tamanho da capacidade do Processador (bits da arquitetura do AD e DB)....13

2.4.3 Registradores internos da MPU.......................................................................14

2.4.4 Arquitetura do Set de Instruções do Microprocessador (CISC X RISC)........16

2.4.5 Set de instruções..............................................................................................18

3 Memória interna e externa.............................................................................................20

3.1 Memória RAM...........................................................................................................21

3.2 Memória Flash............................................................................................................21

3.3 Modos de Transição....................................................................................................24

3.3.1 Estado Inicial – Boot Mode.................................................................................25

3.3.2 Transferência de programa de controle de programação.....................................26

3.3.3 Inicialização da Memória Flash...........................................................................27

3.3.4 Escrevendo um novo Programa...........................................................................28

4 Registradores internos MCU.........................................................................................29

4.1: Endereços dos Registradores (por módulo funcional, em ordem de endereço)........29

4. 2: Bits dos Registradores..............................................................................................33

4. 3: Estados dos Registradores em Cada Modo de Operação.........................................35

5.2 Pinos de Entrada/Saída............................................................................................38

5.3 Descrição dos Registros............................................................................................39

5.4 Fontes de Interrupções (Interrupt Sources)................................................................41

6 Entradas e Saídas (Pinos e/ou Port’s)............................................................................44

7.1 Descrição TMR_0 E TMR_1.....................................................................................47

7.1.2 Características do Timer......................................................................................48

7.2.1 Tempo de operação..............................................................................................49

7.3 Temporizador de recarga de 8 bits.............................................................................53

8.2 Visão Geral.................................................................................................................55

9 Recursos disponíveis para o desenvolvimento de Aplicações......................................60

Pesquisa sobre Microcontroladores (MCU – MicroController Unit)

2 DESCRIÇÃO DAS PRINCIPAIS CARACTERÍSTICAS DO

2.1 Fabricante/Fornecedor (site), Datasheet (link)

O microcontrolador a ser explanado pertence à série H8S/2000 da Renesas,

2.2 Encapsulamentos (denominação, imagem)

Figura 1 - Encapsulamento H8S/2265

Utiliza um encapsulamento Quad Flat Package (QFP), também conhecido como

2.3 Arquitetura do Microcontrolador (MCU)

2.4 Identificação e características do Microprocessador (MPU)

● Arquitetura de registradores gerais

2.4.1 Arquitetura do Microprocessador (VON NEUMANN X HARVARD)

Figura 3 - Arquitetura Havard

As arquiteturas Harvard e Von Neumann dizem respeito à forma como a

Já na arquitetura Von Neumann, há apenas um barramento de dados e endereços,

Neste caso, as instruções estariam em uma faixa de endereços que ative a

A arquitetura Harward é bastante utilizada nos microcontroladores pelo fato das

2.4.2 Tamanho da capacidade do Processador (bits da arquitetura do AD e DB)

● Conversor A/D de 10 bits.

○ Tempo de conversão: 6,3 µs por canal (na operação a 20,5 MHz)