CIRCUITOS INTEGRADOS NA PRATICA

Introdução ________________________________ Página 01

Sistemas de numeração ____________________ Página 02
Nível lógico _______________________________ Página 02
Operações lógicas _________________________ Página 02
Famílias lógicas ___________________________ Página 05
Família TTL _______________________________ Página 05
Família CMOS _____________________________ Página 09
Interface TTL/CMOS e CMOS/TTL _____________ Página 10
Portas lógicas e Circuitos Combinacionais _____ Página 10
Portas lógicas da família TTL ________________ Página 10
Portas lógicas da família CMOS ______________ Página 13
Disparadores SCHMITT _____________________ Página 17
Circuitos seqüenciais FLIP-FLOP´s ___________ Página 19
Multivibradores ____________________________ Página 24
Contadores digitais ________________________ Página 27
Registradores de deslocamento ______________ Página 32
Decodificadores ___________________________ Página 36
Memórias _________________________________ Página 38
Conversores D/A e A/D ____________________ Página 40
Para ir rapidamente para uma página selecione o campo com o N.º da página, digite o N.º da página e dê
ENTER.

Introdução

O que é um CI? Um CI(Circuito Integrado) é um chip de silício no qual estão gravados os

condutores e componentes, como transistores, diodos, resistores, capacitores, etc. – formando
um circuito eletrônico com determinada função. Possui terminais para montar na placa do
projeto. Aqui vamos estudar os CI’s Lógicos.
Um pouco da história. Já no projeto dos primeiros computadores nos anos 30, perceberam
que isso somente seria possível dividindo o projeto global em blocos lógicos com determinada
função. Naquela época isso se fazia com válvulas, depois, nos anos 50 com o desenvolvimento
de semicondutores, os blocos lógicos fundidos em resina, e ai veio a era dos cartões, ambos
construídos com componentes discretos, como transistores, diodos, etc. A grande revolução
veio nos anos 70 com os programas espaciais, precisando de blocos lógicos com menor peso
possível. Foi desenvolvida a tecnologia de Circuitos Integrados onde os componentes fazem
parte integrante do chip.
O que é uma função lógica? Se entende como função lógica quando os níveis lógicos
aplicados a(s) entrada(s) de um dispositivo lógico (porta lógica) resultam em alteração do nível
lógico da saída de acordo com a função predeterminada pelo tipo de porta lógica. Funções
lógicas podem ser construídas não somente com componentes eletrônicos e circuitos
integrados mas também com outros sistemas como comandos de reles, contatores, sistemas
pneumáticos, hidráulicos e até mecânicos. Um exemplo simples de função lógica de sistema
mecânica com uma balança de dois pratos. Vamos chamar um dos pratos de ENTRADA e o
outro de SAÍDA, se forçamos o prato de ENTRADA para baixo ele vai estar no nível lógico Ø,
como o prato de SAÍDA subiu, então ele se encontra no nível lógico 1. Suspendendo o prato de
ENTRADA ele vai estar no nível lógico 1 e consequentemente a SAÍDA estará no nível lógico Ø.
Como se vê, a SAÍDA sempre esta em nível lógico inversa a da ENTRADA. Chamamos isso de
função lógica NOT ou inversor. Com um pouco de conhecimento mecânico podemos construir
portas lógicas mecânicas com qualquer função lógica.
 A grande diferença entre o circuito integrado e outros sistemas não esta na função e sim
no seu tamanho e principalmente a velocidade de comutação.

Sistemas de numeração

O sistema de base 10 todo mundo conhece, afinal usamos para os cálculos do dia-a-dia porém
nada impedi de usarmos sistemas de numeração de qualquer base de número inteiro e maior,
que 1.
Os sistemas principais usados com CI´s lógicos são:
SISTEMA BASE ALGARISMOS
Binário ou BCD 2 0e1
Decimal 10 0,1, 2, 3, 4, 5, 6, 7, 8 e 9
Hexadecimal 16 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E e F
Decimal Binário BCD Hexadecimal
0 0000 0
1 0001 1
2 0010 2
3 0011 3
4 0100 4
5 0101 5
6 0110 6
7 0111 7
8 1000 8
9 1001 9
10 1010 A
11 1011 B
12 1100 C
13 1101 D
14 1110 E
15 1111 F
Como se vê, um número BCD de 4 bits só pode contar de 0 até 15. Para nós isso é suficiente,
pois os contadores usuais só tem no máximo essa capacidade. Quando se precisa contar mais,
usa-se vários contadores em cascata.

Nível lógico

A saída de um circuito lógico pode ter vários níveis lógicos.

- 1 ( ou HI, ou VERDADEIRO, ou ON, etc. )
- Ø ( ou LO, ou FALSO, ou OFF, etc. )
- Alta impedância ou TRI-STATE
P/Ex. Um circuito alimentado com 5 Volts – se a saída está com +5 Volts, então está com nível
lógico 1, porém se a saída esta com 0 Volt então está com nível Ø.
Lógica positiva : Com 5 Volts = Estado lógico 1 e com 0 Volts estado lógica Ø
Lógica negativa em contrário – raramente usado

Operações lógicas

Um CI pode ter vários circuitos chamados de Portas - em inglês GATE, que trabalham
independente um do outro. A alimentação dos CI’s é contínua ou seja assim, que a placa está
energizada todos os CI’s são alimentados. Geralmente não se prevê a alimentação dos CI’s no
projeto do esquema, só no projeto da placa.
Operação NÃO - em inglês NOT
Função inversor – ou seja se a Entrada A esta com nível 1 a saída Y fica com Ø e vice-
versa.
Tabela de verdade para NOT Símbolo para NOT
A Y
Ø 1
1 Ø
 Operação E - em inglês AND
A operação AND é definida da seguinte maneira: A saída é igual a 1 somente se todas as
entradas forem iguais a 1. As entradas são A e B e a saída é Y. Uma porta AND pode ter até 8
entradas.
Tabela de verdade para AND Símbolo para AND
A B Y
Ø Ø Ø
Ø 1 Ø
1 Ø Ø
1 1 1

Operação OU - em inglês OR
A operação OU é definida da seguinte forma: A saída é igual a 1 se uma ou mais entradas forem
iguais a 1. As entradas são A e B e a saída é Y. Isso é equivalente a dizer que a saída será igual a
Ø somente se todas as entradas forem iguais a Ø.
Tabela de verdade para OR Símbolo para OR
A B Y
Ø Ø Ø
Ø 1 1
1 Ø 1
1 1 1

As operação AND, OR e NOT são as operações básicas e todas as demais delas derivam.
Pode construir qualquer circuito lógico somente com eles.

Operação NÃO-E - em inglês NAND

A operação NAND é o inverso da AND. Assim a saída Y será igual a Ø somente se, todas
as entradas forem iguais a 1.

Tabela de verdade para NAND Símbolo para NAND

A B Y
Ø Ø 1
Ø 1 1
1 Ø 1
1 1 Ø

A porta NAND é chamada também de Bloco Lógico Universal, pois podem ser realizadas
as três funções básicas com eles, isso significa que qualquer circuito lógico pode ser
construído usando apenas este tipo de porta.

Função NOT a partir de porta NAND

Função AND a partir de portas NAND

Função OR a partir de portas NAND

 Operação NÃO-OU - em inglês NOR
A operação NOR é o inverso da OR. Assim a saída Y será igual a 1 somente se todas as
entradas forem iguais a Ø.

Tabela de verdade para NOR Símbolo para NOR

A B Y
Ø Ø 1
Ø 1 Ø
1 Ø Ø
1 1 Ø

A porta NOR também é chamada de Bloco Lógico Universal, pois podem ser realizadas as
três funções básicas com ele, isso significa que qualquer circuito lógico pode ser construído
usando apenas este tipo de porta.

Função NOT a partir de porta NOR

Função AND a partir de portas NOR

Função OR a partir de portas NOR

Operação - OR Exclusivo - em inglês EXCLUSIVE-OR ou EXOR

Importante função lógica com duas entradas, que encontra grande aplicação pratica em
circuitos digitais, como por exemplo somadores e geradores de paridade.
A saída Y será igual a 1 somente se as variáveis de entrada forem diferentes.

Tabela de verdade para EXOR Símbolo para EXOR

A B Y
Ø Ø Ø
Ø 1 1
1 Ø 1
1 1 Ø

Operação – NOR Exclusivo - em inglês EXCLUSIVE-NOR ou EXNOR

Importante função lógica com duas entradas, é a chamada função coincidência.
Esta função é o inverso da função EXOR e a sua saída Y será a 1 somente se as variáveis da
entrada forem iguais.
Tabela de verdade para EXNOR Símbolo para EXNOR
A B Y
Ø Ø 1
Ø 1 Ø
1 Ø Ø
1 1 1
 Famílias lógicas

Entre as diferentes famílias lógicas, só há dois tipos que nos interessam: TTL e CMOS.
Embora as duas façam a mesma coisa, a diferença entre elas é grande.

A família TTL:
A série 74xx é de uso Geral - Faixa de temperatura de 0ºC ate +70 ºC.
A série 54xx é de uso militar - Faixa de temperatura de -55ºC ate +125 ºC.

A família CMOS
A série 54C/74C correspondem diretamente aos seus homônimos da serie 54/74 TTL
O tipo 54C opera na faixa de temperatura de –55ºC a +125ºC, enquanto a série 74C opera na faixa
de temperatura de –40ºC a +85ºC.
A série 4000 A (Standard) opera na faixa de temperatura de –55ºC a +125ºC
A série 4000 B (Buffered) opera na faixa de temperatura de –55ºC a +125ºC

Comparação entre TTL e CMOS.

Os CI’s TTL operam a partir de Vcc 5 ± 0,25V que deve ser bem regulada e consomem uma
potência relativamente elevada da ordem de 10 mW por porta lógica. Apresentam altas
velocidades de comutação, com um atraso de apenas 10 ns por porta.
Já os CI’s CMOS podem operar com tensões de alimentação Vcc entre 3V e 15V (série
4000B até 18V) e tem um baixíssimo consumo da ordem de apenas 10 nW por porta, por isso é
indicado especialmente para circuitos alimentados com pilhas. O atraso da propagação depende
da alimentação, mas é de várias dezenas de ns por porta.
No que diz a respeito de imunidade de ruído, os CI’s TTL tem margem de ruído garantido
de 0,4 V, enquanto para CMOS esta margem é bem maior, tipicamente 45% de Vcc; assim os
circuitos integrados CMOS se prestam a aplicações em ambientes com alto nível de ruído
elétrico.

FAN-OUT
TTL: Numa aplicação pratica, a saída de uma porta estará ligada às entradas das diversas
outras envolvendo uma série de correntes. No estado lógico Ø de uma porta TTL é capaz de
drenar 16 mA do circuito a ela ligado, ao passo que uma entrada no estado lógico Ø fornece uma
corrente de no máximo 1,6 mA. Concluímos que uma saída é capaz de absorver a corrente
fornecida por até 10 entradas e dizemos, que o FAN-OUT do CI é 10 no estado lógico Ø . No
estado lógico 1 uma saída fornece no máximo 400 µA, enquanto uma entrada drena no máximo
40 µA . Novamente, a saída é capaz de fornecer corrente de até 10 entradas e assim dizemos que
o FAN-OUT é igual a 10 no estado lógico 1.
CMOS:
Para o CMOS o FAN-OUT é essencialmente infinito e o fator, que limita o número de
entradas que pode ser ligado a uma saída é a velocidade da comutação, já que durante a
comutação as entradas fornecem uma corrente bem maior, porém para pequenos projetos uma
saída pode ser ligada a centenas de entradas sem se preocupar com isso.

O valor FAN-OUT só é valido, quando a saída está ligada as entradas do CI’s da mesma
família. Para conectar Ci’s a outras famílias deve verificar os dados técnicos da fabricante dos
CI’s.

Família TTL

A grande maioria dos circuitos integrados TTL pertence às séries 54 e 74, introduzidos
originalmente pela Texas Instruments e hoje são um padrão da indústria, fornecidas por
diversos fabricantes.
A série 54 é de uso militar e opera na faixa de temperatura de –55ºC a +125ºC, com uma
tensão de alimentação de 5 ± 0,5V.
A série 74 é de uso geral, operando na faixa de temperatura de 0ºC a +70ºC, com
alimentação de 5 ± 0,25V.
Há centenas de funções disponíveis nas séries 54/74, abrangendo portas, flip-flops,
decodificadores, contadores, etc.
Além da série 54/74, que é a mais importante e que possui maior número de funções
disponíveis, existem algumas outras séries como a 4000MTL da Motorola e a 8200 da Signetics.
 Parâmetros de comutação
A tensão de saída no estado lógico Ø é ≤ 0,4 V
A tensão de saída no estado lógico 1 é ≥ 2,4 V

A tensão de entrada que o circuito interpreta como nível lógico Ø é ≤ 0,8 V.

A tensão de entrada que o circuito interpreta como nível lógico 1 é ≥ 2,0 V

Nas tensões intermediárias a saída não muda o nível lógico,

P/ex.: Se a tensão na entrada sobe ultrapassando o limite de 0,8 V, a saída não muda até
que a tensão na entrada ultrapasse 2,0 V. Por outro lado caso a tensão na entrada esta caindo a
saída só vai mudar o estado quando a tensão na entrada fica abaixo de 0,8 V.
A transição de um nível para outro deve ser mais rápido possível, pois em um instante os
transistores da porta conduzem ao mesmo tempo, o que provoca piques de corrente elevada,
podendo criar problemas na tensão de alimentação.

Correntes envolvidas

Corrente na entrada de nível Ø é de ≤ 1,6 mA

Corrente na entrada de nível 1 é de ≤ 40 µA
Corrente na saída de nível Ø é de Máximo 16 mA
Corrente na saída de nível 1 é de Máximo 400 µA

Atraso na propagação
A tensão de saída de uma porta nunca responde instantaneamente às variações da
entrada.
O atraso de propagação é um fator que limita a aplicação de um CI, porque se a entrada
varia de modo excessivamente rápido, a saída simplesmente não consegue acompanhar as
variações da entrada e o funcionamento torna-se errático. A família TTL é uma das mais velozes
existentes. O atraso na propagação é de apenas 10 ns.

Tipos de Circuitos Integrados TTL

Foram desenvolvidas vários versões da série 54/74, todas compatíveis entre si, de modo a obter
características melhores em um ou outro ponto.
- 54/74 Standard
- 54L/74L LOW POWER – baixa potência
- 54H/74H HIGH SPEED – alta velocidade
- 54S/74S SCHOTTKY
- 54LS/744LS LOW POWER SCHOTTKY

PARÂMETRO 74L 74LS 74 74H 74S

Atraso de propagação, ns 33 10 10 6 3
Dissipação de potência / GATE mW 1 2 10 22 20

A versão standard é a de mais baixo custo e a que possui maior variedade de funções
disponíveis.
A versão LOW POWER, indicada pela letra L no nome do CI (p/ex. 74L00) apresenta o mais
baixo consumo de potência, às custas de uma redução na velocidade. Esta versão é indicada
nas aplicações onde o baixo consumo seja o fator mais importante e a velocidade requerida não
seja muito alta.
A versão HIGH SPEED, indicada pela letra H no nome do CI apresenta uma velocidade
maior com um consumo bem mais elevado. Hoje praticamente em desuso – estão sendo
substituídos pela versão S.
A versão SCHOTTKY é a mais veloz de todas. Os CI’s desta versão tem um S em seu nome
e é indicada nas aplicações, que requerem altas velocidades de comutação.
A versão LOW POWER SCHOTTKY, indicada pelas letras LS no nome do CI (P/ex. 74LS00)
é a mais recente de todas e oferece a mesma velocidade da versão standard com um consumo
bem menor.
Todas as cinco versões da série 54/74 são compatíveis entre si, entretanto é preciso
considerar as características de cada uma para determinar o número máximo de entradas de
uma versão que podem ser ligadas à saída de outra.

FAN-OUT 74L 74 74LS 74H 74S

Estado Ø 22 10 22 10 10
Estado 1 20 10 20 10 20
 Quando os FAN-OUT’s nos estados lógicos 1 e Ø são diferentes, devemos guiar-nos pelo
menor valor.

A tabela a seguir informa todas as combinações possíveis.

Saída
N.º 74L 74 74LS 74H 74S
máximo 74L 20 40 40 50 100
de 74 2 10 5 12 12
entradas 74LS 10 20 20 25 50
74H 2 8 4 10 10
74S 2 8 4 10 10

Pela tabela, temos, por exemplo, que uma saída 74 é capaz de alimentar 40 entradas 74L,
ou 10 entradas 74, ou 20 entradas LS, etc.
Quando ligamos entradas de diferentes versões a uma saída, devemos computar as
correntes e verificar se a capacidade da saída não é ultrapassada. Um modo simples de fazer
isto é considerar a carga que uma entrada representa para a saída que alimenta.
Por exemplo: Uma saída LS pode alimentar 40 entradas L, logo cada entrada L representa
1/40 = 0,025 unidades de carga para esta saída. Fazendo a calculo para todas as combinações
possíveis e multiplicando os valores por 100 chegamos a tabela abaixo.

Saída
74L 74LS 74 74H 74S
ENTRADA 74L 5 2,,5 2,5 2 1
Cargas 74LS 10 5 5 4 2
normalizadas 74 40 20 10 8 8
74H 50 25 12,5 10 10
74S 50 25 12,5 10 10

Agora para verificar se a saída é capaz de fornecer corrente para todas as entradas a ela
conectadas, basta somar as cargas normalizadas. O valor total não pode ultrapassar 100.
Por exemplo: Pretendemos conectar a uma saída 74: 4 entradas 74L + 2 entradas 74LS + 2
entradas 74 + 2 entradas 74H, assim:
Saída Entrada Carga
normalizada
4 x 74L 4 x 2,5 = 10
2 x 74LS 2 x 5 = 10
7400 2 x 74 2 x 10 = 20
2 x 74H 2 x 12,5 = 25
TOTAL 65 - Aceitável

Outro exemplo: Pretendemos conectar a uma saída 74LS: 3 entradas 74L + 3 entradas
74LS + 3 entradas 74 + 1 entrada 74S.
Saída Entrada Carga
normalizada
3 x 74L 3 x 2,5 = 7,5
3 x 74LS 3 x 5 = 15
74LS 3 x 74 3 x 20 = 60
1 x 74S 25
TOTAL 107,5 - Inaceitável

O que fazer se a capacidade da saída for ultrapassada? Isso é fácil, basta conectar a saída
também a uma porta não inversor e na saída desse terá capacidade adicional.
 Saída OPEN-COLETOR
Nas portas OPEN-COLETOR, a saída que é o coletor do transistor de saída não está
conectada internamente. Isso está sendo feito externamente com um resistor externo ligado a
Vcc, chamado de resistor PULL-UP. As saídas de várias portas OPEN-COLETOR podem ser
ligadas juntas. Somente um resistor PULL-UP para todas as saídas ligados juntas. Este tipo de
ligação é conhecido como WIRE-END, pois se qualquer das saídas ligadas no ponto Y for para Ø
o resultado será igual a Ø. O valor do resistor PULL-UP é de no mínimo 500 R e Max. 2K7. A
desvantagem da saída OPEN-COLETOR é a menor velocidade de comutação, por isso não presta
para aplicações que requeiram grandes velocidades de comutação.
Exemplo de saída OPEN-COLETOR:

Saída TOTEM-POLE
As portas com saída TOTEM-POLE apresentam uma velocidade de comutação elevada,
porém as saídas de varias portas nunca devem ser ligados ao mesmo ponto.
A mesma função acima usando 4 portas 7400

Saída TRI-STATE
As portas TRI-STATE possuem além das entradas e a saída mais um conexão chamada
ENEBLE que tem a função de habilitar a saída e é ativa no estado lógico Ø ou seja o circuito está
habilitado quando EN = Ø. Quando EN = 1 a saída vai para o estado da alta impedância e é
essencialmente transparente para o restante do circuito a que esta ligada. Deste comportamento
vem o nome TRI-STATE. Uma saída deste tipo apresenta três estados:
- o estado lógico Ø
- o estado lógico 1
- o estado de alta impedância, no qual a saída esta essencialmente desconectada do
restante do circuito.
Os CI’s com saída TRI-STATE se prestam principalmente a aplicações nas quais diversos
subsistemas compartilham um conjunto de linhas, que se denomina BUS. É claro que apenas
uma porta ou periférico estaria habilitado de cada vez para assumir o controle de BUS DE
DADOS. Para não ter confusão, um sistema chamado WATCH-DOG cuida, com que o BUS seja
acessado apenas por um usuário de cada vez.
Os CI’s com saída TRI-STATE apresentam velocidade de comutação comparável aos com
saída TOTEM-POLE.
Capacitores de desacoplamento
Conforme já vimos anteriormente, durante a comutação da saída há um instante em que
os dois transistores de saída estão conduzindo ao mesmo tempo, acarretando um pico na
corrente de alimentação. Isto representa um ruído que pode se propagar pelas linhas de
alimentação e causar problemas em outras partes do circuito. Para evitar que isto ocorra,
recomenda-se a colocação de capacitores de disco cerâmico com valor de 10 nF a 100 nF entre
Vcc e terra do mesmo CI, assim distribuídos:
- um capacitor para cada quatro CI’s, contendo exclusivamente portas;
- um capacitor para cada dois CI’s MSI (contadores, decodificadores, etc.)
- um capacitor para cada CI, situado a mais de 7,5 cm do mais próximo capacitor de
desacoplamento.
Atenção: não vale somar as capacitâncias necessárias e concentrá-las em um único capacitor,
pois o que importa neste caso não é tanto o valor da capacitância mas a maneira como ela esta
distribuída dentro da placa.
 Entradas não usadas

Embora uma entrada aberta represente um nível lógico 1 para TTL, nunca se deve deixar
abertas as entradas não usadas de um CI, porque isto torna o circuito mais suscetível a ruídos.
Entradas não usadas devem ser conectadas a um nível lógico definido. Essas conexões devem
ser previstas no cálculo de FAN-OUT.
Em ordem de preferência são estas as soluções recomendadas para portas AND ou
NAND:
a) conectar as entradas não usadas a entradas usadas da mesma porta.
b) Conectar as entradas não usadas à Vcc através de um resistor, até 25 entradas podem
ser ligadas a um mesmo resistor. Não se recomenda a ligação direta a Vcc porque
podem ocorrer transientes na fonte que danificam o CI.
Para portas OR ou NOR as entradas não utilizadas devem ser aterradas.

Família CMOS

Os elementos básicos dos circuitos integrados CMOS são transistores de efeito de campo
do tipo MOSFET de canal N e canal P.
Vamos analisar alguns parâmetros, conforme fornecidos pelo manual do fabricante.
a) Corrente de fuga de entrada - A entrada de um circuito integrado CMOS é praticamente
um circuito aberto. A corrente situa-se em torno de 10 pA.
b) Tensão de saída – A tensão de saída no estado lógico Ø , é tipicamente igual a 0 V.
Para o estado lógico 1 é tipicamente igual a Vdd.
c) Correntes de saída – Quando a saída está ligada a uma entrada CMOS, nenhuma
corrente estará envolvida. No entanto se a saída estiver ligada a algum outro tipo de
circuito, será necessário considerar a capacidade que ela possui de drenar ou fornecer
corrente. A saída CMOS pode drenar 0,4 mA no estado baixo e fornecer 0,5 mA no
estado alto. A melhor maneira é ligar a saída a base de um transistor através de um
resistor de 20 a 50K.
d) Consumo de potência – A corrente consumida é muito baixa, não chega a 1 µA.
Entretanto quando as entradas variam, a saída da porta muda o estado e durante a
comutação há um período no qual os transistores conduzem ao mesmo tempo,
aumentando a corrente e a dissipação de potência. Assim quanto mais rápido variam
as entradas, tanto maior será o consumo. Mesmo com frequencias de vários MHz, o
consumo é muito baixo – não chega a 5 mW – o que faz dele o CI ideal para circuitos
alimentados com pilhas.
e) Atraso de propagação – A velocidade de comutação dos CI’s CMOS é inferior a dos
CI’s TTL. A tabela mostrada abaixo indica que o CI é mais veloz quando operado com
maior tensão de alimentação.

Atraso Típico Máximo Tensão Vdd

ns 35 95 5V
ns 25 45 10 V

f) Imunidade ao ruído – Os CI’s CMOS apresentam excelente imunidade a ruídos. A

margem de ruído garantida é de 30% da tensão de alimentação e a típica é de 45%. Esta
grande imunidade ao ruído torna os circuitos integrados CMOS indicados para
aplicações em ambientes com alto nível de ruído elétrico, como é o caso de ambientes
industriais.
g) Fonte de alimentação – Os circuitos integrados CMOS podem operar com tensões de
alimentação de 3 a 15 V ou 3 a 18 V, e seu consumo é extremamente baixo. Assim a
fonte de alimentação pode ser mais simples ou então simplesmente com pilhas.
h) Entradas não usadas – Absolutamente essencial que todas as entradas não utilizadas
sejam ligadas a um ponto com nível lógico definido, pode ser uma entrada usada da
mesma porta ou uma saída ou Vdd ou Terra. Uma entrada flutuante aumentará muito a
corrente consumida pelo CI, podendo a chegar a danificar o integrado.
i) Eletricidade Estática – As entradas de um CI CMOS são essencialmente circuitos
abertos. O acúmulo de cargas elétricas na região do GATE podem dar origem a um
campo elétrico muito grande, causando a perfuração do dielétrico e a destruição do CI.
Em geral as entradas contém circuitos de proteção internos, mesmo assim é
recomendável de evitar, que cargas estáticas cheguem aos seus pinos p/ex. usar
pulseira aterrada.
 Interface TTL/CMOS e CMOS/TTL
Quando CI’s da família TTL e CMOS necessitam ser interligados, deve considerar as
peculiaridades de cada caso. Se todo circuito é alimentado com 5V, qualquer CI TTL poderá ser
usado para alimentar a entrada CMOS. No estado lógico Ø , a saída TTL apresentará ≤ 0,4V, que
o circuito CMOS entenderá como nível Ø. No entanto para o nível lógico 1 , a saída TTL
apresentará uma tensão típica de cerca de 3,3V – enquanto o CMOS requer uma tensão ≥ 3,5V na
entrada para caracterizar o nível lógico 1 . Torna-se necessário adicionar um resistor de PULL-
UP externo entre a saída TTL e Vcc, de modo a aumentar a tensão de saída. O valor
recomendado para este resistor é de 22K. Pode ocorrer que os circuitos CMOS sejam
alimentados com uma tensão maior que 5V, p/ex. 10V. Neste caso o CI TTL que os alimenta deve
ser do tipo BUFFER OPEN-COLLETOR (74066, 7407) , com um resistor de PULL-UP externo de
valor conveniente conectado a tensão mais elevada.
Finalmente, quando um CI CMOS alimenta uma entrada TTL, devemos considerar as
correntes envolvidas. Uma entrada TTL normal fornece uma corrente de 1,6 mA, logo a saída
CMOS não é capaz de absorver a corrente requerida. Para interface com TTL normal, há
BUFFRS-CMOS (4049, 4050) com maior capacidade de absorção de corrente.

Portas lógicas e Circuitos Combinacionais

De maneira bastante ampla, os CI’s digitais podem ser classificados em combinacionais e
seqüenciais.
Circuitos combinacionais são aqueles nos quais a saída depende apenas do estado
presente das entradas – portas lógicas.
Circuitos seqüenciais são aqueles nos quais a saída depende não só do estado presente
das entradas, mas também de seus estados anteriores – portas lógicas e FLIP FLOPS.

Portas lógicas da família TTL

Aqui serão apresentadas alguns tipos de portas desta série. Os parâmetros indicados para
cada porta referem-se de versão normal ou standard e são valores típicos fornecidos pelos
manuais.
7400 – QUAD 2 – INPUT NAND GATE – Este CI contêm 4 portas NAND de duas entradas.
Atrasos: t pd = 10ns Consumo: I cc = 12 mA/CI

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

7401 – QUAD 2 – INPUT NAND GATE (SAÍDA OPEN-COLETOR) – Este CI contêm 4 portas
NAND de duas entradas com a saída em coletor aberto. É necessária a conexão de um resistor
PULL-UP entre a saída e Vcc.
Atrasos: t PHL= 8ns t PLH = 35ns Consumo: I cc = 8mA/CI

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
 7402 – QUAD 2 – INPUT NOR GATE –. Este CI contêm 4 portas NOR de duas entradas.
Atrasos: t pd = 10ns Consumo: I cc = 12 mA/CI

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

7404 – HEX INVERTER – Este CI contêm 6 inversores lógicos

Atrasos: t pd = 10ns Consumo: I cc = 12 mA/CI

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

7406 – HEX BUFFER (DRIVER) INVERTER – Saída OPEN-COLETOR até 15V. Este CI
contém 6 BUFFERS (isoladores) ou DRIVERS inversores. Denomina-se BUFFER ou DRIVER ao
circuito porque possui características de suportar tensões e fornecer ou drenar correntes mais
elevadas que os CI’s normais da série. Estes circuitos são utilizados principalmente em
interfaces. As saídas são em coletor aberto e o resistor externo pode estar ligado a uma tensão
de até 15V. Uma saída no estado baixo é capaz de drenar até 40mA contra os 16mA dos CI’s
normais. É importante destacar que o pino 14 Deve estar ligado ao Vcc = 5V, como qualquer
outro CI da família TTL.
t PHL= 10ns t PLH = 15ns Consumo: I cc = 30mA/CI I OL = 40mA/CI

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
 7407 – HEX BUFFER (DRIVER) NÃO-INVERTER – Saída OPEN-COLETOR até 15V. Este CI
contém 6 BUFFERS (isoladores) ou DRIVERS não-inversores. O BUFFER não inversor não
realiza uma função lógica propriamente dita, uma vez que a saída assume o mesmo estado que a
entrada. Sua função é apenas compatibilizar níveis lógicos, pois as saídas em coletor aberto
podem ser ligadas através de um resistor externo às tensões de até 15V. Estes circuitos são
utilizados principalmente em interfaces. O pino 14 deve estar ligado ao Vcc = 5V, como qualquer
outro CI da família TTL.
t PHL= 20ns t PLH = 6ns Consumo: I cc = 25mA/CI I OL = 40mA/CI

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
7408 – QUAD 2 – INPUT AND GATE – Este CI contêm 4 portas AND de duas entradas.
Atrasos: t pd = 15ns Consumo: I cc = 15 mA/CI

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

7410 – TRIPLE 3 – INPUT NAND GATE – Este CI contêm 3 portas NAND de 3 entradas.
Atrasos: t pd = 9ns Consumo: I cc = 6 mA/CI

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

7420 – DUAL 4 – INPUT NAND GATE – Este CI contêm 2 portas NAND de 4 entradas.
Atrasos: t pd = 10ns Consumo: I cc = 4 mA/CI

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
 7430 – 8 – INPUT NAND GATE – Este CI contêm uma porta NAND de 8 entradas.
Atrasos: t pd = 10ns Consumo: I cc = 2 mA/CI

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

7432 – QUAD 2 – INPUT OR GATE – Este CI contêm 4 portas OR de 2 entradas.

Atrasos: t pd = 12ns Consumo: I cc = 19 mA/CI

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

Portas lógicas da família CMOS

Aqui serão apresentadas algumas portas lógicas da série 40xx CMOS, acompanhadas de
uma breve descrição. Os parâmetros indicados são valores típicos fornecidos pelos manuais. O
manual deve ser consultado para funções adicionais aqui não incluídas.
Velocidade e consumo dependem da tensão de alimentação. Os valores apresentados se
referem a alimentação de 5 Volts (entre parentes 10 Volts) e a uma freqüência de comutação de 1
MHz.
4001 – QUAD 2 – INPUT NOR GATE – Este CI contêm 4 portas NOR de 2 entradas.
Atrasos: t pd = 60ns (25ns) Consumo: I cc = 0,4 (0,8) mA/CI

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
4002 – DUAL 4 – INPUT NOR GATE – Este CI contêm 2 portas NOR de 4 entradas.
Atrasos: t pd = 60ns (25ns) Consumo: I cc = 0,4 (0,8) mA/CI

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

4011 – QUAD 2 – INPUT NAND GATE – Este CI contêm 4 portas NAND de 2 entradas.
Atrasos: t pd = 60ns (25ns) Consumo: I cc = 0,4 (0,8) mA/CI

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

4012 – DUAL 4 – INPUT NAND GATE – Este CI contêm 2 portas NAND de 4 entradas.
Atrasos: t pd = 60ns (25ns) Consumo: I cc = 0,4 (0,8) mA/CI

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

4023 – TRIPLE 3 – INPUT NAND GATE – Este CI contêm 3 portas NAND de 3 entradas.
Atrasos: t pd = 60ns (25ns) Consumo: I cc = 0,6 (1,2) mA/CI

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
 4025 – TRIPLE 3 – INPUT NOR GATE – Este CI contêm 3 portas NOR de 3 entradas.
Atrasos: t pd = 60ns (25ns) Consumo: I cc = 1,2 (2,4) mA/CI

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

4041 – QUAD TTL BUFFER – Este CI contêm 4 BUFFERS, que possuem saídas inversoras
(pinos 2, 5, 9, e 12) e saídas não inversoras (pinos 1, 4, 8 e 11), os pinos 3, 6, 10 e 13 são
entradas. Quando utilizada com uma alimentação de 5 Volts, as saídas são compatíveis com
TTL. As saídas não inversoras podem drenar até 3,2 mA ( 2 entradas TTL) e as inversoras até 1,6
mA (uma entrada TTL)
Atrasos: t pd = 75ns (45ns) Consumo: I cc = 1,6 (3,2) mA/CI

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

4049 – HEX INVERTER BUFFER / TTL DRIVER – Este CI contêm 6 BUFFERS inversores. A
tensão de alimentação no pino 1 determina as tensões das saídas, mas tensões de entrada até
15 Volts podem ser aplicadas à entrada, independentemente da tensão do pino 1.
Se a tensão no pino 1 é de 5V, a saída é compatível com TTL e pode drenar até 3,2 mA,
portanto este CI é especialmente indicado para interface entre TTL e CMOS, sendo que a entrada
de CMOS pode ser aplicada uma tensão diferente de 5V, e mesmo assim a saída será sempre
compatível com TTL.
Atrasos: t pd = 35ns (25ns) Consumo: I cc = 0,8 (1,6) mA/CI

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
 4050 – HEX NÃO INVERTER BUFFER / TTL DRIVER – Este CI contêm 6 BUFFERS não
inversores. A tensão de alimentação no pino 1 determina as tensões das saídas, mas tensões
de entrada até 15 Volts podem ser aplicadas à entrada, independentemente da tensão do pino 1.
Se a tensão no pino 1 é de 5V, a saída é compatível com TTL e pode drenar até 3,2 mA,
portanto este CI é especialmente indicado para interface entre TTL e CMOS, sendo que a entrada
de CMOS pode ser aplicada uma tensão diferente de 5V, e mesmo assim a saída será sempre
compatível com TTL.
Atrasos: t pd = 60ns (30ns) Consumo: I cc = 0,8 (1,6) mA/CI

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

4068 – 8 – INPUT NAND GATE – Este CI contêm uma porta NAND de 8 entradas.
Atrasos: t pd = 325ns (130ns) Consumo: I cc = 0,5 (1,0) mA/CI

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

4069 – HEX INVERTER – Este CI contêm 6 inversores lógicos.

Atrasos: t pd = 50ns (25ns) Consumo: I cc = 0,5 (1,0) mA/CI

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
 4071 – QUAD 2 – INPUT OR GATE – Este CI contêm 4 portas OR de 2 entradas.
Atrasos: t pd = 190ns (80ns) Consumo: I cc = 0,5 (1,0) mA/CI

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

4081 – QUAD 2 – INPUT AND GATE – Este CI contêm 4 portas AND de 2 entradas.
Atrasos: t pd = 150ns (70ns) Consumo: I cc = 0,5 (1,0) Ma/CI

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

DISPARADORES SCHMITT

Um circuito de grande aplicação prática é o chamado disparador SCHMITT (SCHMITT

TRIGGER). O disparador SCHMITT é utilizado como restaurador de formas de onda retangulares.
Uma onda retangular-deformada ou senoidal aplicada a entrada resultará em uma forma de onda
perfeitamente retangular na saída de um disparador SCHMITT.
Num circuito digital as entradas devem possuir tempos de subida e descida curtos. Caso
contrário, o circuito pode tornar-se instável, devido aos transistores internos do CI ficarem
muito tempo na região ativa, e elementos que respondam a transições do sinal de entrada
(EDGE SENSITIVE) podem deixar de operar. A realimentação positiva existente no disparador
SCHMITT permite converter as variações lentas na entrada em transições rápidas na saída.
Assim o disparador SCHMITT é indicado para interface entre sinais de variação lenta e circuitos
lógicos.

Disparador SCHMITT construído com portas lógicas TTL.

O sinal de entrada deve se originar de uma saída TTL ou de baixa impedância.

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
 Disparador SCHMITT construído com uma porta lógica CMOS

A impedância da entrada está limitada pelo valor RI.

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

Uma solução mais conveniente na maioria dos casos é utilizar os disparadores SCHMITT
já disponíveis na forma de circuitos integrados.

7413 – TTL - DUAL 4 – INPUT NAND SCHMITT – Este CI contêm 2 portas NAND SCHMITT
de 4 entradas. O atraso de propagação típico é de 30ns. Pode ser usado como uma porta NAND
comum.

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

7414 – TTL - HEX INVERTER SCHMITT – Este CI contêm 6 portas INVERSORAS SCHMITT.
O atraso de propagação típico é de 17ns. Pode ser usado como uma porta inversora comum.

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

4093 – CMOS - QUAD 2 – INPUT NAND SCHMITT – Este CI contêm 4 portas NAND
SCHMITT de 2 entradas. O atraso de propagação típico é de 300ns para Vcc=5V e 150ns para
Vcc=10V. Pode ser usado como uma porta NAND comum.
 Portas lógicas e Circuitos seqüenciais FLIP-FLOP´s
Circuitos seqüenciais são aqueles nos quais a saída depende não só do estado presente
das entradas, mas também de seus estados anteriores – portas lógicos e FLIP FLOPS.

FLIP – FLOPS da família TTL.

O FLIP-FLOP ou multivibrador biestável é um circuito que possui apenas dois estados
estáveis, podendo permanecer indefinidamente em qualquer delas. As entradas S e R são
denominadas SET e RESET, respectivamente.

Tabela de verdade para FLIP-FLOP R S

R S Q n+1 Q n+1 Observação

Ø Ø 1 1 Não permitido
Ø 1 Ø 1 Ressetado
1 Ø 1 Ø Setado
1 1 Qn Qn Não muda

FLIP-FLOP construído com portas NAND, também conhecido com o nome de R-S NAND
LATCH. Admitindo, que inicialmente a saída Q esteja em Ø e a saída Q em 1 , ou seja, que o
FLIP-FLOP esteja ressetado. Suponhamos também que as entradas S e R estejam em 1 . O
FLIP-FLOP se encontra num estado estável e a saída Q = Ø força a saída Q para 1 . Se nesta
situação a entrada S for para Ø com R = 1 , a saída Q irá para 1 e a saída Q para Ø e o FLIP-
FLOP estará setado. Mesmo que a entrada S volte para 1 , o FLIP-FLOP continuará setado,
pois Q = Ø força Q = 1. Com o FLIP-FLOP setado ( Q = 1 , Q = Ø ), se a entrada R for para Ø ,
sendo S = 1, Q irá para 1 e Q para Ø – o FLIP-FLOP será ressetado e se manterá assim,
mesmo que R volte para 1.

Caso R e S fiquem simultaneamente em Ø , Q e Q ficarão em 1 – contrariando a

definição de Q e Q como saídas complementares e assim a combinação R=S=Ø não é
permitida

Os LATCHES possuem uma aplicação importante em circuitos de DEBOUNCING (ou

eliminação de rebote). Quando usamos uma chave para gerar um sinal de controle para um
circuito lógico, pode ocorrer a geração de sinais espúrios no momento de abertura ou
fechamento de seus contatos. Usamos, neste caso, um LATCH para limpar o sinal, aproveitando
o fato de que o circuito mudará de estado com a primeira transição de sua entrada e não
responderá às variações subsequentes.

Os FLIP-FLOPS comercializados em forma de circuitos integrados possuem entradas

adicionais, como, Clock (CLK), Clear (CLR), PRESET (PR) E podem ser de tipo POSITIVE EDGE-
TRIGGERED isso quando o gatilhamento ocorre na transição de Ø para 1 e NEGATIVE EDGE-
TRIGGERED gatilhado pela transição negativa do CLOCK. Além de tipo RS existem ainda os JK,
D, e T. As entradas assíncronos de CLEAR e PRESET devem ser mantidas em um nível lógico
definido. Estas entradas são sempre no estado Ø , de modo que se não forem usadas é comum
conectá-las a Vcc através de um resistor.

FLIP-FLOP’s da família TTL

Freqüência máxima do CLOCK para FLIP-FLOP’s TTL
f max 74L 74 74LS 74H 74S
(MHz) 3 35 45 50 125
 7473 – DUAL JK FLIP-FLOP WITH CLEAR
Contém dois FLIP-FLOP’s JK sensíveis ao nível do CLOCK (LEVEL TRIGGERED) com
entrada de CLEAR assíncrono.
f max = 20 MHz Icc = 20 mA/CI

Na tabela: x = condição irrelevante - _∏_ = pulso positivo na entrada do CLOCK

Tabela de verdade para 7473
CLR CLK J K Qn+1 Qn+1
Ø x x x Ø 1
_∏_
1 Ø Ø Qn Qn
_∏_
1 Ø 1 Ø 1
_∏_
1 1 Ø 1 Ø
_∏_
1 1 1 Qn Qn
~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

7474 – DUAL D –TYPE POSITIVE-EDGE TRIGGERED FLIP-FLOP WITH PRESET AND CLEAR
Contém dois FLIP-FLOP’s do tipo D, gatilhados na transição positiva do CLOCK e com
entradas de CLEAR e PRESET assíncronos. f max = 25 MHz Icc = 17 mA/CI

_∏_
Na tabela: x = condição irrelevante - = pulso positivo na entrada do CLOCK -  = transição positiva do CLOCK
Tabela de verdade para 7474
CLR PR D CLK Qn+1 Qn+1 Observação
Ø Ø x x 1 1 não permitida
Ø 1 x x Ø 1
1 Ø x x 1 Ø
1 1 Ø  Ø 1
1 1 1  1 Ø

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
 7475 – QUAD D-TYPE LATCH
Este CI contém quatro LATCHES do tipo D que são controlados aos pares pelas linhas
ENEBLE. Observe que os diversos FLIP-FLOP’s deste CI não se prestam a uma aplicação onde
se quer apenas uma mudança de estado a cada pulso de CLOCK. Ligando os 4 estágios em
cascata, ou seja a saída de um na entrada do outro, os quatro mudariam de estado quando o
ENEBLE estivesse em 1 . Atraso = 24ns Icc = 32 mA/CI

Na tabela: x = condição irrelevante

Tabela de verdade para 7475
EN D Qn+1 Qn+1
Ø x Qn Qn
1 Ø Ø 1
1 1 1 Ø

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

7476 – DUAL JK FLIP-FLOP WITH PRESET AND CLEAR

Contém dois FLIP-FLOP’s JK sensíveis ao nível do CLOCK com entradas de CLEAR e
PRESET assíncrono. As entradas J e K devem manter-se estáveis durante o pulso do CLOCK. As
entradas CLR e PR nunca devem ficar ativas ao mesmo tempo.
f max = 20 MHz Icc = 20 mA/CI
 Na tabela: x = condição irrelevante - _∏_ = pulso positivo na entrada do CLOCK
Tabela de verdade para 7476
CLR PR J K CLK Qn+1 Qn+1 Observação
Ø Ø x x x 1 1 Não permitido
Ø 1 x x x Ø 1
1 Ø x x x 1 Ø
_∏_
1 1 Ø Ø Qn Qn
_∏_
1 1 Ø 1 1 1
_∏_
1 1 1 Ø Ø Ø
_∏_
1 1 1 1 Qn Qn

74174 – HEX D – TYPE FLIP-FLOP WITH CLEAR

Contém 6 FLIP-FLOP’s tipo D gatilhados na transição positiva do CLOCK, com uma
entrada CLEAR assíncrono, comum a todos os FLIP-FLOP’s. Atraso = 23ns; f max = 35 MHz; Icc
= 45 mA/CI

Na tabela: x = condição irrelevante -  = transição positiva do CLOCK

Tabela de verdade para 74174
CLR D CLK Qn+1
Ø x x Ø
1 Ø  Ø
1 1  1
1 x Ø Qn

FLIP-FLOP’s da família CMOS.

Ao contrario dos FF’s TTL as entradas assíncronas são ativas no estado lógico 1
(ACTIVE HIGH) e para operação normal devem ser mantidas em Ø.
Escolhemos dois tipos para apresentação.
4013 DUAL D TYPE FLIP-FLOP WITH RESET AND CLEAR
Contem dois FLIP-FLOP’s D gatilhados na transição positiva do CLOCK, com entradas de
CLEAR e PRESET assíncrono.

Na tabela: x = condição irrelevante -

 = transição positiva do CLOCK
Tabela de verdade para 4013
PR CLR D CLK Qn+1 Qn+1 Observação
Ø Ø Ø ↑ Ø 1
Ø Ø 1 ↑ 1 Ø
Ø 1 x x Ø 1
1 Ø x x 1 Ø
1 1 x x 1 1 não permitida
~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

4027 Contém dois FLIP-FLOP’s JK gatilhados na transição positiva do CLOCK, com

entradas de CLEAR e PRESET assíncrono.

Na tabela: x = condição irrelevante -  = transição positiva do CLOCK

Tabela de verdade para 4027
CLR PR J K CLK Qn+1 Qn+1 Observação
Ø Ø Ø Ø  Qn Qn
Ø Ø Ø 1  Ø 1
Ø Ø 1 Ø  1 Ø
Ø Ø Ø 1  Qn Qn
X
1 Ø x x Ø 1
X
Ø 1 x x 1 Ø
X
1 1 x x 1 1 Não permitido
MULTIVIBRADORES

Multivibrador Biestável. Os FLIP-FLOP’s são multivibradores biestáveis, já que os

mesmos apresentam dois estados estáveis, podendo ficar por tempo indeterminado em um
deles.

Multivibrador Astável é um circuito que não possui estados estáveis, ou seja, oscila de um
estado para outro sem parar, produzindo um sinal periódico com a freqüência determinada pelos
componentes do circuito.

Admitindo que a saída de G2 esteja em 1. A saída de G1 estará em Ø e o capacitor C

carrega-se através de R. Quando a tensão sobre C atinge o limiar que G2 entende como nível 1
(cerca 50% de Vcc), a saída de G2 vai para Ø e a saída de G1 para 1. Como a tensão no
capacitor não pode alterar-se instantaneamente, a entrada de G2 recebe um acréscimo de valor
Vcc, realimentando ainda mais a mudança de estado de G2. Agora o capacitor se carrega no
sentido contrário e, quando a tensão na entrada de G2 volta para 50% de Vcc, a saída de G1 vai
para Ø, a variação de -V/c é realimentada para a entrada de G2 e o processo se repete
periodicamente.
O tempo do ciclo é aproximadamente T= 2,2 x R x C e a freqüência f = 1 / 2,2 x R x C .

Os CI’s CMOS possuem diodos de proteção na entrada, estes diodos de proteção podem
atrapalhar o funcionamento do oscilador. Por isso é recomendável o uso de um resistor de
isolação Ri como ilustra a figura abaixo. O valor do Ri deve ser no mínimo 10 vezes maior, que
R. O calculo da freqüência continua o mesmo. O circuito pode ser usado para geração de alguns
dezenas de Hz até centenas de KHz. O valor de C não deve ser inferior a 50 pF e R pode variar
de desde de alguns KΩ até alguns MΩ. Se usamos no lugar do R um potenciômetro, teremos um
oscilador com a freqüência regulável. Este circuito fornece uma saída que permanece 50% do
período no estado Ø e 50% no estado 1, assim dizemos que o DUTY-CICLE do oscilador é 50%.

Oscilador CMOS com controle externo, neste circuito se a linha de controle EN está em 1,
a saída permanece em 1, quando EN vai para Ø a oscilação se inicia.
 Quando se requer uma grande estabilidade de freqüência, a solução mais comum é o uso
de um oscilador cristal, chamado de XTAL. Num oscilador XTAL construída com inversores
CMOS, a porta lógica se comporta como amplificador linear através de um elo de realimentação
positiva conseguindo a oscilação. Existe uma variedade muito grande de projetos de
osciladores XTAL com portas TTL/CMOS. Abaixo um apresentação.
Neste circuito, G1 atua como amplificador e G2 como Isolador ou BUFFER. A freqüência é
determinada pelo valor nominal do XTAL e capacitor variável permite pequenos ajustes da
ordem de 1KHz por MHz. O elo de realimentação, que inclui o cristal se chama como rede IP.

CI 555 Este CI encontra extensa aplicação pratica, também conhecido como TIMER, que
pode ser usado como multivibrador, gerador de ondas quadradas, gerador de pulsos, etc.

Astável com o CI 555. Para compreender o funcionamento admitindo que inicialmente, C

esteja descarregado, a saída estará em 1 e o transistor de descarga estará cortado. C se carrega
através de R1 e R2 e quando a tensão sobre ele atinge 2/3 de Vcc o comparador-1 seta o FLIP-
FLOP de controle.Em conseqüência, o transistor de descarga conduz e a saída passa para o
estado lógico Ø. C se descarrega através de R2 e do transistor e, quando sua tensão atinge o
valor 1/3 de Vcc, o comparador-2 resseta o FLIP-FLOP de controle. A saída vai para o estado 1
novamente, repetindo o ciclo. O valor máximo para R1+R2 é de 3,3 MΩ e o valor mínimo para R1
ou R2 é de 1KΩ, o que permite uma faixa de freqüência de ajuste da ordem 3300:1 em potencial.
O valor mínimo do capacitor é de 1nF e a freqüência máxima 1MHz, o melhor desempenho
porém é para frequências menores que 300KHz. O tempo em que a saída permanece em 1 é
sempre maior que o tempo em que ela permanece em Ø, pois o capacitor se carrega por R1 e R2
e descarrega apenas através de R2. Assim, o DUTY-CYCLE é sempre maior que 50%. No entanto,
se R2 for muito maior que R1, p/ex. R2=1MΩ e R1=1KΩ, teremos na saída uma onda quadrada
quase perfeita. Portanto o DUTY-CYCLE deste circuito pode variar de 50 a 99,9% através de
seleção de resistores R1 e R2. O capacitor de desacoplamento Cx é opcional.
 Para obter um DUTY-CYCLE menor que 50%, Precisa modificar um pouco o circuito, de
modo que C se carrega através de uma resistência menor que a da descarga. No circuito abaixo
o fluxo da carga é direcionada pelos diodos a maneira que a carga se faz através de R1 apenas e
a descarga através de R2 apenas, permitindo assim obter qualquer DUTY-CYCLE entre 0 e 100%.

Multivibradores Monoestáveis. O multivibrador monoestável é um circuito que possui

apenas um estado estável. Aplicando um sinal de controle, a saída vai para o estado instável, e
permanece nele por um intervalo de tempo determinado pelos componentes do circuito, e
retorna ao estado estável, onde permanece ate a aplicação de um novo pulso de gatilhamento.

Monoestável com 555 Neste circuito, a saída esta normalmente em Ø e o transistor de

descarga interno esta conduzindo, mantendo C descarregado. Aplicando um pulso de gatilho de
nível Ø no pino 2, o transistor de descarga pára de conduzir e a saída vai para o nível 1. O
capacitor C se carrega através de R até que sua tensão alcance 2/3 de Vcc. Quando isso ocorre,
o transistor de descarga conduz, descarregando rapidamente o capacitor. Ao mesmo tempo, a
saída volta para o nível Ø e nele permanece até a ocorrência de um novo pulso Ø. Neste circuito
a duração do pulso de disparo deve ser menor, que a duração do pulso de saída, já que este
circuito é de um monoestável não redisparável (NON-RETRIGGERABLE) A ideal é que a duração
do pulso de disparo seja menor que ¼ da duração do pulso de saída.

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
 Monoestável redisparável (RETRIGGERABLE). Neste circuito, se ocorre um novo pulso de
disparo antes de decorrido o intervalo de 1,1xRxC desde a aplicação do pulso anterior, o
capacitor C se descarrega rapidamente através de Tr1; quando o pulso de disparo volta para o
nível 1, o capacitor C começa novamente a carregar-se e a saída continua em 1 por um novo
intervalo 1,1xRxC, no mínimo. Uma aplicação importante é de detectar um pulso ausente em um
trem de pulsos.

Existem monoestáveis na forma de CI, Como o TTL 74121 não redisparável e o 74122
redisparável , também de CMOS 4098, que pode ser implementada como redisparável ou não
redisparável.
Contadores digitais
Um contador binário é um circuito capaz de conter o número de pulsos que recebe em sua
entrada. São classificados:
- contadores assíncronos - são aqueles nos quais o CLOCK é aplicado ao primeiro
estágio , sendo que os estágios seguintes utilizam como CLOCK a saída do estágio
anterior. Chamados também como RIPPLE COUNTERS;
- contadores síncronos - são aqueles nos quais o CLOCK é aplicado simultaneamente a
todos os estágios.
Os contadores assíncronos são mais simples de que os síncronos, porém estes podem
trabalhar com frequencias mais elevadas.
Modo de contagem pode ser progressiva (UP COUNTERS) ou regressiva (DOWN
COUNTERS).
7490 DECADE COUNTER (divisor por 10)
Este CI contém quatro FF’s interconectados de modo a formar um divisor por dois e um
divisor por cinco. Os FF’s são gatilhados na transição negativa do CLOCK. Os dois divisores
podem ser usados independentemente, mas o RESET é comum. Se uma ou duas entradas RØ
são colocadas em 1, o contador é ressetado para ØØØØ ; se uma ou as duas entradas R9 são
colocadas em 1, o contador é pressetado para 1ØØ1.
Há três modos de operação:
1) quando utilizado como contador BCD, a entrada B deve ser externamente conectada a
saída QA e o CLOCK aplicado a entrada A.
2) quando utilizado como divisor por 10 simétrico, a saída QD deve ser externamente
conectada a entrada A e o CLOCK aplicado a entrada B. A saída QA fornecerá uma
onda quadrada com 1/10 da freqüência do CLOCK.
3) quando utilizado como um divisor por 2 e um divisor por 5 independentes, não se
requer nenhuma conexão externa. FF A é o divisor por 2 e os FF’s B, C, e D formam o
divisor por 5, cujo CLOCK é a entrada B.
 7492 DIVIDE-BY-12-COUNTER
Este CI contém quatro FF’s interconectados de modo a formar um divisor por dois e um divisor
por seis, que podem ser usados independentemente. Os FF’s são gatilhados na transição
negativa do CLOCK Se uma ou ambas as entradas RØ são colocadas em 1, o contador é
ressetado para ØØØØ. Para operação normal as entradas RØ(1) e RØ(2) devem permanecer no
estado Ø. A freqüência máxima do CLOCK é de 18 MHz.

Há três modos de operação:

1) se a saída QA for externamente conectada a entrada B teremos um contador na
seqüência ØØØØ, ØØØ1........... 1Ø11; o CLOCK deve ser aplicado a entrada A.
2) se a saída QD for conectada externamente à entrada A , teremos um divisor por 12 com
uma saída simétrica em QA ; o CLOCK deve ser aplicado à entrada B.
3) se nenhuma ligação externa for feita, teremos um divisor por 2 e um divisor por 6
independentes, cujos CLOCK’s são as entradas A e B, respectivamente.

7493 4-BIT BYNARY COUNTER

Este CI contem 4 FLIP-FLOP’s conectados de modo a formar um divisor por 2 e um divisor
por 8, que podem ser usados independentemente. Os FF’s são gatilhados na transição negativa
do CLOCK. Se uma ou ambas as entradas RØ são colocadas em 1, o contador é ressetado para
ØØØØ. Para operação normal as entradas RØ(1) e RØ(2) devem permanecer no estado Ø. A
freqüência máxima do CLOCK é de 18 MHz.
Há dois modos de operação:
1) se a saída QA for externamente conectada a entrada B teremos um contador na
seqüência ØØØØ, ØØØ1........... 1111 e teremos nas saídas QA, QB, QC e QD divisões por 2,
4, 8, 16, respectivamente. O CLOCK deve ser aplicado a entrada A.
2) se nenhuma ligação externa for feita, teremos um divisor por 2 e um divisor por 8
independentes, cujos CLOCK’s são as entradas A e B, respectivamente.
 74161 BINARY (div. por 16) COUNTER

Este CI é um contador binário síncrono de 4 bits, gatilhados na transição positiva do

CLOCK. . Para operação normal as entradas EN/P, EN/T, LOAD e CLR devem permanecer no
estado 1. Se uma ou ambas as entradas EN são colocadas em Ø, o contador não avançará. UM
nível Ø na entrada CLR provoca o RESET assíncrono do contador. Se a entrada LOAD estiver
em Ø, o conteúdo das entradas L1, L2, L4 e L8 será transferido para as saídas Q1, Q2, Q4 e Q8
na transição positiva do CLOCK. A saída OUT ficara em 1 quando a contagem for igual a 1111.
Vários estágios podem ser ligados em cascata conectando-se a saída OUT com a entrada EN/T
do estágio seguinte. A freqüência máxima do CLOCK é de 25 MHz.

74191 BINARY (div. por 16) UP/DOWN COUNTER

Este CI é um contador binário síncrono progressivo ou regressivo de 4 bits, gatilhados na

transição positiva do CLOCK. Para operação normal a entrada EN deve ser Ø, e a entrada LOAD
deve ser 1. Um nível 1 em EN inibe a contagem, um nível Ø em LOAD faz com que o conteúdo
das entradas L1, L2, L4 e L8 seja transferido assincronamente para as saídas Q1, Q2, Q4 e Q8.
Se a entrada UP/DOWN está em Ø, para contagem progressiva. Se está em 1 a contagem é
regressiva.

A saída OUT fica em 1, quando:

- a contagem é progressiva e o contador contém 1111
- a contagem regressiva e o contador contém ØØØØ
O contador não tem linha CLR, que é conseguido carregando-o com ØØØØ.
A saída RIPPLE/CLOCK (r/CLK) é utilizada na ligação em cascata de vários contadores.
A freqüência máxima do CLOCK é de 20 MHz.
 4017 DECADE COUNTER/DIVIDER
Este CI é uma contadora de década síncrona com as saídas já decodificadas, gatilhado na
transição positiva do CLOCK. Para operação normal, as linhas RST e EN devem ficar em Ø. Se a
entrada RST vai para 1, o contador é ressetado para Ø ; se a entrada EN vai para 1, a contagem é
inibida. A cada transição positiva do CLOCK a saída seguinte vai para 1, permanecendo as
demais em Ø. A saída OUT fornece uma onda quadrada com 1/10 da freqüência do CLOCK. A
freqüência máxima do CLOCK é de 5 MHz para Vdd=10V.

4018 PRESETTABLE DIVIDE-BY-N COUNTER

Este CI é um contador síncrono gatilhado na transição positiva do CLOCK. Ele pode
dividir a freqüência do CLOCK por um valor de 2 a 10. Para operação normal, as linhas RST e
LOAD devem ficar em Ø. Se a entrada RST vai para 1, o contador é ressetado para Ø. se a
entrada LOAD vai para 1 o contador se carrega com o conteúdo das entradas P. A freqüência
máxima do CLOCK é de 5 MHz para Vdd=10V.

O tipo do contador é determinado pelas ligações externas das saídas Q1 a Q5 à entrada

IN, conforme tabela abaixo.

Ligado com 1N Divisão por

Q5 10
Q4 8
Q3 6
Q2 4
Q1 2
Q4 e Q5 9
Q3 e Q4 7
Q2 e Q3 5
Q1 e Q2 3
 4020 - 14 (ESTAGE (DIVIDE BY 16384) BINARY RIPPLE COUNTER
Este CI é um contador binário de 14 bits, gatilhado na transição negativa do CLOCK. Para
operação normal, a linha RST deve ficar em Ø. Se a entrada RST vai para 1, o contador é
ressetado para Ø. Na saída Q1 a freqüência do CLOCK aparece dividida por 2 e assim
sucessivamente. Não há saídas para os estágios 2 e 3. A freqüência máxima do CLOCK é de 5
MHz para Vdd=10V.

4022 DIVIDE BY 8 COUNTER

Este CI é similar ao 4017, sendo um divisor por 8 com as saídas já decodificadas,
gatilhado na transição negativa do CLOCK. Para operação normal, as entradas RST e EN devem
ficar em Ø. Se a entrada RST vai para 1, o contador é ressetado para Ø; se a entrada EN vai para
1, a contagem é inibida. A cada transição positiva do CLOCK a saída seguinte vai para 1,
permanecendo as demais em Ø. A saída OUT fornece uma onda quadrada com 1/8 da freqüência
do CLOCK, sendo 1 para as contagens de 0 a 3 e Ø para as contagens de 4 a 7. A freqüência
máxima do CLOCK é de 5 MHz para Vdd=10V.

4024 - 7-STAGE (DIVIDE BY 128) BINARY RIPPLE COUNTER

Este CI é um contador assíncrono de 7 bits, gatilhado na transição negativa do CLOCK.
Para operação normal, a entrada RST deve ficar em Ø; Se a entrada RST vai para 1, o contador é
ressetado para Ø. A freqüência máxima do CLOCK é de 7 MHz para Vdd=10V
 4029 - UP-DOWN DIVIDE-BY-10 OU DIVIDE-BY-16 COUNTER

Este CI é um contador que pode operar como uma década ou como um contador binário
de 4 bits , gatilhado na transição positiva do CLOCK. Se a entrada BCD/BIN esta em Ø, o
contador é um divisor por 10; se a entrada BCD/BIN está em 1, o contador é um divisor por 16.
Em qualquer dos casos, a contagem pode ser progressiva (UP/DOWN = 1) ou regressiva
(UP/DOWN = Ø). Para operação normal, as entradas LOAD e EN devem ficar em Ø; Se EN vai
para 1, o contagem é inibida, se LOAD vai para 1, o conteúdo das entradas PD, PC, PB e PA é
transferido para as saídas. O contador é ressetado carregando-se o valor ØØØØ através de
entradas de dados. A saída OUT permanece em 1 na maior parte do tempo, indo para Ø quando a
contagem é 9 e BCD/BIN esta em Ø ou se a contagem é F e BCD/BIN está em 1. Esta saída é
ligada à entrada EN do estágio seguinte para ligação em cascata de vários contadores. A
freqüência máxima do CLOCK é de 5 MHz para Vdd=10V

REGISTRADORES DE DESLOCAMENTO (SHIFT-REGISTER também MSI).

Um registrador de deslocamento (SR) é um circuito constituído de FLIP-FLOP’s no qual o

informação é deslocada de uma posição a cada pulso de CLOCK .Existem SR’s que podem fazer
o deslocamento para a esquerda para a direita ou nas duas direções. Encontra-se importante
aplicação em conversores série/paralelo ou paralelo/série, geradores de palavras,
multiplicadores, memoriais, etc.

Dependendo de modo de entrada e saída dos dados, os SR’s se dividem em quatro

categorias.
I – SISO – serial-in / parallel out. Entrada e saída de dados em série.
II – SIPO - serial-in / parallel out. Entrada de dados em série, saída de dados em paralelo.
III – PISO – parallel in / serial out . Entrada de dados em paralelo, saída de dados em série.
IV – PIPO - parallel in / parallel out. Entrada e saída de dados em paralelo.

Dependendo de direção do deslocamento os SR’s classificam-se:

a) SHIFT-RIGHT – desloca a informação para a direita.
b) SHIFT-LEFT – desloca a informação para a esquerda.
c) BIDIRECIONAL - desloca a informação para a direita ou para a esquerda.
 7495 4-BIT SHIFT REGISTER – PIPO
Este CI contém um SR de 4 bits com entrada e saída de dados em paralelo. Pode ser feito
o deslocamento para a esquerda ou a direita. Para usar com deslocamento para a direita, a
entrada SLT deve ficar em Ø. Neste caso, um nível 1 na entrada MODE carrega assincronamente
as entradas LA, LB, LC e LD no registrador. Com MODE = Ø os dados serão deslocados de uma
posição para a direita, a cada transição negativa do CLOCK, que deve ser aplicado na entrada
SRT. O deslocamento consiste em transferir o conteúdo do SIN para QA de QA para QB, de QB
para QC e de QC para QD; o conteúdo do ultimo estagio é destruído ou transferido para o
estagio seguinte, caso diversos CI’s estejam ligados em cascata. O CI pode ser convertido em
um SR bidirecional conectando-se externamente QD a LC, QC a LB e QB a LA. Neste caso se a
entrada MODE for Ø, a informação será deslocada de uma posição para a direita a cada
transição negativa do CLOCK aplicado a SRT; se o MODE for 1, a informação será deslocada
para a esquerda a cada transição negativa do CLOCK aplicado a SLT. A freqüência máxima do
sinal do CLOCK é de 36 MHz

7496 5-BIT SHIFT REGISTER – PIPO

Este CI contém um SR de 5 bits com entrada e saída de dados em paralelo. Para operação
normal, a entrada CLR deve ficar em 1 e a entrada LOAD em Ø. Se CLR vai para Ø todos os
estágios são ressetados. Se LOAD vai para 1, com CLR em 1, os estágios cuja entrada
correspondente contiver 1 serão setados e os demais permaneceram inalterados. Assim as
entradas paralelas permitem carregar 1’s; uma operação CLEAR é necessária antes do LOAD
quando se quer carregar um Ø. Com CLR = 1 e LOAD=Ø a informação é deslocada de uma
posição para a direita a cada transição positiva do CLOCK. A freqüência máxima de operação é
de 10 MHz.
 74164 - 8-BIT SHIFT REGISTER – SIPO
Este CI contém um SR de 8 bits com entrada de dados em série, gatilhado na transição
positiva do CLOCK. Para operação normal, a entrada CLR deve ficar em 1, um nível Ø nesta
entrada resseta todos os estágios para Ø. Um nível Ø em qualquer das entradas série faz com
que um Ø seja transferido para o primeiro estágio QA na transição do CLOCK; um nível 1 em
ambas as entradas série faz com que QA seja setada na transição do CLOCK. Por isso
normalmente se conecta uma das entradas permanentemente em 1, utilizando a outra para
entrada de dados. A freqüência máxima de operação é de 36 MHz

74165 - 8-BIT SHIFT REGISTER – PISO

Este CI contém um SR de 8 bits com entrada de dados em paralelo e saída em série,
gatilhado na transição positiva do CLOCK. Para operação normal, a linha EN deve ficar em Ø, e
LOAD em 1. Os dados são deslocados na transição do CLOCK. Se LOAD vai para Ø , o conteúdo
das entradas A ate H é carregado no registrador. Com EN = Ø e LOAD = 1 os dados são
deslocados para a direita com o transição do CLOCK. A saída complementar do ultimo estágio
Qh está disponível no pino 7. A freqüência máxima de operação é de 36 MHz

4006 - VARIABLE- LENGHT SHIFT REGISTER – SISO

Trata-se de um SR de comprimento variável até máximo 18 estágios, gatilhado na
transição negativa do CLOCK. O CI contém 4 SR’s separados, sendo dois de 4 estágios e dois
que podem ser usados com 4 ou 5 estágios. Para todos os SR’s, os dados presentes nas
entradas série são deslocados para dentro na transição do CLOCK. Os registros podem ser
conectados em série permitindo obter comprimentos totais de 4, 5, 8, 9, 10, 12, 13, 14, 16, 17 ou
18 estágios. Os pinos 8 e 11 não podem ser usados como entradas. A freqüência máxima de
operação é de 5 MHz para Vcc=10V.
 4014 - SHIFT REGISTER – SISO/PISO, CLOCKED LOAD
Este CI pode ser utilizado como um SR de 6, 7 ou 8 estágios, tanto como SISO ou PISO.
As mudanças ocorrem na transição positiva do CLOCK. Quando utilizado no modo SISO, a
entrada LOAD deve permanecer em Ø. A cada transição do CLOCK a informação contida no
registro é deslocada para a direita. As saídas dos 3 últimos estágios (QF, QG e QH) estão
disponíveis e portanto, pode utilizar o CI como SR de 6, 7 ou 8 estágios. Utilizando como PISO,
para carregar as entradas paralelas (A até H) no registrador, a entrada LOAD deve ir para Ø. O
carregamento é síncrono e ocorre na transição do CLOCK. A entrada LOAD deve retornar para
Ø, para que ocorra o deslocamento da informação. A freqüência máxima do CLOCK é de 5 MHz
para Vcc=10V.

4015 - SHIFT REGISTER – SIPO

Este CI contém 2 SR’s independentes de 4 estágios. Para operação normal a linha RST
deve ficar em Ø ; um nível lógico 1 nesta linha resseta o registro correspondente para Ø. A
informação é deslocada na transição positiva do CLOCK. A freqüência máxima do CLOCK é de 5
MHz para Vcc=10V.

4021 - SHIFT REGISTER – PISO

Este CI é similar ao 4014, com a diferença, que o carregamento (LOAD) é assíncrono, ou
seja independente do sinal do CLOCK. A freqüência máxima do CLOCK é de 5 MHz para
Vcc=10V.
 Conversor SIPO e PISO
Uma das aplicações mais comuns dos SR é a conversão de informações série/paralelo e
vice versa. Vamos supor que uma informação seja transmitida serialmente através de uma linha
de dados e que se deseja convertê-la em uma informação paralela, ou seja, na qual todos os bits
estejam presentes ao mesmo tempo. Esta tarefa pode ser feita utilizando um SR, p/ex. o SR SIPO
74164 na qual a conversão de uma seqüência de 8 bits transmitidos seqüencialmente em um
byte (palavra de 8 bits) sendo que após o oitavo pulso do CLOCK o byte está armazenado no
registrador.

A conversão PISO é o processo inverso. A informação paralela deve ser transmitida

serialmente. O que é conseguido p/ex. com o SR PISO 74165, A informação de 1 byte é
carregada nas entradas A até H é transmitida a saída SOUT serialmente um bit a cada transição
do CLOCK.

Decodificadores

Um decodificador é um circuito que recebe uma informação codificada de alguma forma e

a traduz para outra. A informação pode ser um número decimal codificado em binário, um
endereço de uma posição de memória, etc.

7442 BCD TO DECIMAL DECODER

Se trata de um decodificador de BCD para decimal. De acordo com o valor binário das
entradas D, C, B e A (D=MSB), apenas uma das saídas ficará ativa no estado lógico Ø. Por
exemplo se colocarmos nas entradas BCDA a palavra Ø1Ø1(em decimal 5), a saída 5 vai para Ø
permanecendo todas as outras saídas em 1. Caso o digito BCD aplicado às entradas é invalido
(1010 até 1111), nenhuma das saídas ficará ativa. O atraso da propagação é de 17ns. As saídas
são TTL normal (16mA / 400µA)
 7445 - BCD TO DECIMAL DECODER / DRIVER
O 7445 é idêntico ao 7442 quanto ao funcionamento. a diferença é que as saídas são
OPEN-COLETOR. No estado lógico Ø, uma saída pode absorver uma corrente de 80mA. Como
em todos os CI’s com saída em OPEN-COLETOR é necessário o uso de um resistor PULL-UP
externo que pode estar conectado a uma tensão de até 30V. O atraso da propagação é de 45ns.

7447 - BCD TO 7-SEGMENT DECODER / DRIVER

Se trata de um decodificador BCD para 7 segmentos com saída em coletor aberto podendo
drenar uma corrente de até 40mA e que podem ser ligados através de um resistor ou segmento
de display LED + resistor a uma tensão de até 30V. As saídas são ativas no estado Ø e assim
pode controlar um display de LED’s de anodo comum. A entrada LT (LAMP-TEST) deve
permanecer no estado 1; um nível Ø nesta entrada força todas as saídas para Ø provocando o
acendimento de todos os segmentos.

A entrada RBI (RIPPLE BLANK INPUT) é utilizada para apagar os zeros não significativos
de uma série de displays. Quando RBI esta em Ø e D=B=C=A=Ø, todas as saídas vão para 1,
apagando o display; a saída RBO (RIPPLE BLANKING OUTPUT) vai para Ø e pode ser utilizada
como RBI para o estágio anterior. O atraso da propagação é de 45ns.
 4028 - BCD TO DECIMAL DECODER
Se trata de um decodificador BCD para decimal. De acordo com o valor binário das
entradas D, B, C e A (D = MSB) apenas uma das saídas irá para 1. P/ex. se DCBA = Ø11Ø (em
decimal 6), a Y6 ficará em 1 permanecendo os outros em Ø. Se o dígito BCD na entrada for
inválido (1010 até 1111) todas as saídas permanecerão em Ø. O atraso é de 100ns para Vdd=10V,

4026 - DECADE COUNTER WITH 7-SEGMENT DECODED OUTPUT.

Se trata de um contador síncrono com decodificador BCD para 7 segmentos gatilhado na
transição positiva do CLOCK. Para operação normal RST e CLEN deve ser Ø. Um nível 1 em RST
resseta o contador para Ø e impede a contagem. Um nível 1 em CLEN (CLOCK ENEBLE) inibe a
aplicação do CLOCK. Uma onda quadrada com 1/10 freqüência do CLOCK está disponível no
pino 5. O pino 14 fornece um sinal que permanece na maior parte do tempo em 1 e vai para Ø
quando a contagem é igual a ØØ1Ø. A linha DISEN controla a habilitação do display e para
operação deve ser igual a 1. Se DISEN é Ø as saídas de a até f permanecem inativas, em Ø. Este
CI é adequado para controlar displays de tipo cátodo comum e a corrente máxima, que pode ser
fornecida a um segmento é de 5mA para Vdd=10V. A saída ENOUT segue a linha DISEN. A
freqüência máxima é de 5MHz para Vdd=10V.

MEMÓRIAS

A finalidade das memórias é de armazenar informações. Quando armazenamos

informações em um fichário, fazemos isso em uma determinada ordem para facilitar a sua
localização, quando procuramos por ele. Por exemplo Fichário AA – pasta 48, isso séria o
endereço (ADDRESS) da informação. As memórias usadas na eletrónica digital as informações
são colocadas também em um endereço, identificados como posições. O número de posições
de uma memória é determinada pelo número de linhas que possui.
n
Se a memória possui “n” linhas de endereço, conterá 2 de posições. Cada posição pode
conter um certo número de bits, 1, 2, 4, 8 ou mais. Uma memória de 4 linhas tem 24 = 16
posições, e de 10 linhas 210 = 1024 posições também chamado de 1K de posições. Cada posição
é identificada por um endereço (ADDRESS).
 DIAGRAMA DE FUNCIONAMENTO DAS MEMÓRIAS.

Memórias ROM (READ-ONLY MEMORY), são memórias nas quais as informações podem
ser apenas lidas. É um dispositivo fundamental para qualquer computador, pois nela está
gravado o programa inicial permitindo que outras programas possam ser carregados a partir de
uma outra memória (Disco rígido, CD-ROM, Disquete, etc.). Os tipos ROM mais comuns são:
a) MASK-ROM – Estas memórias são fabricadas sob encomenda com as informações já
gravadas.
b) PROM (PROGRAMMABLE READ-ONLY MEMORY) – podem ser programados pelo
usuário, porém depois não podem ser alterados.
c) EPROM (ERASABLE PROGRAMMABLE READ-ONLY MEMORY) - podem ser
programados pelo usuário e se necessário podem ser apagados expondo a luz
ultravioleta. Para permitir que a luz penetra no interior do CI, possuem uma janela de
quartzo transparente que deve ser coberto para o uso normal a fim de evitar um
apagamento acidental.
d) EAROM (ELECTRICALLY ALTERABLE READ-ONLY MEMORY) - podem ser
programados pelo usuário, eletricamente apagados e reprogramados quantas vezes
quiser.
e) CD-ROM – regravável ou não também é uma memória ROM obedecendo as mesmas
regras de acesso das memórias ROM na forma de CI.

Memórias RAM (RANDOM ACCESS MEMORY), são memórias nas quais as informações
podem ser lidas e escritas e são destinadas para armazenar informações (programas, dados,
etc.) que devem ser modificadas durante o trabalho. As memórias RAM são voláteis, ou seja as
informações se perdem quando desliga a tensão de alimentação e podem ser:
- Estática quando os informações são preservadas enquanto estiver energizado.
- Dinâmica quando as informações devem ser rescritas periodicamente para que os
dados não se percam devido a perda de carga dos seus minúsculos capacitores. Esse
processo chama-se REFRESH e ocorre em media 500 vezes por segundo.

2114 - Este RAM contém 1024 palavras de 4 bits, é um dos mais populares RAM’s. É
estático e portanto não precisa o complicadíssimo circuito de REFRESH. Pode ser usado até
com circuitos digitais simples. As linhas A0 até A9 são as linhas de endereço. As linhas I/OØ até
I/O3 são bidirecionais; durante a operação escrita são entradas e durante a leitura são saídas. A
linha WE controla a leitura e escrita, com WE em Ø tem-se uma operação a operação escrita e
com WE em 1 a operação de leitura. Quando a linha de habilitação está inativa (CS = 1), as linhas
I/O estão no estado de alta impedância. A tensão de alimentação Vcc = +5V.
 Conversores D/A e A/D
Ás vezes se torna necessário adaptar um sinal analógico a entrada digital de um CI ou
adaptar a saída digital para um dispositivo com entrada analógica. Por exemplo caso ajustamos
a tensão de um fonte com tensão regulável por meio de um potenciômetro, a tensão da saída vai
ser proporcional a posição do potenciômetro, sendo que o potenciômetro possui uma
quantidade infinita de possíveis posições. Girando lentamente o potenciômetro do seu valor
mínimo até o seu valor máximo a curva do função analógico vai parecer uma rampa. O sistema
digital em contrário tem o número máximo de posições determinadas pelo sistema de
numeração usado e a quantidade de bits aplicados. Assim um número binário de 4 bits pode ter
no máximo 16 posições. Transformando uma tensão com variação analógica, para variação
digital, dividindo a faixa de tensão em 16 frações de tensão a curva da função digital vai parecer
uma escada de 16 degraus. Com maior número de bits podemos ter maior número de degraus
p/ex. com 5 bits 32 degraus e com 8 bits 256 degraus, a maneira que a diferença de tensão entre
degraus vizinhos seja aceitável para a finalidade que queremos. O valor digital na saída do
conversor é proporcional ao valor da tensão na entrada. A transformação do sistema digital para
sistema analógico ocorre inversamente ou seja na saída do conversor temos um valor de tensão
proporcional ao valor digital da entrada.

Conversor Digital - Analógico ou Conversor DA

A conversão de sinais digitais para analógicos pode ser feita com circuitos simples
utilizando resistores, chaves analógicas do tipo 4066 e um amplificador operacional. Um dos
circuitos sugeridos é o chamado rede R-2R (BINARY LADDER). Este circuito usa resistores do
mesmo valor, possibilitando o uso de blocos resistores padrão e o número de bits na entrada
não está limitada.

Com as entradas da chave analógica em ØØØØ, as chaves estão aterradas e a tensão no

ponto A e também na saída S é 0 Volt. Aplicando um nível 1 na entrada A0 deixando A1, A2 e A3
em nível Ø, vai circular uma corrente envolvendo todos os resistores do circuito, tendo como
resultado uma tensão de 1/16 parte da Vref. Aplicando valores binários de 4 bit nas entradas , A0
até A3 temos na saída S uma tensão correspondente.

Conversor Analógico - Digital ou Conversor AD

Converter um sinal analógico em um sinal digital. Para isso, primeiro é preciso dividir Vref
em frações de tensões iguais, usando resistores do mesmo valor em série. As frações de tensão
estão ligadas a uma das entradas dos comparadores. A outra entrada dos comparadores esta
ligada a entrada analógica.
 Observe que, para um determinado valor de tensão aplicado a entrada analógica, todos os
comparadores abaixo deste valor estão em um estado e todos os comparadores acima estão em
outro estado. Na saída do decodificador temos um sinal digital, por exemplo, BCD de 4 bits cujo
valor é proporcional ao valor da tensão da entrada analógica.
Observe que este projeto requer um comparador para cada degrau de tensão e por isso o
seu uso na pratica geralmente se limita a 4 bits.

__________________FIM______________

BIBLIOGRAFIA

THE TTL DATE BOOK – Texas Instruments Inc.

CMOS Integrated Circuits – Harris Semiconductor.

System 74 Designer ‘s Manual - Texas Instruments Inc.

Designing With TTL integrated circuits - Texas Instruments Inc.

Teoria e aplicação em circuitos digitais – João B. de Azevedo Jr.

CMOS COOKBOOK – LANCASTER, Donald

TTL – LANCASTER, Donald

Todos os direitos reservados. Proibida a reprodução ou distribuição ainda que parcial por
qualquer meio ou processo, seja gráfico, fotográfico, eletrônico e outros sem a autorização
por escrito do autor GÁBOR PÁL PAPP.