An-1138 - IRS2092 PT

Machine Translated by Google
Nota de Aplicação AN-1138
Descrição Funcional do IRS2092(S)
Por Jun Honda, Xiao-chang Cheng, Wenduo Liu
Índice
Página
Descrição geral................................................ .................................................. 1
Implementação Típica ......................................................... ....................................... 1
Modulador PWM................................................ .................................................. ..... 3
Seleção de MOSFET................................................ .................................................. 6
Projeto de Proteção .............................................. .................................................. .. 7
Gerador de tempo morto................................................ ............................................. 12
Fonte de energia ................................................ .................................................. ...... 14
Estimativa de Temperatura de Junção ............................................. .......................... 15
Considerações sobre o layout da placa ............................................. ......................... 15
www.irf.com AN-1138
Descrição Geral do IRS2092(S) Seção de entrada
O IRS2092(S) é um driver de amplificador de áudio Classe D O estágio de entrada de áudio do IRS2092(S) é configurado
com modulador PWM integrado e proteção contra sobrecorrente. como um amplificador de erro inversor.
Combinado com dois MOSFETs externos e alguns componentes Na Figura 2, o ganho de tensão do amplificador GV é
externos, o IRS2092(S) forma um amplificador Classe D determinado pelo resistor de entrada RIN e pelo resistor de
completo com proteção dupla contra sobrecorrente e disparo, realimentação RFB.
bem como proteção UVLO para as três fontes de polarização.
A estrutura versátil da seção de entrada analógica com um RFB
amplificador de erro e um comparador PWM tem a flexibilidade G=
R
DENTRO
de implementar diferentes tipos de esquemas de moduladores DENTRO
PWM.
Como o resistor de realimentação RFB faz parte de
A detecção de corrente sem perda utiliza RDS(on) dos uma constante de tempo do integrador, que determina a
MOSFETs. A lógica de controle de proteção monitora o status frequência de chaveamento, alterar o ganho geral de tensão por
das fontes de alimentação e a corrente de carga em cada RIN é mais simples e, portanto, recomendado na maioria dos
MOSFET. casos.
Para a conveniência da configuração de meia ponte, o modulador
PWM analógico e a lógica de proteção são construídos em um Observe que a impedância de entrada do amplificador é
poço flutuante. igual ao resistor de entrada RIN.
O IRS2092(S) implementa a eliminação de ruído de clique
de inicialização para suprimir ruídos audíveis indesejados Um capacitor de bloqueio CC C3 deve ser conectado em série
durante a inicialização e desligamento do PWM. com o RIN para minimizar o deslocamento CC na saída. Um
capacitor cerâmico não é recomendado devido à distorção
potencial. Minimizar o deslocamento DC é essencial para ligar e
Implementação típica desligar sem ruído audível.
As explicações a seguir são baseadas em um circuito de A conexão da entrada não inversora IN+ é uma referência
aplicação típico com topologia PWM auto-oscilante mostrada na para o amplificador de erro e, portanto, é crucial para o
Figura 1. Para mais informações, consulte o projeto de referência desempenho do áudio. Conecte IN+ ao terra de referência de
IRAUDAMP5. sinal no sistema, que tem o mesmo potencial que o terminal
negativo da saída do alto-falante.
47 kÿ
2,7 kÿ
+B
BAV19WS
1 VAA CSH 16 33 kÿ
IRF6645 35 V
2 GND VB 15
MURS120
10 µF 3,3 kÿ 2,2 nF 10 kÿ 10ÿ _
3 DENTRO HO 14
22 horas
10 µF 22 µF
Vinho 150 4 COMP VS 13
1 nF 2,2 nF IRF6645 0,1 µF Palestrante

5 refrigerante VCC 12 0,47 µF
4 Ah
10 µF 10 µF 10ÿ _ 1 Ah
10 µF 6 VSS ISTO 11
3,3 kÿ
7 VREF COM 10 0,1 µF
8,2 kÿ Vcc
8 OCSET TD 9 12 V
1,2 kÿ 8,2 kÿ 35 V
2,7 kÿ IRS2092
-B
Figura 1 Circuito de Aplicação Típico IRS2092(S)
www.irf.com AN-1138 2
C1 C2
R1 CC
COMP
Motorista de portão
Vinho C3 RIN
DENTRO
COMP
PWM
GND
+
RFB
Proteção
Figura 2 Projeto de Loop de Controle Típico IRS2092(S)
OTA Frequência Auto-oscilante
O amplificador de erro de front-end do IRS2092(S) possui A frequência de auto oscilação é determinada principalmente
um amplificador de transcondutância operacional (OTA), que é pelos seguintes itens na Figura 2.
cuidadosamente projetado para obter um desempenho de áudio
ideal. O OTA emite uma saída de corrente para o pino COMP, ao · Capacitores de integração, C1 e C2
contrário de uma saída de tensão em um amplificador operacional · Resistor de integração, R1
(OPA). A entrada não inversora está ligada internamente ao pino · Atraso de propagação no driver do portão
GND. · Resistor de realimentação, RFB
A entrada inversora possui diodos de fixação ao GND para · Ciclo de trabalho
melhorar a recuperação do corte, além de garantir uma partida
estável. A saída OTA COMP é conectada internamente ao A frequência auto oscilante tem pouca influência da
comparador PWM cujo limite é (VAA-VSS)/2. tensão do barramento e da resistência de entrada RIN.
Observe que, como é a natureza de um PWM auto-
oscilante, a frequência de comutação diminui à medida
Para operação estável da OTA, é necessário um capacitor de que a modulação PWM se desvia da marcha lenta.
compensação Cc mínimo de 1nF.
O OTA é desligado quando VCSD<Vth2. Determinando a Frequência Autooscilante
Escolher a frequência de comutação implica fazer uma troca

Modulador PWM
entre muitos aspectos.
O IRS2092(S) permite ao usuário escolher entre várias Na frequência de comutação mais baixa, a eficiência no
formas de implementação do modulador PWM. Nesta seção, estágio MOSFET melhora, mas a corrente de ondulação
todas as explicações são baseadas em um circuito de do indutor aumenta. O vazamento da portadora de saída
aplicação típico de um PWM auto oscilante. aumenta.
Em frequências de comutação mais altas, a eficiência

Projeto de Modulador PWM Auto-Oscilante diminui devido à perda de comutação, mas uma largura
de banda mais ampla pode ser alcançada. A ondulação do
A aplicação típica apresenta um esquema PWM auto indutor diminui, mas a perda de ferro aumenta. A temperatura
oscilante. Para melhor desempenho de áudio, 2 de junção do IC do driver do portão pode ser um impedimento
nd
a integração da ordem no front end é escolhida. para uma frequência mais alta.
Por estas razões, 400kHz é escolhido para um

exemplo típico de projeto, que pode ser visto no projeto
de referência IRAUDAMP5.
EXT. CLK
Escolhendo o valor dos componentes externos RCK CCK C1 C2
R1
Para valores sugeridos de componentes para uma COMP

determinada frequência auto oscilante alvo, consulte a Tabela 1.
Vinho RIN
DENTRO
A saída OTA tem conformidades de tensão e corrente GND +

limitadas. Esses conjuntos de valores de componentes
são para garantir que o OTA opere dentro de sua região RFB
linear para que o desempenho ideal de THD+N possa

ser alcançado.
Caso a frequência alvo esteja entre as frequências Figura 3 Sincronização do Relógio Externo
listadas na Tabela 1, ajuste a frequência ajustando
R1, se necessário. A Figura 4 mostra como a frequência auto-oscilante bloqueia
uma frequência de clock externa.
600
Próprio alvo
500
Oscilação
Frequência C1=C2 R1 400
(kHz) 500 (nF) (ohms) 300
2,2 200
200
450 2.2 165

100
400 2.2 141
350 2.2 124 0
10% 20% 30% 40% 50% 60% 70% 80% 90%
Ciclo de trabalho
300 2.2 115
250 2.2 102
Figura 4 Faixa Típica de Bloqueio para Relógio Externo
200 4,7 41,2
150 10 20,0
100 10 14,0 Clique em Eliminação de Ruído
70 22 4,42
Condição: IRS2092 com IRFB4212, Vbus=+/-35V, DT=25ns, O IRS2092(S) possui um recurso exclusivo que
RFB=47k. minimiza o ruído de clique audível ao ligar e desligar.
Quando o CSD está entre Vth1 e Vth2 durante a partida, um
Tabela 1 Valores de Componentes Externos vs.
loop interno fechado ao redor da OTA permite uma oscilação
Frequência de Auto-oscilação
que gera tensões em COMP e IN-, trazendo-as para valores
de estado estacionário. Ele roda em torno de 1MHz,
independente da oscilação de comutação.
Sincronização do Relógio
No projeto de malha de controle PWM típico, a C1 C2
frequência auto oscilante pode ser definida e sincronizada

R1 CC
com um relógio externo. Através de um conjunto de
COMP
resistores e capacitores, o clock externo injeta cargas
pulsantes periódicas no integrador, forçando a oscilação C3 RIN
COMP
a travar na frequência do clock externo. A configuração DENTRO
PWM
GND
+
típica com sinal de clock de serviço de 5Vp-p 50% usa
Vinho
RCK=22k e CCK=33pF na Figura 3. Para maximizar o RFB
desempenho de áudio, a frequência de execução

Comece
automática sem injeção de clock deve ser de 20 a 30%
maior que a frequência de clock externo.
Figura 5 Eliminação de ruído de clique
Como resultado, todos os componentes capacitivos conectados

aos pinos COMP e IN, como C1, C2, C3 e Cc na Figura 5, são pré- VCSD
carregados em seus valores de estado estacionário durante a
sequência de partida em estrela. Isso permite a resolução VAA
instantânea da operação PWM.
Para utilizar a função de redução de ruído de clique, as seguintes Vth1

condições devem ser atendidas.
1. O pino CSD tem uma rampa lenta o suficiente de Vth1 Vth2

para Vth2, de modo que as tensões nos capacitores
podem se estabilizar em seus valores alvo.
2. A fonte de alimentação bootstrap do lado alto precisa ser
carregada antes de iniciar a oscilação.
Modo Operacional OTA
Sem pop OTA em Ativo
3. A entrada de áudio deve ser zero. Desligar
Comece
4. Para que o loop local interno anule a realimentação Estágio do motorista do portão
Desligar Liberar
externa durante o período de inicialização, a
compensação CC na saída do alto-falante antes da
liberação do desligamento deve satisfazer a seguinte Figura 6 Modo VCSD e OTA
condição.
× Condição de inicialização de auto-oscilação

Deslocamento DC < 30m A RFB
O IRS2092(S) requer que as seguintes condições

sejam atendidas para iniciar a oscilação PWM no circuito de
Tensão CSD e Modo Operacional OTA
aplicação típico.
O pino CSD determina o modo operacional do IRS2092(S). A -

Todas as fontes de alimentação de controle,
OTA possui três modos operacionais; corte, oscilação local e
VAA, VSS, VCC e VBS estão acima dos
operação normal enquanto a seção de acionamento do portão
limites de bloqueio de subtensão.
possui dois modos; normal e desligamento com tensão CSD.
- A tensão do pino CSD está acima do limite Vth1.
- eu < eu
DENTRO FB
Quando VCSD < Vth2, o IC está no modo de desligamento e o
OTA é cortado.
DENTRO DENTRO
Onde = +B .
eu =
DENTRO
, eu
DENTRO FB
Quando Vth2< VCSD < Vth1, as saídas HO e LO ainda estão R R
DENTRO FB
no modo de desligamento. A OTA é ativada e inicia a oscilação
local, que pré-polariza todos os componentes capacitivos no Observe que essa condição também limita a tensão máxima
amplificador de erro. de entrada de áudio que alimenta R1. Se esta condição for
excedida, o amplificador interrompe sua oscilação durante o
Quando VCSD>Vth1, o desligamento é liberado e a operação período de operação. Isso permite um índice de modulação
PWM é iniciada. de 100%; entretanto, deve-se tomar cuidado para que a
alimentação flutuante do lado alto não decaia devido à falta
de estado LIGADO do pulso do lado baixo.
Seleção MOSFET
Existem algumas limitações no tamanho do MOSFET a ser
combinado com o IRS2092(S).
1. Dissipação de energia A
dissipação de energia do estágio do driver de porta no
IRS2092(S) é proporcional à frequência de comutação e
carga da porta do MOSFET. Quanto maior a frequência de
comutação, menor a carga da porta que pode ser usada.
Consulte Estimativa de temperatura de junção mais adiante

nesta nota de aplicação para obter detalhes.
2. Velocidade de comutação
A proteção interna de sobrecorrente tem uma certa janela
de tempo para medir a corrente de saída. Se a transição
de comutação demorar muito, o circuito interno do OCP
começa a monitorar a tensão no MOSFET que induz o falso
disparo do OCP. Menos de 40 nC de carga de porta por
saída é recomendado.
O IRS2092(S) acomoda uma variedade de MOSFETs de

áudio digital IR, fornecendo um design escalável para vários níveis
de potência de saída. Para mais informações sobre a seção
MOSFET, consulte AN-1070, Relação de Desempenho do
Amplificador Classe D com os Parâmetros MOSFET.
Projeto de proteção 2. O pino CSD começa a descarregar o externo

capacitor Ct.
Proteção contra sobrecorrente (OCP)
3. Quando VCSD, a tensão em Ct, cai
abaixo do limite inferior Vth2, um sinal de saída
O IRS2092(S) possui proteção contra sobrecorrente para
de COMP2 reinicializa OCL.
proteger os MOSFETs de energia durante condições
4. O pino CSD começa a carregar o capacitor
anormais de carga. O IRS2092(S) inicia uma sequência de
eventos quando detecta uma condição de sobrecorrente externo Ct.
5. Quando o VCSD ultrapassa o limite superior Vth1, a
durante a ativação de um pulso no lado alto ou no lado baixo.
lógica em COMP1 muda e o IC retoma a operação.
Assim que o bloco sensor de corrente do lado alto ou do
lado baixo detecta sobrecorrente: 1. O OC Latch (OCL)
inverte os estados lógicos e desliga as saídas LO e
Enquanto existir a condição de sobrecorrente, o IC repetirá
HO.
a sequência de proteção de sobrecorrente a uma taxa de
repetição dependente da capacitância no pino CSD.
VAA
Vth1
VCSD Vth2
VSS
tOCL / tOCH
Detecção de OC
Carregar
Capacitor de CSD
Descarga
Desligar
SD
Liberar
tSU turfa
Intervalo de
Ligar mudo Operação normal Operação normal
redefinição da proteção
Figura 7 Gráfico de tempo de proteção de sobrecorrente
VAA
`
Vth1
COMP1
refrigerante CO
SQ
` UVLO(VB)
COMP2 R
Ct
Vth2 OC DET (H)
VSS
AT ENTRADA FLUTUANTE AT AT LADO ALTO FLUTUANTE

NÍVEL NÍVEL NÍVEL
MUDANÇA MUDANÇA MUDANÇA
PARTE DE BAIXO
OC DET (L)
UVLO(VCC) SD
HO
PWM TEMPO MORTO
` ISTO
Figura 8 Diagrama de Blocos Funcionais de Desligamento
Controle de proteção
O bloco de controle de proteção interno dita o modo de 1 VAA CSH 16
operação, normal ou desligamento, usando a entrada do pino 2 GND VB 15
CSD. No modo de desligamento, o IC força LO e HO a emitir 0V 3 DENTRO HO 14
em relação a COM e VS, respectivamente, para desligar os MOSFETs 4 COMP VS 13
de energia. 5 refrigerante VCC 12
Ct
6 VSS ISTO 11
O pino CSD fornece cinco funções. 7 VREF COM 10
OCSET TD
1. Temporizador de atraso de 8 9
inicialização 2. Temporizador de
reinicialização automática 3. Entrada Figura 9 Configuração de proteção de auto-reinicialização
de desligamento 4. Configuração de proteção
travada 5. Saída de status de desligamento (host I/F)
Projetando Ct
O pino CSD não pode ser colocado em paralelo com outro
IRS2092(S). O capacitor de temporização, Ct, é usado para programar tRESET
e tSU. ·
Proteção de auto-reinicialização tRESET é a quantidade de tempo que decorre
desde quando o IC entra no modo de desligamento até o
momento em que o IC retoma a operação. tRESET deve
Ao colocar um capacitor entre CSD e VSS, o IRS2092(S) se
ser longo o suficiente para evitar o superaquecimento
reinicializa após entrar no modo de desligamento.
dos MOSFETs da sequência repetitiva de desligar e
retomar a operação durante condições de sobrecorrente.
Na maioria das aplicações, o tempo mínimo recomendado
Após o evento OCP, o pino CSD descarrega a tensão Ct VCSD até
para tRESET é de 0,1 segundo. · tSU é a quantidade de
o limite inferior Vth2 para redefinir a trava de desligamento interno.
tempo entre ligar o IC no modo de desligamento até o
Então, o IRS2092(S) começa a carregar Ct na tentativa de retomar a
operação. Uma vez que a tensão do pino CSD sobe acima do limite momento em que o IC libera o desligamento para iniciar a
superior, V operação normal.
th1, o IC retoma
operação normal.
1 VAA CSH 16
O Ct determina tRESET e tSU como as seguintes
2 GND VB 15
equações:
3 DENTRO HO 14
<10k
4 COMP VS 13
Ct V ×
DD
t REDEFINIR = [s] 5 refrigerante VCC 12
1.1 ×
EUrefrigerante
SD
6 VSS ISTO 11
7 VREF COM 10
8 OCSET TD 9
Ct V ×
DD
t Eles são
= [s]
0,7 ×
EUrefrigerante
Figura 11 Proteção travada com entrada de reinicialização
Interface com o controlador do sistema

onde ICSD = a corrente de carga/descarga no pino CSD VDD
= a tensão de alimentação de entrada flutuante em relação ao
O IRS2092(S) pode se comunicar com um controlador de
VSS.
sistema externo através de um circuito de interface simples
mostrado na Figura 12. Um transistor PNP genérico U1 detecta a
corrente do dissipador no pino CSD durante um evento OCP e
Entrada de desligamento envia um sinal de desligamento para um controlador de sistema
externo. Outro transistor NPN genérico U2 pode então redefinir a
O IRS2092(S) pode ser desligado por um sinal de desligamento lógica de proteção interna puxando a tensão CSD abaixo do limite
externo SD. A Figura 10 mostra como adicionar um caminho inferior Vth2 por um mínimo de 200ns. Observe que o pino CSD
de descarga externo para desligar o PWM. está configurado para operar em OCP travado. Após a sequência
de inicialização, é necessário um sinal de reinicialização para o
1 VAA CSH 16
pino CSD para liberar o IC do modo de desligamento.
2 GND VB 15
3 DENTRO HO 14
4 COMP VS 13
5 refrigerante VCC 12 1 VAA CSH 16
SD Ct
6 11 2 GND VB 15
VSS ISTO U1
7 VREF COM 10 3 DENTRO HO 14

SD
<10k
8 OCSET TD 9 4 COMP VS 13
5 refrigerante VCC 12
REDEFINIR
6 VSS ISTO 11
Figura 10 Entrada de desligamento
U2 7 VREF COM 10
8 OCSET TD 9
Proteção travada
Figura 12 Interface com o Host Controller

Conectar o CSD ao VDD através de um resistor de 10k ÿ
ou menos configura a trava de proteção contra sobrecorrente.
A trava trava o IC no modo de desligamento após a detecção de Programando o nível de viagem OCP
sobrecorrente. Uma chave de reinicialização externa pode ser
usada para trazer o CSD abaixo do limite inferior Vth2 por um Em um amplificador de áudio Classe D, a direção da corrente de
mínimo de 200ns para reinicializar adequadamente a trava. carga alterna com o sinal de entrada de áudio. Uma condição de
Após a sequência de inicialização, é necessário um sinal de sobrecorrente pode, portanto, ocorrer durante um ciclo de corrente
reinicialização para o pino CSD para liberar o IC do modo de positivo ou um ciclo de corrente negativo. O IRS2092(S) usa o
desligamento travado. RDS(on) dos MOSFETs de saída como resistores de detecção de
corrente. Devido às restrições estruturais dos CIs de alta tensão,
a detecção de corrente é implementada de forma diferente para o
lado de alta e baixa. Se a corrente medida exceder um limite
predeterminado, o bloco OCP envia um sinal para o bloco de
proteção, forçando HO e LO a baixar e protegendo os MOSFETs.
R2 D1
CSH +B
UV
DETECTAR
VB
R1
UV
ALTO
LADO
Q Dbs
CS
R3
HO Q1
Cbs
FORA
VS
AT AT
LADO ALTO FLUTUANTE
NÍVEL NÍVEL
MUDANÇA MUDANÇA
REGISTRO DE 5V VCC Vcc
UV
DETECTAR
TEMPO MORTO
ISTO Q2
SD
COM -B
R5
CS LOWSIDE OCSET
R4
VREF
Figura 13 Proteção contra sobrecorrente bidirecional
Detecção de lado baixo sobre corrente

Observe que a faixa OCSET programável é de 0,5 V a 5,0 V.
Para desabilitar o OCP do lado baixo, conecte o OCSET ao
Para correntes de carga negativas, o sensor de sobrecorrente
VCC diretamente.
do lado baixo monitora a condição de carga e desliga a operação
de comutação se a corrente de carga exceder o nível de
Para programar o nível de desarme para sobrecorrente,
desarme predefinido.
a tensão em OCSET pode ser calculada usando a
equação abaixo.
A detecção de corrente do lado baixo é baseada
na medição de VDS através do MOFET do lado baixo
VOCSET = VDS(LADO BAIXO) = ITRIP+ x RDS(ligado)
durante o estado no lado baixo. Para evitar o disparo do OCP
por overshoot, um intervalo de apagamento inserido após a
Para minimizar o efeito da corrente de polarização de
ativação do LO desabilita a detecção de sobrecorrente por
entrada no pino OCSET, selecione valores de resistor para R4
450ns.
e R5 de modo que a corrente através do divisor de tensão seja
0,5 mA ou mais.
O pino OCSET é para programar o limite para detecção de
sobrecorrente do lado baixo. Quando o VDS medido do lado *
Nota: Usando VREF para gerar uma entrada para OCSET
baixo do MOSFET excede a tensão no pino OCSET em relação
através de um divisor resistivo fornece imunidade
a COM, o IRS2092(S) inicia a sequência OCP descrita
melhorada contra flutuações no VCC.
anteriormente.
+B
Q1
CO OCREF VS FORA
0,5mA
REFERÊNCIA 5,1 V
R4 -
OCSET CO
+
R5 Comparador OC
COM
ISTO
ISTO Q2
IRS2092(S)
-B
Figura 14 Sensor de Sobrecorrente do Lado Baixo
A detecção de corrente do lado alto é baseada na

Lado Inferior Sobre a Configuração Atual
medição de VDS através do MOSFET do lado alto durante a
ativação do lado alto através dos pinos CSH e Vs.
Deixe o MOSFET do lado baixo ter RDS(on) de 100mÿ.
Para evitar o disparo do OCP por overshoot, um intervalo de
Desejamos definir o nível de disparo atual em 30A.
apagamento inserido após a ativação do HO desativa a
VOCSET é dado por: detecção de sobrecorrente por 450ns.
VOCSET = ITRIP+ x RDS(ligado) = 30A x 100mW = 3,0V Em contraste com a detecção de corrente do lado baixo, o limite
no qual o pino CSH aciona a proteção OC é fixado internamente
Escolha R4+R5=10 kW para carregar corretamente o pino em 1,2 V. Um divisor resistivo externo R2 e R3 pode ser usado
VREF.
para programar um limite mais alto.
OCSET
R5 =
DENTRO
×10
W.
k
DENTRO
REFERÊNCIA
3,0 Um diodo de bloqueio reverso externo, D1, é necessário para

=
DENTRO
×10
W.
k
5.1 DENTRO
bloquear a alimentação de altas tensões no pino CSH enquanto
= W.
5,8 k o lado alto estiver desligado. Devido a uma queda de tensão
onde VREF = 5,1V direta de 0,6 V em D1, o limite mínimo necessário para a proteção
de sobrecorrente do lado alto é de 0,6 V.
Com base na série E-12 de valores de resistores, escolha R5
R3
como 5,6kW e R4 como 3,9kW para completar o projeto. CSH
DENTRO
= × (VDS (LADO ALTO ) + VF D
(1)
)
RR
2+3
onde VDS(HIGH SIDE) = a tensão do dreno para a fonte do

Em geral, RDS(on) tem um coeficiente de temperatura
MOSFET do lado alto durante a ativação do lado alto
positivo que precisa ser considerado ao definir o nível de limite.
VF(D1) = a tensão de queda direta de D1
Além disso, variações no RDS(on) afetarão a seleção de valores
de componentes externos ou internos.
Uma vez que VDS (HIGH SIDE) é determinado pelo produto
do ID da corrente de dreno e RDS(on) do MOSFET do lado
alto. VCSH pode ser reescrito como:
Detecção de sobrecorrente do lado alto
R3
Para correntes de carga positivas, o sensor de sobrecorrente CSH
DENTRO
= ×
(R DS (ON D) VF D × +
EU
(1)
)
RR
23+
do lado alto também monitora a condição de carga e desliga a
operação de comutação se a corrente de carga exceder o nível O diodo de bloqueio reverso D1 é polarizado diretamente por
de desarme predefinido. um resistor R1 de 10 kW.
www.irf.com
AN-1138 11
R2 D1 +B
CSH
CSH
R1
Comparador VB
+
CO -
R3
1,2 V
HO Q1
HO
VS FORA
Vcc
ISTO
Q2
IRS2092(S)
-B
Figura 15 Programando o Limite de Sobrecorrente do Lado Alto
entre +B e –B e o tempo de recuperação reversa deve ser

Lado Alto Sobre a Configuração Atual
tão rápido quanto o diodo de carregamento da cinta de
inicialização. Um diodo como o Philips BAV21W, um diodo de
A Figura 15 demonstra o circuito típico usado para detecção
comutação de alta velocidade de 200V e 50ns, é mais que suficiente.
de corrente no lado alto. No exemplo a seguir, o nível de
proteção de sobrecorrente é ajustado para desarmar em
30A usando um MOSFET com um RDS(on) de 100mW. Os Gerador de tempo morto
valores dos componentes de R2 e R3 podem ser calculados
usando a seguinte fórmula: O tempo morto é o período de apagamento inserido entre
o Desligamento do lado alto e o LIGADO do lado baixo, ou
Voo R2 + R3=10 kW. o Desligamento do lado baixo e o LIGADO do lado alto. Seu
V objetivo é evitar o disparo ou uma corrida de corrente
R k= 10 W× E
através de ambos os MOSFETs. No IRS2092(S), um bloco
3
VV +
DS F
de geração de tempo morto interno permite que o usuário
onde VthOCL = 1,2V selecione o tempo morto ideal de uma faixa de valores
VF = a tensão direta do diodo de bloqueio predefinidos. A seleção de um tempo morto predefinido
reverso D1 = 0,6V.
através da tensão do pino DT/SD pode ser feita facilmente
VDS@ID=30A = a queda de tensão no através de um divisor de tensão externo. Essa maneira de
MOSFET do lado alto quando a corrente do MOSFET definir o tempo morto evita que o ruído externo modifique o
é 30A.
tempo de comutação, o que é crítico para o desempenho do
áudio.
Portanto, VDS@ID=30A = ID x RDS(on) = 30A x 100mW =
3V
Como determinar o tempo morto ideal
Com base nas fórmulas acima, R2 = 6,8kW e R3 = 3,3kW.
O tempo morto efetivo em uma aplicação real difere
do tempo morto especificado nesta folha de dados devido
ao tempo de queda de comutação, tf. O valor do tempo
Escolhendo o bloqueio reverso correto morto nesta folha de dados é definido como o período de
Diodo tempo entre o início do desligamento de um lado do estágio
de comutação e o início do desligamento do outro lado,
A seleção do diodo de bloqueio reverso D1 apropriado conforme mostrado na Figura 16. O tempo de queda do A
depende de sua classificação de tensão e velocidade. tensão da porta MOSFET deve ser subtraída do valor do
tempo morto na folha de dados para determinar o tempo
Para bloquear efetivamente as tensões do barramento,
a tensão reversa deve ser maior que a diferença de tensão
morto efetivo de um amplificador de áudio Classe D.
Programação Dead-Time
(Tempo morto efetivo) = (Tempo morto na folha de dados) – tf
O IRS2092(S) seleciona o tempo morto de uma faixa de valores

de tempo morto predefinidos com base na tensão aplicada no
90% pino DT. Um comparador interno traduz a entrada DT para um
Tempo morto efetivo tempo morto predeterminado, comparando a entrada com as
HO (ou LO) tensões de referência internas. Essas tensões de referência
10%
internas são definidas no IC através de um divisor de tensão
resistivo usando VCC. A relação entre o modo de operação e a
tf tensão no pino DT é ilustrada na Figura 17 abaixo.
Dead-time na
LO (ou HO) folha
Tempo morto
de dados
10%
25nS
Figura 16 Tempo morto efetivo
45nS
Um período de tempo morto mais longo é necessário para um
75nS
MOSFET com um valor de carga de porta maior devido ao tf mais
longo. Embora uma configuração de tempo morto efetivo mais
105nS
curta seja benéfica para alcançar melhor linearidade em
amplificadores Classe D, a probabilidade de corrente de disparo VDT
0,23xVcc 0,36xVcc 0,57xVcc Vcc
aumenta com configurações de tempo morto mais estreitas.
Valores negativos de tempo morto efetivo podem causar Figura 17 Dead Time vs. VDT
dissipação excessiva de calor nos MOSFETs, levando a danos
potencialmente graves.
A Tabela 3 sugere pares de valores de resistor usados no divisor
de tensão para selecionar o tempo morto. Resistores com
Para calcular o tempo morto ideal em uma determinada
tolerância de até 5% são aceitáveis ao usar esses valores.
aplicação, o tempo de queda tf para HO e LO no circuito real
precisa ser levado em consideração. Além disso, variações na
temperatura e nos parâmetros do dispositivo também podem IRS2092(S)
afetar o tempo morto efetivo no circuito real. Portanto, um tempo >0,5mA

Vcc
morto mínimo efetivo de 10 ns é recomendado para evitar a R1
passagem de corrente na faixa de temperaturas de operação e TD
tensões de alimentação. R2
COM
Figura 18 Divisor de tensão externo
Modo de tempo morto R1 R2 Tensão DT/SD Vcc

DT1 <10k Abra 0,46 x Vcc
DT2 5,6kW 4,7 kW
DT3 8,2 kW 3,3 kW 0,29 x Vcc
DT4 Abrir <10k COM
Tabela 3 Valores de resistores recomendados para seleção de tempo morto
IAA e ISS, a corrente de alimentação para VAA e VSS, é 10mA.

Fornecimento de VAA e VSS
Esta implementação é sugerida quando as tensões do

Existem duas maneiras de implementar fontes de alimentação
barramento principal, +B e –B, são fornecidas por uma fonte de
VAA e VSS.
alimentação regulada.
1. Fornecimento de VAA e VSS com reguladores

Defina os valores de RAA e RSS na Figura 21 de modo que as
externos
correntes de alimentação que alimentam VAA e VSS sejam cada
uma de 10 mA.
Para melhor desempenho de áudio, é preferível produzir
VAA e VSS com reguladores externos, como os reguladores de
três terminais. Para evitar que os diodos zener de fixação internos
conduzam, a tensão de alimentação deve ser VAA < VCLAMPM+ RAA
+B
1 VAA CSH 16
e VSS > VCLAMPM- 2 GND VB 15
. Os reguladores padrão 7805 e 7905 são adequados. 3 DENTRO - HO 14
4 COMP VS 13
5 C SD VC C 12
7805 1 VAA CSH 16
6 VSS ISTO 11
2 GND VB 15
7 VREF COM 10
3 DENTRO HO 14
8 OCSET TD 9
RSS
4 COMP VS 13
5 refrigerante VCC 12 -B
7905 6 VSS ISTO 11
7 10
VREF COM
Figura 21 Regulando VAA e VSS com Interno
8 OCSET TD 9
Diodos Zener
Figura 19 Fornecimento de VAA e VSS com externo

Reguladores
Quando os reguladores de modo comutado fornecem VAA e Carregar VBS antes de iniciar
VSS, é necessário colocar um filtro de ruído de dois estágios nas
linhas de alimentação, conforme mostrado na Figura 20, para evitar Para uma inicialização adequada, o capacitor de
que o ruído influencie a tensão de ondulação de comutação em bootstrap do lado alto deve ser carregado antes da inicialização
+/-5V. do PWM através de um resistor RCHARGE do barramento de
alimentação positivo para o pino VB . Ao utilizar um diodo zener
interno de 20,8 V entre VB e VS, este esquema elimina a necessidade
IRS2092(S) de carregar o capacitor da cinta de inicialização através do lado
10 10
+5V 1 VAA CSH 16
VB
baixo ligado durante a inicialização.
2 GND 15
10µF 2,2µF
3 DENTRO HO 14
10nF
4 COMP VS 13
O valor deste resistor de carregamento está sujeito a várias
10µF 2,2µF
restrições:
5 refrigerante VCC 12
10 10
-5V 6 VSS ISTO 11
- A resistência mínima de RCHARGE é
7 VREF COM 10 limitado pelo índice máximo de modulação PWM do
8 OCSET TD 9 sistema. Quando o HO é alto, o RCHARGE drena a
fonte de alimentação bootstrap, reduzindo o tempo de
Figura 20 Fornecimento de VAA e VSS de Switch espera, portanto, o tempo máximo contínuo de HO.
Fonte de alimentação do modo
- A resistência máxima de RCHARGE é
limitado pela capacidade de carga atual do resistor
durante a inicialização:
2. Regulando VAA e VSS usando diodos Zener internos EU > eu
CARREGAR QBS
onde ICHARGE = a corrente através de

RCHARGE
VAA e VSS podem ser fornecidos com uma pinça de diodo zener IQBS = a corrente quiescente de
interna como regulador de derivação. Recomendado alimentação do lado alto.
ICHARGE gera um offset DC na saída do alto-falante antes da

inicialização do PWM. Verifique se o deslocamento DC não excede Fixação de polarização negativa VSS
uma condição para eliminação de ruído de clique. Consulte a seção
Eliminação de ruído de clique para obter mais detalhes. Uma tensão Vss negativa excessiva em relação a COM pode
danificar o IRS2092(S). O VSS pode ficar abaixo de COM quando
Rcharge falta uma alimentação negativa em uma configuração de alimentação
+B
1 VAA CSH 16
dupla. Para proteger o IC dessa possibilidade, um diodo é recomendado
2 GND VB 15
para prender potenciais polarizações negativas ao VSS. Um diodo de
3 DENTRO HO 14
4 COMP VS 13
recuperação padrão com uma corrente nominal de 1A, como o 1N4002,
5 refrigerante VCC 12 é suficiente para esta finalidade.
6 VSS ISTO 11
7 VREF COM 10
8 OCSET TD 9
Vcc
1 VAA C SH 16
12V
2 GND VB 15
3 DENTRO HO 14
-B
4 COMP VS 13
Figura 22 Pré-carregamento da fonte da cinta de inicialização 5 refrigerante VCC 12
6 VSS ISTO 11
Sequência de inicialização (UVLO) 7 VREF COM 10
8 OCSET TD 9
O bloco de controle de proteção no IRS2092(S) monitora o

status de VAA e VCC para garantir que ambas as fontes de tensão
estejam acima de seus respectivos limites UVLO (Under Voltage -B
Lock Out) antes de iniciar a operação normal. Se VAA ou VCC Figura 24 Fixação VSS Negativa
estiver abaixo do limite de subtensão, LO e HO são desabilitados no
modo de desligamento até que VAA e VCC
Estimativa de Temperatura de Junção
subir acima de seus limites de tensão.

A dissipação de energia no IRS2092(S) é dominada pelos
seguintes itens:
Sequência de desligamento -
PMID: Dissipação de potência da lógica flutuante de
entrada e circuitos de proteção
Assim que VAA ou VCC cai abaixo de seu limite UVLO, a
- PLSM: Dissipação de potência do nível de entrada
lógica de proteção no IRS2092(S) desliga LO e HO, desligando os
Deslocador
MOSFETs de energia.
- PLOW: Dissipação de potência no lado baixo
-
UVLO (VCC) PLSH: Dissipação de potência do lado alto
VCC
Deslocador de Nível
-
PHIGH: Dissipação de potência no lado alto
HO
As equações a seguir são apenas para sua referência.
Devido às características não lineares no estágio de acionamento
ISTO
do portão, essas suposições podem não ser precisas.
Figura 23 Gráfico de tempo de UVLO IRS2092(S)

1. PMID: Dissipação de Potência da Entrada
Lógica flutuante e circuitos de proteção
Desacoplamento da fonte de alimentação

A dissipação de potência da seção flutuante de entrada
é dada por:
Atenção especial deve ser dada ao desacoplamento das fontes de
alimentação para operação adequada do IC.
PMID = PZENER + POTA
Capacitores cerâmicos de 0,1µF ou mais devem ser colocados
próximos aos pinos de alimentação do IC na placa.
Onde
PZENER = a dissipação de potência da fixação
interna dos diodos zener
Consulte a nota de aplicação AN-978 para considerações
gerais de projeto de um IC de driver de porta de alta tensão. VAA e VSS
POTA = a dissipação de energia do OTA Rg(int) = resistência da porta interna do

interno MOSFET do lado baixo, normalmente 2ÿ
Quando VAA e VSS são regulados com fixação interna Rg = resistência da porta externa do
de diodo zener, o PMID pode ser simplificado como: MOSFET do lado baixo
(VVVV- )+ (- ) Qg = carga total da porta do lado baixo

PVV
MEIO
ª ( AA
-×
SS
) + ÔNIBUS AA SS - ÔNIBUS
MOSFET
AA +
RR SS
Onde
4. PLSH: Dissipação de Potência do Deslocador de
V+BUS = alimentação de tensão positiva do barramento
Nível do Lado Alto
VAA
V-BUS = alimentação de tensão negativa do barramento
PLSH = 0,4nC x fsw x VBUS
VSS
RAA = resistor alimentando VAA de V+BUS
Onde
RSS = resistor alimentando VSS de
fSW = frequência de comutação PWM
V-BUS
VBUS = diferença entre a tensão positiva do
barramento e a tensão negativa do barramento
Consulte a Figura 21.
2. PLSM: Dissipação de Potência do Deslocador

de Nível de Entrada
5. PHIGH: Dissipação de Potência do Lado Alto
PLSM = 1,5 x 10-9 x fSW x VSS BIAS
A dissipação de potência do lado alto vem das perdas
Onde do circuito lógico e das perdas de condução de HO.
fSW = a frequência de comutação PWM

PPP = +
VSS BIAS = a tensão de polarização de VSS
em relação a COM ALTO LDD HO
=
E R ˆ
IVVQ × +f UMA
× × ×
˜
++
RRR
¯
˜
( QBS BS )
UMA
3. ARADO: Dissipação de Potência do Lado Inferior E O

BS g SW
O g g(int)
A dissipação de potência do lado baixo vem das

perdas do circuito lógico e das perdas de acionamento Onde
de LO. PLDD = dissipação de potência do
PPP = + circuito lógico interno
LOW LDD LO
PHO = dissipação de potência do estágio de
=
E R ˆ acionamento do portão para HO
×+Qf
IV Vcc UMA
× × ×
˜
++
RRR
¯
˜
( CCQ ) E
UMA
O
g SW RO = impedância de saída equivalente de
O g (int)
HO, normalmente 10 ÿ para o IRS2092(S)
Onde
Rg(int) = a resistência da porta interna do
PLDD = dissipação de potência do
MOSFET do lado alto, tipicamente 2ÿ
circuito lógico interno
Rg = resistência da porta externa do

PLO = dissipação de energia do estágio de
MOSFET do lado alto
acionamento do portão para LO
Qg = carga total da porta do MOSFET

RO = impedância de saída de LO,
do lado alto
normalmente 10 ÿ para o IRS2092(S)
6. PD: Dissipação Total de Potência projeto plano porque a integração de circuitos dentro do CI é
referenciada a diferentes potenciais.
A dissipação de potência total, PD, é dada por A aplicação adequada do IRS2092(S) emprega três potenciais de
referência.
PD = PMID + PLSM + PLOW + PHSM + PHIGH .
1. Aterramento Analógico
7. Tj: Temperatura da Junção
A seção analógica de entrada ao redor da OTA é referenciada

Dada a resistência térmica de junção para ambiente RthJA, a
ao terra do sinal, ou GND, que deve ser um nó de referência
temperatura de junção Tj pode ser calculada a partir da fórmula
silencioso para o sinal de entrada de áudio. Os circuitos periféricos na
fornecida abaixo e não deve exceder 150°C.
seção de entrada flutuante, como os pinos CSD e COM, referem-se a
este terra. Esses nós devem ser separados dos estágios de comutação
do sistema. Para evitar o acoplamento capacitivo potencial aos nós de
TJ = RthJA × Pd + TA < 150°C
comutação, use um plano de aterramento apenas nesta parte do
circuito. Não compartilhe o plano de aterramento com o driver do portão
ou estágios de energia.
Considerações sobre o layout da placa
A seção de entrada flutuante do IRS2092(S) consiste em um

amplificador de erro OTA de baixo ruído e um comparador PWM
junto com circuitos lógicos CMOS. 2. Referência do driver do portão
O capacitor de desvio de alta frequência CVAA-VSS deve ser colocado
mais próximo do IRS2092(S) para alimentar o circuito lógico. CVAA e
O estágio gate driver do IRS2092(S) está localizado entre os pinos
CVSS são para operação estável da OTA e devem ser colocados
10 e 15 e é referenciado à tensão negativa do barramento, COM.
próximos ao IC.
Este é o substrato do CI e atua como terra. Embora o barramento
Os capacitores de alimentação do driver do gate CVCC e CVBS
negativo seja um nó ruidoso no sistema, ambos os drivers de porta se
fornecem corrente de carregamento do gate e também devem ser
referem a este nó. Portanto, é importante blindar os estágios de
colocados próximos ao IRS2092(S).
acionamento do portão com a tensão negativa do barramento para que
todas as correntes de ruído devido a capacitâncias parasitas retornem
à fonte de alimentação sem degradar o terra do sinal.
IRS2092(S)
1 VAA CSH 16
CVAA
2 GND VB 15
CVBS
3 DENTRO HO 14
CVAA-VSS 4 COMP VS 13 3. Aterramento de Energia

CVSS 5 refrigerante VCC 12
6 VSS ISTO 11 O aterramento de alimentação é a conexão de aterramento que fecha

CVCC
os loops dos capacitores de barramento e dos circuitos de corrente de
7 VREF COM 10
ondulação do indutor. Separe o aterramento de alimentação e os

8 OCSET TD 9
aterramentos do sinal de entrada o máximo possível para evitar
impedâncias parasitas comuns.
Figura 25 Bypass sensível ao posicionamento A Figura 26 ilustra como pintar planos de referência. O plano de
Capacitores alimentação GND deve incluir a tampa do barramento negativo. O
plano de referência de potência deve incluir Vcc.
Plano Terrestre Além disso, use símbolos distintamente diferentes para os diferentes
motivos.
Além dos locais dos principais componentes mencionados
acima, é importante derramar adequadamente os planos de Para obter mais informações sobre o layout da placa, consulte AN
aterramento para obter um bom desempenho de áudio. 1135, Layout de PCB com Porta de Áudio IR Classe D
O IRS2092(S) não aceita aterramento único Motoristas
Figura 26 Aplicando Planos de Terra

An-1138 - IRS2092 PT

Enviado por

Dados do documento

Descrição original:

Título original

Direitos autorais

Formatos disponíveis

Compartilhar este documento

Compartilhar ou incorporar documento

Opções de compartilhamento

Você considera este documento útil?

Este conteúdo é inapropriado?

Direitos autorais:

Formatos disponíveis

An-1138 - IRS2092 PT

Enviado por

Direitos autorais:

Formatos disponíveis

Machine Translated by Google

Nota de Aplicação AN-1138

Descrição Funcional do IRS2092(S)

Por Jun Honda, Xiao-chang Cheng, Wenduo Liu

Implementação Típica ......................................................... ....................................... 1

Modulador PWM................................................ .................................................. ..... 3

Seleção de MOSFET................................................ .................................................. 6

Projeto de Proteção .............................................. .................................................. .. 7

Gerador de tempo morto................................................ ............................................. 12

Fonte de energia ................................................ .................................................. ...... 14

Estimativa de Temperatura de Junção ............................................. .......................... 15

Considerações sobre o layout da placa ............................................. ......................... 15

Descrição Geral do IRS2092(S) Seção de entrada

de implementar diferentes tipos de esquemas de moduladores DENTRO

1 nF 2,2 nF IRF6645 0,1 µF Palestrante

Figura 1 Circuito de Aplicação Típico IRS2092(S)

Figura 2 Projeto de Loop de Controle Típico IRS2092(S)

OTA Frequência Auto-oscilante

O OTA é desligado quando VCSD<Vth2. Determinando a Frequência Autooscilante

Escolher a frequência de comutação implica fazer uma troca

Em frequências de comutação mais altas, a eficiência

Por estas razões, 400kHz é escolhido para um

Para valores sugeridos de componentes para uma COMP

A saída OTA tem conformidades de tensão e corrente GND +

linear para que o desempenho ideal de THD+N possa

(kHz) 500 (nF) (ohms) 300

450 2.2 165

No projeto de malha de controle PWM típico, a C1 C2

frequência auto oscilante pode ser definida e sincronizada

desempenho de áudio, a frequência de execução

Figura 5 Eliminação de ruído de clique

Como resultado, todos os componentes capacitivos conectados

Para utilizar a função de redução de ruído de clique, as seguintes Vth1

1. O pino CSD tem uma rampa lenta o suficiente de Vth1 Vth2

× Condição de inicialização de auto-oscilação

O IRS2092(S) requer que as seguintes condições

O pino CSD determina o modo operacional do IRS2092(S). A -

Consulte Estimativa de temperatura de junção mais adiante

O IRS2092(S) acomoda uma variedade de MOSFETs de

Projeto de proteção 2. O pino CSD começa a descarregar o externo

Figura 7 Gráfico de tempo de proteção de sobrecorrente

AT ENTRADA FLUTUANTE AT AT LADO ALTO FLUTUANTE

Figura 8 Diagrama de Blocos Funcionais de Desligamento

O bloco de controle de proteção interno dita o modo de 1 VAA CSH 16

operação, normal ou desligamento, usando a entrada do pino 2 GND VB 15

CSD. No modo de desligamento, o IC força LO e HO a emitir 0V 3 DENTRO HO 14

em relação a COM e VS, respectivamente, para desligar os MOSFETs 4 COMP VS 13

de energia. 5 refrigerante VCC 12

O pino CSD fornece cinco funções. 7 VREF COM 10

Interface com o controlador do sistema

5 refrigerante VCC 12 1 VAA CSH 16

7 VREF COM 10 3 DENTRO HO 14

Figura 12 Interface com o Host Controller

Figura 13 Proteção contra sobrecorrente bidirecional

Detecção de lado baixo sobre corrente

Figura 14 Sensor de Sobrecorrente do Lado Baixo

A detecção de corrente do lado alto é baseada na

3,0 Um diodo de bloqueio reverso externo, D1, é necessário para

onde VDS(HIGH SIDE) = a tensão do dreno para a fonte do

Figura 15 Programando o Limite de Sobrecorrente do Lado Alto

entre +B e –B e o tempo de recuperação reversa deve ser

O IRS2092(S) seleciona o tempo morto de uma faixa de valores