Eletrónica II

Lab. 4- Latches & Flip‐Flops

Discente: Miguel Rebocho, nº42645, LEM

Docentes: Professor Daniele Bortoli e Professora Maria João Costa

1º Semestre 2020/2021
Objetivo
Pretende‐se analisar o funcionamento de alguns latches, flip‐flops e circuitos
sequenciais.

̅𝑹
1.1 Projete um latch SR , um latch 𝑺 ̅ e um latch D , utilizando portas lógicas
básicas. O esquema deve incluir a identificação dos integrados utilizados e
os respectivos números de pinos. Obtenha a tabela de verdade de cada um
dos latches e complete os diagramas temporais* 1, 2 e 3.

Latch SR

- Diagrama temporal

1º Semestre 2020/2021
- Tabela de verdade

S R 𝑸𝒏+𝟏 𝑸𝒏+𝟏
0 0 𝑄𝑛 𝑄𝑛 Manutenção
0 1 0 1 Reset
1 0 1 0 Set
1 1 0 0 Situação

̅𝑹
Latch 𝑺 ̅

- Diagrama temporal

1º Semestre 2020/2021
- Tabela de verdade

S R 𝑸𝒏+𝟏 𝑸𝒏+𝟏
0 0 1 1 Manutenção
0 1 1 0 Reset
1 0 0 1 Set
1 1 𝑄𝑛 𝑄𝑛 Situação

Latch D

- Diagrama temporal

1º Semestre 2020/2021
- Tabela de verdade

S R 𝑸𝒏+𝟏 𝑸𝒏+𝟏
0 X 𝑄𝑛 𝑄̅𝑛 Manutenção
1 0 0 1 Reset
1 1 1 0 Set

1.2 Complete os diagramas temporais* 4 e 5 para um flip‐flop D (74LS74) e para

um flip‐flop JK (74LS109). Explique a função das entradas PRESET e CLEAR.

Flip-Flop D

1º Semestre 2020/2021
- Diagrama temporal

Flip-Flop JK

1º Semestre 2020/2021
- Diagrama temporal

As entradas PRESET e CLEAR são entradas diretas assíncronas, isto é, fazem

com que a saída do circuito não dependa do clock ou das entradas J K,
sobrepondo-se às mesmas.

1º Semestre 2020/2021
1.3 Considere o circuito da figura 1. Desenhe o esquema com a identificação
dos integrados e o número dos pinos. Complete o diagrama temporal 6.
Qual é a função deste circuito? Nota: para perceber o funcionamento deste
circuito é necessário considerar os tempos e propagação.

- Figura 1

- Diagrama temporal

A função do circuito da Figura1 é ver a passagem do bit de entrada latch a

latch, à medida que o se dá o sinal de CLOCK, através das saídas Y0, Y1 e Y2.

1º Semestre 2020/2021