TL494 Aplicações

Relatório de Aplicação
SLVA001E– Revisado em Setembro de 2011
Projetando reguladores de tensão de comutação com o TL494

Patrick Griffith.- Tradução: Herbert Lopes.................................. Linear Padrão Lógica
RESUMO
O controlador de alimentação TL494 é discutido em detalhes. Uma visão geral da arquitetura TL494
apresenta os blocos funcionais primários contidos no dispositivo. Um estudo aprofundado da inter-relação
entre os blocos funcionais destaca a versatilidade e limitações do TL494. A utilidade do controlador de
alimentação TL494 também é demonstrada através de várias aplicações básicas e um design exemplo está
incluído para uma fonte de alimentação 5-V/10-A.
Conteúdo
1 Introdução ................................................................................................................... 3
2 O Dispositivo Básico ....................................................................................................... 3
3 Princípio de Operação ..................................................................................................... 4
4 Aplicações ................................................................................................................. 15
5 Exemplo de Projeto ....................................................................................................... 23
Lista de Imagens
1 TL494 Diagrama de Blocos ............................................................................................... 3
2 TL494 Técnicas de Modulação .......................................................................................... 4
3 Referência do Regulador de 5 Volts ..................................................................................... 5
4 Referência de Voltagem X Entrada de Voltagem ...................................................................... 5
5 Esquema do Oscilador Interno ............................................................................................ 6
6 Oscilador de Frequência X RT/CT ........................................................................................ 7
7 Variação do Tempo Morto X RT/CT ...................................................................................... 7
8 Controle do Tempo Morto/ Comparador PWM ......................................................................... 8
9 Amplificadores de Erro ..................................................................................................... 9
10 Estrutura Multiplex de Amplificadores de Erro ........................................................................ 10
11 Amplificador de Erro - Configurações de BIAS para Aplicações com Ganho Controlado ....................... 10
12 Características do Amplificador de Transferência .................................................................... 11
13 Curva de Bode do Amplificador ......................................................................................... 11
14 Arquitetura da Direção de Saída ........................................................................................ 12
15 Flip-Flop da Direção de Pulso ........................................................................................... 13
16 Estrutura do Transistor de Saída........................................................................................ 14
17 Técnica Convencional para Aumento de Energia no Regulador de 3 Terminais ................................. 15
18 Técnica de Aumento de Corrente na Referência do Regulador do TL494 ........................................ 15
19 Sincronismo Mestre/Escravo ........................................................................................... 16
20 Sincronismo do Clock Externo .......................................................................................... 16
21 Circuito Oscilador de Inicialização ...................................................................................... 17
22 Proteção contra Falhas ................................................................................................... 17
23 Configurações no Ajuste do Amplificador de Erro .................................................................... 17
24 Limitação de Corrente usando Fold-Back ........................................................................... 18
25 Caracteristicas de Corrente Fold-Back ................................................................................. 18
26 Considerações de Erros de Sinal ....................................................................................... 19
27 Proteção para Corrente de Pico ......................................................................................... 19
SLVA001E–December 2003–Revised September 2011 Projetando Reguladores de Tensão Chaveados com TL494 1
Submit Documentation Feedback
Copyright © 2003–2011, Texas Instruments Incorporated
www.ti.com
28 Características no Controle do Tempo-Morto ......................................................................... 20

29 Ajuste no Tempo-Morto .................................................................................................. 20
30 Circuito de Partida Suave ................................................................................................ 21
31 Circuito de Proteção contra Sobrevoltagem ........................................................................... 21
32 Transição Ligada .......................................................................................................... 22
33 Transição Desligada ...................................................................................................... 22
34 Fonte de Entrada de Potência ........................................................................................... 23
35 Seções de Chaveamento e Controle ................................................................................... 24
36 Seção de Amplificação de Erro.......................................................................................... 25
37 Circuito de Limitação de Corrente....................................................................................... 25
38 Circuito de Partida Suave ................................................................................................ 26
39 Circuito de Chaveamento................................................................................................. 27
40 Seção de Acionamento de Potência .................................................................................... 28
Lista de Tabelas
1 Tabela de Funções ........................................................................................................ 12
Projetando Reguladores de Tensão Chaveados com TL494 2

www.ti.com Introdução
1 Introdução
Os circuitos integrados monolíticos para o controle de fontes de alimentação de comutação tornaram-se

generalizados desde sua introdução na década de 1970. O TL494 combina muitos recursos que
anteriormente exigiam vários circuitos de controle diferentes. O objetivo deste relatório de aplicação é dar
ao leitor uma minuciosa compreensão do TL494, suas características, suas características de
desempenho e suas limitações.
2 O Dispositivo Básico
O design do TL494 não só incorpora os blocos de construção primários necessários para controlar uma
fonte de alimentação chaveada, mas também aborda muitos problemas básicos e reduz a quantidade de
circuitos adicionais necessário no projeto total. Figura 1 é um diagrama de bloco do TL494.
3 Princípio de Operação
O TL494 é um circuito de controle de modulação de largura de pulso (PWM) de frequência fixa. A Modulação
dos pulsos de saída é realizada comparando a forma de onda de dente-de-serra criada pelo oscilador interno
com frequência definida pelo capacitor (CT) com qualquer um dos dois sinais de controle. A etapa de saída
varia o tempo em que permanece em nível alto, alargando o tempo em nível alto quando a tensão cai e
estreitando o mesmo nível alto quanto a tensão de controle sobe. À medida que a voltagem de controle
aumenta, o tempo durante o qual a tensão dente-de-serra está alto diminui; portanto, a duração do pulso de
saída diminui. Um par de flip-flops de direção de pulso direciona o pulso modulado alternadamente para cada
um dos dois transistores de saída. A Figura 2 mostra a relação entre os pulsos e os sinais.
Princípio de Operação Projetando Reguladores de Tensão Chaveados com TL494 3

Os sinais de controle são derivados de duas fontes: o circuito de controle de tempo-morto (tempo inativo) e o
amplificador de erro. A entrada de controle de tempo morto é comparada diretamente pelo comparador de
controle DTC. Este comparador tem um deslocamento fixo de 100 mV. Com a entrada de controle devidamente
ajustada em relação à terra (biased), a saída é inibida durante o tempo em que a forma de onda dente-de-serra
está abaixo de 110 mV. Isso fornece um tempo morto predefinido de aproximadamente 3%, que é o tempo morto
mínimo que pode ser programado. O comparador PWM compara o sinal de controle criado pelos amplificadores
de erro. Uma função do amplificador de erros é monitorar a tensão de saída e fornecer ganho suficiente para que
quaisquer milivolts de erro em sua entrada resultem em um sinal de controle de amplitude suficiente para fornecer
controle de modulação 100%. Os amplificadores de erro também podem ser usados para monitorar a corrente
de saída e fornecer limitação de corrente à uma determinada carga.
3.1 O Regulador de Referência de 5 Volts

O regulador de referência interno 5-V TL494 é mostrado na Figura 3. Além de fornecer uma voltagem de
referência estável, age como um pré-regulador e disponibiliza uma referência estável a partir da qual a lógica de
controle de saída, flip-flop, oscilador, comparador de controle de tempo morto e comparador PWM são
alimentados. O regulador emprega um circuito de lacuna de banda como sua principal referência para manter a
estabilidade térmica com variação de menos de 100 mV sobre a faixa de temperatura do ambiente de operação
de 0°C a 70°C. Uma proteção contra curto-circuito é fornecida para proteger a referência interna e o pré-
regulador; 10 mA de corrente de carga está disponível para adicional circuitos de ajuste(bias). A referência é
programada internamente para uma precisão inicial de ±5% e mantém uma estabilidade de variação inferior a 25
mV sobre uma faixa de tensão de entrada de 7 V a 40 V. Para tensões de entrada inferiores a 7 V (como os
famosos 5 volts TTL), o regulador satura dentro de 1 V da entrada e passa a monitorá-lo (ver Figura 4).
Princípio de Operação
Princípio de Operação Projetando
Projetando Reguladores deReguladores de Tensão
Tensão Chaveados comChaveados
TL494 com
5 TL494 4
www.ti.com Principio de Operação
Figura 3. Regulador de Referência 5 Volts
0
0 1 2 3 4 5 6 7
V − Input Voltage − VI
Figura 4. Voltagem de Referência X Voltagem de Entrada
3.2 Oscilador
Um esquema do oscilador interno TL494 é mostrado na Figura 5. O oscilador fornece uma forma de onda
dente-de-serra positiva para os comparadores de tempo morto e PWM para comparação com os vários
sinais de controle.
5-V Regulador de Referência
RT
CT
Figura 5. Esquema do Oscilador Interno
3.2.1 Frequência de Operação

A frequência do oscilador é programada selecionando os componentes de tempo RT e CT. O oscilador
carrega o capacitor de cronometragem externa, CT, com uma corrente constante, cujo valor é determinado
pelo resistor de tempo externo, RT. Isso produz uma forma de onda de tensão de rampa linear. Quando a
tensão através do capacitor atinge 3 V, o circuito oscilador descarrega-o, e o ciclo de carregamento é
reiniciado. A corrente de carregamento é determinada pela fórmula:
No entanto, a frequência oscilante é igual à frequência de saída apenas para aplicações com transistor
único (single ended). Durante aplicações com dois transistores acoplados (push-pull), a frequência de
saída é metade da frequência osciladora. O pino 13 do TL494 define o tipo de saída que pretendemos
usar, nível alto para push-pull e baixo para single-ended.
Aplicações de transistor único:

www.ti.com Princípio de Operação
Aplicações Single-Ended:
O oscilador é programável em uma faixa de 1 kHz a 300 kHz.Em termos práticos para o leque de opções
de valores para RT e CT , teríamos valores de 1 kΩ a 500 kΩ e 470 pF a 10 μF, respectivamente. Um gráfico
da frequência oscilante RT X CT é mostrado na Figura 6. A estabilidade do oscilador para temperaturas
ambiente variando de 0°C a 70°C para vários faixas de RT e CT também é mostrado na Figura 6.

3.2.2 Operação Acima de 150 kHz
Em uma frequência de operação de 150 kHz, o período do oscilador é de 6,67 μs. O tempo morto
estabelecido pela compensação interna do comparador em tempo morto (período de ∼3%) produz um
pulso “em branco” de 200 ns. Este é o pulso em branco mínimo aceitável para garantir a comutação
adequada do flip-flop de direção de pulso, pois nossos componentes não se comportam de forma ideal e
portanto tem retardos na saturação e corte. Durante frequências acima de 150 kHz, tempo-morto adicional
(acima de 3%) é fornecido internamente para garantir o devido acionamento e a espera para chaveamento
do flip-flop de direção de pulso interno. A figura 7 mostra a relação interna do tempo morto (expresso em
porcentagem) para vários valores de RT e CT.

cípio de Operação www.ti.com
3.3 Controlador de Tempo-Morto / Comparador PWM

As funções do comparador de tempo morto e do comparador PWM são incorporadas em um único circuito
comparativo (ver Figura 8). As duas funções são totalmente independentes, portanto, cada função será
discutida separadamente.
Figura 8. Controle de Tempo-Morto / Comparador PWM

3.3.1 Controle de Tempo-Morto
Tempo morto (ou dead-time) é o pequeno tempo de margem ou folga durante o ciclo de chaveamento dos
transistores de potência – e naturalmente só faz sentido quando estamos trabalhando com dois transistores
em push-pull – onde ambos os transistores são cortados a fim de impedir que ocorra eles estarem ambos
saturados ao mesmo tempo – o que provocaria um curto na fonte.
A entrada de controle em tempo morto fornece controle do tempo morto mínimo (ou tempo de folga). A
saída do comparador inibe a troca de transistores Q1 e Q2 quando a tensão na entrada é maior que a
rampa tensão do oscilador (ver Figura 28). Uma compensação interna de 110 mV garante um tempo morto
mínimo ∼3% com a entrada de controle em tempo morto aterrada. Aplicando uma tensão à entrada de
controle em tempo morto podemos impor mais tempo morto. Isso fornece um controle linear do tempo
morto de seu mínimo de 3% para 100% como a tensão de entrada também irá variar de forma proporcional,
de 0 V a 3,3 V, situação em que o tempo-morto seria de 100%. Pode não parecer, mas esse recurso pode
ser fundamental quando estivermos operando com transistores ou diodos mais lentos. Com controle de
alcance completo, a saída pode ser controlada a partir de fontes externas sem interromper o funcionamento
dos amplificadores de erro. A entrada de controle em tempo morto é uma entrada de relativamente alta.
3.3.2 Comparador
O comparador é aferido pelo regulador de referência 5-V. Isso fornece isolamento da fonte de entrada e
contribui para melhorar a estabilidade. A entrada do comparador não funciona por histerese, então é
necessário nos precavermos contra falsos disparos quando estivermos próximos do limiar de condução ou
corte. O comparador tem um tempo de resposta de 400 ns para qualquer das entradas de sinal de controle
até chegar aos transistores de saída, com apenas 100 mV de sobretensão. Isso assegura um controle da
saída positivo dentro de um meio-ciclo da operação na faixa recomendada de 300 kHz.
3.3.3 Modulação por Largura de Pulso (PWM)

O comparador também fornece controle de modulação da largura do pulso de saída. Para isso, a tensão
da rampa através do capacitor de temporização CT é comparado com o sinal de controle presente na saída
dos amplificadores de erro. A entrada do capacitor de temporização incorpora um diodo em série que é
omitido da entrada do sinal de controle. Este requer que o sinal de controle (saída do amplificador de erro)
seja ∼0,7 V maior que a tensão através do capacitor CT para inibir a lógica de saída, e garante a operação
máxima do ciclo ativo (duty-cycle) sem exigir que a tensão de controle afunde para um verdadeiro potencial
de terra (Ground). A largura do pulso de saída varia de 97% do período para 0 conforme a tensão presente
no amplificador de erro varie de 0,5 V a 3,5 V, respectivamente.

3.3.4 Amplificadores de Erro
Um esquema do circuito dos amplificadores de erro é mostrado na Figura 9. Ambos os amplificadores de
erro de alto ganho recebem suas diretrizes da linha de alimentação do regulador interno. Isso permite uma
faixa de tensão de entrada de modo comum de –0,3 V a 2 V a menos que V. Ambos os amplificadores se
comportam caracteristicamente como um único amplificador com única oferta, em que cada saída é ativo
apenas alto. Isso permite que cada amplificador puxe para cima independentemente para uma diminuição
da largura de pulso de saída esperada. Com ambas as saídas ORed juntas no nó de entrada invertido do
comparador PWM, o amplificador que exigir o pulso mínimo dominará o funcionamento. As saídas dos
amplificadores de erro são ajustadas por uma corrente de dissipação a fim de fornecer largura de pulso
máxima na saída do comparador quando os dois amplificadores estiverem trabalhando em conjunto.
A Figura 10 mostra a estrutura de saída dos amplificadores operando como dissipadores de corrente de
300 μA. Atenção deve ser dada a este nó para efeito de ajuste às tensões de referência em circuitos de
interface de controle de ganho e controle externo. Como a saída do amplificador é ajustada para baixo
através de um dissipador de corrente (ISINK = 0,3 mA), a corrente de ajuste exigida por circuitos externos
no terminal de feedback não deve exceder a capacidade do dissipador atual. Caso contrário, a largura
máxima de pulso de saída é limitada. A figura 11 mostra as técnicas de viés adequadas para o retorno
assumir o controle.

A Figura 12 mostra um gráfico de características de transferência do amplificador. Isso ilustra as
características de ganho linear dos amplificadores sobre a faixa de entrada ativa do comparador PWM (0,5
V a 3,5 V). Isso é importante para estabilidade geral do circuito. O ganho em loop aberto dos
amplificadores, para tensões de saída de 0,5 V a 3,5 V, é de 60 dB. Um gráfico de De Bode de tempo de
resposta do amplificador é mostrado na Figura 13. Ambos os amplificadores têm um tempo de resposta de
aproximadamente 400 ns de suas entradas para suas saídas. Devem ser tomadas precauções para
minimizar o carregamento capacitivo das saídas do amplificador. Como os amplificadores empregam
apenas pull-up ativo, a capacidade dos amplificadores de responder a uma crescente demanda de carga
pode ser degradada severamente por cargas capacitivas.

www.ti.com Princípio de Operação
3.4 Lógica de Controle da Saída
A lógica de controle de saída é estruturada para fornecer mais versatilidade através do controle externo.
Projetado para aplicações com um ou dois transistores (single-ended ou push-pull), o desempenho do
circuito pode ser otimizado pela seleção das condições adequadas aplicadas a várias entradas de controle.
3.4.1 Controle de Entrada e Saída
A entrada de controle de saída determina se os transistores de saída operam em paralelo ou push-pull.
Esta entrada é a fonte de alimentação para o flip-flop de direção de pulso (ver Figura 14). A entrada de
controle de saída é assíncrona e tem controle direto sobre a saída, independente do oscilador ou do flip-
flop da direção de pulso. A condição de entrada destina-se a ser uma condição fixa definida pela aplicação.
Durante operação paralela, a entrada de controle de saída deve ser aterrada. Isso desativa o flip-flop de
direção de pulso e inibe suas saídas. Neste modo, os pulsos vistos na saída do comparador de
controle/PWM em tempo morto são transmitidos por ambos os transistores de saída em paralelo. Para a
operação push-pull, a entrada de controle de saída deve estar conectada ao regulador de referência interno
5-V. Nesta condição, cada um dos transistores de saída é habilitado, alternadamente, pelo flip-flop de
direção de pulso, com defasagem de 180º.
www.ti.com Principle of Operation

3.4.2 Flip-Flop de Direção do Pulso
O flip-flop de direção de pulso é um flip-flop do tipo D acionado por borda positiva que muda de estado
sincronizadamente com a borda ascendente da saída do comparador (ver Figura 14). O tempo morto
fornece um “branco” durante este período para garantir contra a possibilidade de ter ambas as saídas em
condução simultaneamente durante a transição das saídas de flip-flop de direção de pulso. Um esquema
do flip-flop de direção de pulso é mostrado na Figura 15. Desde o flip-flop recebe seu gatilho a partir da
saída do comparador, não o oscilador, a saída sempre opera em push-pull. O flip-flop não muda de estado
a menos que um pulso de saída tenha ocorrido no período anterior do oscilador. Esta arquitetura evita
qualquer saída de pulsação dupla, mas restringe o aplicação das fontes de sinal de controle para sinais
de feedback dc (para mais detalhes, consulte Seção 4.4.2, Limitação da corrente de pulso).
3.5 Transistores de Saída

Dois transistores de saída estão disponíveis no TL494. A estrutura de saída é mostrada na Figura 16.
Ambos os transistores são configurados como coletor aberto/emissor aberto, e cada um é capaz de aterrar
ou saturar transistores que demandem corrente de base (Bijunção) ou gate (Mosfet) de até 200 mA. Os
transistores têm uma tensão de saturação inferior a 1,3 V na configuração do emissor comum e menos de
2,5 V na configuração de seguidor-emissor. As saídas são protegidas contra excesso de dissipação de
energia para evitar danos, mas não empregam limitação de corrente suficiente para permitir que eles sejam
operados como saídas de origem atual.

www.ti.com Aplicações
4 Aplicações
4.1 Reference Regulator
O regulador de referência interno 5-V foi projetado principalmente para fornecer aos circuitos internos uma
linha estável de alimentação para tensões de entradas diversas. O regulador fornece unidade suficiente
para sustentar até 10 mA de corrente de fornecimento para circuitos de carga adicionais. No entanto, o
carregamento excessivo pode degradar o desempenho de o TL494 porque o regulador de referência 5-V
estabelece a tensão de fornecimento de grande parte do interno circuitos de controle. Se sofre sobrecarga
de corrente, ele pode cair um pouco a voltagem e confundir os comparadores.
4.1.1 Turbinando o Regulador de 5-V

As técnicas convencionais de inicialização para reguladores de 3 pinos, como mostrado na Figura 17, não
são recomenadas para uso com o TL494. Normalmente, a inicialização é programada pelo resistor RB
de forma que o transistor Q1 ligue quando a corrente de carga se aproximar da capacidade do
regulador. Isso funciona muito bem quando a corrente que flui na entrada (através de RB) é determinada
pela corrente de carga. Este não é necessariamente o caso com o TL494. A corrente de entrada não
somente reflete a corrente de carga como também inclui a corrente consumida pelo circuito de controle
interno, o qual é polarizado pelo regulador de referência, bem como pelo próprio caminho de entrada do
circuito. Como resultado, a corrente de carga drenada pelo regulador de referência não controla a
polarização do transistor de regulagem de tensão (shunt) Q1.

www.ti.com Aplicações
A figura 18 mostra a técnica de inicialização favorite para o TL494. Esta técnica oferece uma eficiente
isolação entre o circuito de ajuste de carga e a saída do regulador de referência e ainda disponibiliza
uma quantidade de corrente suficiente, sem que isso afete a estabilidade do regulador interno de
referência. Esta técnica precisa ser aplicada somente em drivers de circuitos de ajuste, pois a
regulação da saída de corrente alta dependerá tão somente da carga .
4.2 Applications of the Oscillator

The design of the internal oscillator allows a great deal of flexibility in the operation of the TL494 control
circuit.
4.2.1 Synchronization
Synchronizing two or more oscillators in a common system easily is accomplished with the architecture of
the TL494 control circuits. Since the internal oscillator is used only for creation of the sawtooth waveform
on the timing capacitor, the oscillator can be inhibited as long as a compatible sawtooth waveform is
provided externally to the timing capacitor terminal. Terminating the RT terminal to the reference-supply
output can inhibit the internal oscillator.
4.2.2 Master/Slave Synchronization

For synchronizing two or more TL494s, establish one device as the master and program its oscillator
normally. Disable the oscillators of each slave circuit (as previously explained) and use the sawtooth
waveform created by the master for each of the slave circuits, tying all CT pins together (see Figure 19).
4.2.3 Master Clock Operation

To synchronize the TL494 to an external clock, the internal oscillator can be used as a sawtooth-pulse
generator. Program the internal oscillator for a period that is 85% to 95% of the master clock and strobe
the internal oscillator through the timing resistor (see Figure 20). Q1 is turned on when a positive pulse is
applied to its base. This initiates the internal oscillator by grounding RT, pulling the base of Q2 low. Q1 is
latched on through the collector of Q2 and, as a result, the internal oscillator is locked on. As CT charges,
a positive voltage is developed across C1. Q1 forms a clamp on the trigger side of C1. At the completion
of the period of the internal oscillator, the timing capacitor is discharged to ground and C1 drives the base
of Q1 negative, causing Q1 and Q2 to turn off in turn. With the latch of Q1/Q2 turned off, RT is open
circuited, and the internal oscillator is disabled until another trigger pulse is experienced.
A common problem occurs during start-up when synchronizing the power supply to a system clock.
www.ti.com Applications
Normally, an additional start-up oscillator is required. Again, the internal oscillator can be used by
modifying the previous circuit slightly (see Figure 21). During power up, when the output voltage is low, Q3
is biased on, causing Q1 to stay on and the internal oscillator to behave normally. Once the output voltage
has increased sufficiently (VO > VREF for Figure 21), Q3 no longer is biased on and the Q1/Q2 latch
becomes dependent on the trigger signal, as previously discussed.
VREF
Q3 Q2
VO R
T
RT
Q1
D1
CT
C1 CT
Figure 21. Oscillator Start-Up Circuit
4.2.4 Fail-Safe Operation

With the modulation scheme employed by the TL494 and the structure of the oscillator, the TL494
inherently turns off if either timing component fails. If timing resistor RT opens, no current is provided by
the oscillator to charge CT. The addition of a bleeder resistor (see Figure 22) ensures the discharge of CT.
With the CT input at ground, or if CT short circuits, both outputs are inhibited.
RT
RT
CT
(1/10) y RT CT
Figure 22. Fail-Safe Protection
4.3 Error-Amplifier-Bias Configuration

The design of the TL494 employs both amplifiers in a noninverting configuration. Figure 23 shows the
proper bias circuits for negative and positive output voltages. The gain control circuits, shown in Figure 11,
can be integrated into the bias circuits.
VREF
Output
R1
VO + VREF 1 ) +
R2 R1
R1 _
+
R2 R1
_ V + * V
R2 O REF R2
V Output
REF
Positive Output Configuration Negative Output Configuration
Figure 23. Error-Amplifier-Bias Configurations
SLVA001E–December 2003–Revised September 2011 Designing Switching Voltage Regulators With the TL494 17
Applications www.ti.com
4.4 Current Limiting

Either amplifier provided on the TL494 can be used for fold-back current limiting. Application of either
amplifier is limited primarily to load-current control. The architecture defines that these amplifiers be used
for dc control applications. Both amplifiers have a broad common-mode voltage range that allows direct
current sensing at the output voltage rails. Several techniques can be employed for current limiting.
4.4.1 Fold-Back Current Limiting

Figure 24 shows a circuit that employs the proper bias technique for fold-back current limiting. Initial
current limiting occurs when sufficient voltage is developed across RCL to compensate for the
base-emitter voltage of Q1, plus the voltage across R1. When current limiting occurs, the output voltage
drops. As the output decays, the voltage across R1 decreases proportionally. This results in less voltage
required across RCL to maintain current limiting. The resulting output characteristics are shown in
Figure 25.
RCL
CF
R1
Q1
+
_ R2
Figure 24. Fold-Back Current Limiting
VO
ILOAD
ISC IK
VO R1 ) V BE Q1 (R1 ) R2)
IK +
RCL R2
VBE Q1 (R1 ) R2)

ISC +
RCL R2
Figure 25. Fold-Back Current Characteristics
18 Designing Switching Voltage Regulators With the TL494 SLVA001E–December 2003–Revised September 2011
4.4.2 Pulse-Current Limiting

The internal architecture of the TL494 does not accommodate direct pulse-current limiting. The problem
arises from two factors:
• The internal amplifiers do not function as a latch; they are intended for analog applications.
• The pulse-steering flip-flop sees any positive transition of the PWM comparator as a trigger and
switches its outputs prematurely, i.e., prior to the completion of the oscillator period.
As a result, a pulsed control voltage occurring during a normal on-time not only causes the output
transistors to turn off, but also switches the pulse-steering flip-flop. With the outputs off, the excessive
current condition decays and the control voltage returns to the quiescent-error-signal level. When the
pulse ends, the outputs again are enabled and the residual on-time pulse appears on the opposite output.
The resulting waveforms are shown in Figure 26. The major problem here is the lack of dead-time control.
A sufficiently narrow pulse may result in both outputs being on concurrently, depending on the delays of
the external circuitry. A condition where insufficient dead time exists is a destructive condition. Therefore,
pulse-current limiting is best implemented externally (see Figure 27).
Pulse Signal Response
Output Q1
Flip-
Dead-Time Flop Control
Control Logic
Q2
Error Signal
Control Signal
Control Signal/CT
Expected Outputs
Q1
Q2
Actual Outputs
Q1
Q2
Figure 26. Error-Signal Considerations
Switching
VREF Circuit
50 kΩ
Q2
Dead-Time 1 MΩ
Control
D1
Q3 Q1 RCL
CT
Figure 27. Peak-Current Protection
In Figure 27, the current in the switching transistors is sensed by RCL. When there is sufficient current, the
sensing transistor Q1 is forward biased, the base of Q2 is pulled low through Q1, and the dead-time
control input is pulled to the 5-V reference. Drive for the base of Q3 is provided through the collector of
Q2. Q3 acts as a latch to maintain Q2 in a saturated state when Q1 turns off, as the current decays
through RCL. The latch remains in this state, inhibiting the output transistors, until the oscillator completes
its period and discharges CT to 0 V. When this occurs, the Schottky diode (D1) forward biases and turns
off Q3 and Q2, allowing the dead-time control to return to its programmed voltage.
4.5 Applications of the Dead-Time Control

The primary function of the dead-time control is to control the minimum off time of the output of the TL494.
The dead-time control input provides control from 5% to 100% dead time (see Figure 28).
Osc
Output
Control
Logic
Dead-Time
Control
5% Dead Time
Control Input
CT
Output
Figure 28. Dead-Time Control Characteristics
Therefore, the TL494 can be tailored to the specific power transistor switches that are used to ensure that
the output transistors never experience a common on time. The bias circuit for the basic function is shown
in Figure 29. The dead-time control can be used for many other control signals.
TD = RT CT (0.05 + 0.35 R2)
VREF R2 in kΩ
R1 R1 + R2 = 5 kΩ
Dead-Time Control In
R2
Figure 29. Tailored Dead Time
4.5.1 Soft Start

With the availability of the dead-time control, input implementation of a soft-start circuit is relatively simple;
Figure 30 shows one example. Initially, capacitor CS forces the dead-time control input to follow the 5-V
reference regulator that disables both outputs, i.e., 100% dead time. As the capacitor charges through RS,
the output pulse slowly increases until the control loop takes command. If additional control is to be
introduced at this input, a blocking diode should be used to isolate the soft-start circuit. If soft start is
desired in conjunction with a tailored dead time, the circuit in Figure 29 can be used with the addition of
capacitor CS across R1.
VREF
CS R1
Dead-Time Control
RS R2
Figure 30. Soft-Start Circuit
The use of a blocking diode for soft-start protection is recommended. Not only does such circuitry prevent
large current surges during power up, it also protects against any false signals that might be created by
the control circuit as power is applied.
4.5.2 Overvoltage Protection

The dead-time control also provides a convenient input for overvoltage protection that may be sensed as
an output voltage condition or input protection. Figure 31 shows a TL431 as the sensing element. When
the supply rail being monitored increases to the point that 2.5 V is developed at the driver node of R1 and
R2, the TL431 goes into conduction. This forward biases Q1, causing the dead-time control to be pulled
up to the reference voltage and disabling the output transistors.
Monitored
Supply Rail
VREF
R1
Q1
Dead-Time
Control
R2
TL431
Figure 31. Overvoltage-Protection Circuit
4.5.3 Modulation of Turnon/Turnoff Transition

Modulation of the output pulse by the TL494 is accomplished by modulating the turnon transition of the
output transistors. The turnoff transition always is concurrent with the falling edge of the oscillator
waveform. Figure 32 shows the oscillator output as it is compared to a varying control signal and the
resulting output waveforms. If modulation of the turnoff transition is desired, an external negative slope
sawtooth waveform (see Figure 33) can be used without degrading the overall performance of the TL494.
Control Voltage
Control Voltage/
Internal Oscillator
Off
Output
On On-Transition Modulated
Figure 32. Turnon Transition
Control Voltage/ Control Voltage

Internal Oscillator
Off
Output
On Off-Transition Modulated
Figure 33. Turnoff Transition
www.ti.com Design Example
5 Design Example
The following design example uses the TL494 to create a 5-V/10-A power supply. This design is based on
the following parameters:
VO = 5 V
VI = 32 V
IO = 10 A
fOSC = 20-kHz switching frequency
VR = 20-mV peak-to-peak (VRIPPLE)
ΔIL = 1.5-A inductor current change
5.1 Input Power Source

The 32-V dc power source for this supply uses a 120-V input, 24-V output transformer rated at 75 VA. The
24-V secondary winding feeds a full-wave bridge rectifier, followed by a current-limiting resistor (0.3 Ω)
and two filter capacitors (see Figure 34).
Bridge
Rectifiers
3 A/50 V
24 V +32 V
120 V 3A
0.3 Ω
+ +
20,000 mF 20,000 mF
Figure 34. Input Power Source
The output current and voltage are determined by Equation 6 and Equation 7:
V + V 2 + 24 V 2 + 34 V
RECTIFIER SECONDARY (6)
VO 5V
IRECTIFIER(AVG) [ IO [ 10 A + 1.6 A
VI 32 V (7)
The 3-A/50-V full-wave bridge rectifier meets these calculated conditions. Figure 35 shows the switching
and control sections.
Design Example www.ti.com
NTE331 140 µH
32-V V
O
Input
Q2 R12 NTE6013
30 Ω
R11
100 Ω
5-V Q1 NTE153
REF R8
R1 R2 5.1 kW
1 kΩ 4 kΩ
R10
270 Ω
R9
5.1 kW
16 15 14 13 12 11 10 9
+ −
VREF
TL494
Control
Load
+ − Osc
1 2 3 4 5 6 7 8
RF CT RT
51 kΩ 0.001 µF 50 kΩ
R5 R7
510 Ω 9.1 kΩ
5-V 5-V
REF REF
R3 R4 R6 C2
5.1 kΩ 5.1 kΩ 1 kΩ 2.5 µF
R13
0.1 Ω
Figure 35. Switching and Control Sections
5.2 Control Circuits
5.2.1 Oscillator
Connecting an external capacitor and resistor to pins 5 and 6 controls the TL494 oscillator frequency. The
oscillator is set to operate at 20 kHz, using the component values calculated by Equation 8 and
Equation 9:
1
fOSC +
RT CT (8)
Choose CT = 0.001 μF and calculate RT:

1 1
RT + f C T+ (20 103) (0.001 10*6)+ 50 kW
OSC (9)
5.2.2 Error Amplifier

The error amplifier compares a sample of the 5-V output to the reference and adjusts the PWM to
maintain a constant output current (see Figure 36).
VO
14 R8
5.1 kΩ
13 Error
R3 R5
VREF 1 Amplifier
5.1 kΩ 510 Ω +
2 −
R9
R4 3 5.1 kΩ
TL494
5.1 kΩ R7
51 kΩ TL494
Figure 36. Error-Amplifier Section
The TL494 internal 5-V reference is divided to 2.5 V by R3 and R4. The output-voltage error signal also is
divided to 2.5 V by R8 and R9. If the output must be regulated to exactly 5.0 V, a 10-kΩ potentiometer can
be used in place of R8 to provide an adjustment.
To increase the stability of the error-amplifier circuit, the output of the error amplifier is fed back to the
inverting input through RT, reducing the gain to 101.
5.2.3 Current-Limiting Amplifier

The power supply was designed for a 10-A load current and an IL swing of 1.5 A, therefore, the
short-circuit current should be:
IL
ISC + IO ) + 10.75 A
2 (10)
The current-limiting circuit is shown in Figure 37.
VO 14
R2
3 kW
LOAD V
16 REF
15
+ R1
R11 1 kW TL494
TL494
0.1 kW
Figure 37. Current-Limiting Circuit
Resistors R1 and R2 set the reference of about 1 V on the inverting input of the current-limiting amplifier.
Resistor R13, in series with the load, applies 1 V to the noninverting terminal of the current-limiting
amplifier when the load current reaches 10 A. The output-pulse width is reduced accordingly. The value of
R13 is:
1V
R13 + + 0.1 W
10 A (11)
5.2.4 Soft Start and Dead Time

To reduce stress on the switching transistors at start-up, the start-up surge that occurs as the output filter
capacitor charges must be reduced. The availability of the dead-time control makes implementation of a
soft-start circuit relatively simple (see Figure 38).
Oscillator Ramp
14 +5 V
Osc
+ R
C2 T
5
R6 0.1 V
7
TL494
Pin 4 Voltage
Oscillator Ramp Voltage
ton
PWM Output
Figure 38. Soft-Start Circuit
The soft-start circuit allows the pulse width at the output to increase slowly (see Figure 38) by applying a
negative slope waveform to the dead-time control input (pin 4).
Initially, capacitor C2 forces the dead-time control input to follow the 5-V regulator, which disables the
outputs (100% dead time). As the capacitor charges through R6, the output pulse width slowly increases
until the control loop takes command. With a resistor ratio of 1:10 for R6 and R7, the voltage at pin 4 after
start-up is 0.1 × 5 V, or 0.5 V.
The soft-start time generally is in the range of 25 to 100 clock cycles. If 50 clock cycles at a 20-kHz
switching rate is selected, the soft-start time is:
1 1
t+ + + 50 ms per clock cycle
f 20 kHz (12)
The value of the capacitor then is determined by:
soft−start time 50 ms 50 cycles
C2 + + + 2.5 mF
R6 1 kW (13)
This helps eliminate any false signals that might be created by the control circuit as power is applied.
5.3 Inductor Calculations

The switching circuit used is shown in Figure 39.
S1
V D1 C1 R1 V
I O
Figure 39. Switching Circuit
The size of the inductor (L) required is:
d = duty cycle = VO/VI = 5 V/32 V = 0.156

f = 20 kHz (design objective)
ton = time on (S1 closed) = (1/f) × d = 7.8 μs
toff = time off (S1 open) = (1/f) – ton = 42.2 μs
L ≉ (VI – VO ) × ton/ΔIL
≉ [(32 V – 5 V) × 7.8 μs]/1.5 A
≉ 140.4 μH
5.4 Output Capacitance Calculations

Once the filter inductor has been calculated, the value of the output filter capacitor is calculated to meet
the output ripple requirements. An electrolytic capacitor can be modeled as a series connection of an
inductance, a resistance, and a capacitance. To provide good filtering, the ripple frequency must be far
below the frequencies at which the series inductance becomes important. So, the two components of
interest are the capacitance and the effective series resistance (ESR). The maximum ESR is calculated
according to the relation between the specified peak-to-peak ripple voltage and the peak-to-peak ripple
current.
DVO(ripple)
ESR(max) + V + 0.067 W
DIL + 1.5 A
(14)
The minimum capacitance of C3 necessary to maintain the VO ripple voltage at less than the 100-mV
design objective is calculated according to Equation 15:
DIL 1.5 A
C3 + 8f DV + 8 20 103 0.1 V+ 94 mF
O (15)
A 220-mF, 60-V capacitor is selected because it has a maximum ESR of 0.074 Ω and a maximum ripple
current of 2.8 A.
5.5 Transistor Power-Switch Calculations

The transistor power switch was constructed with an NTE153 pnp drive transistor and an NTE331 npn
output transistor. These two power devices were connected in a pnp hybrid Darlington circuit configuration
(see Figure 40).
NTE331
32 V
R11 Q2
R12 DI
I ) L + 10.8 A
100 Ω 30 Ω O 2
Q1
NTE153
R10
270 Ω
11 10 9
Control
TL494
8
Figure 40. Power-Switch Section
The hybrid Darlington circuit must be saturated at a maximum output current of IO + ΔIL/2 or 10.8 A. The
Darlington hFE at 10.8 A must be high enough not to exceed the 250-mA maximum output collector current
of the TL494. Based on published NTE153 and NTE331 specifications, the required power-switch
minimum drive was calculated by Equation 16 through Equation 18 to be 144 mA:
hFE(Q1) at IC of 3 A + 15 (16)
hFE(Q2) at IC of 10.0 A + 5 (17)
IL
IO ) 2
iB w w 144 mA
hFE(Q2) hFE(Q1) (18)
The value of R10 was calculated by:
VI * [VBE(Q1) ) VCE(TL494)] 32 * (1.5 ) 0.7)
R10 v +
iB 0.144
R10 v 207 W (19)
Based on these calculations, the nearest standard resistor value of 220 Ω was selected for R10. Resistors
R11 and R12 permit the discharge of carriers in switching transistors when they are turned off.
The power supply described demonstrates the flexibility of the TL494 PWM control circuit. This
power-supply design demonstrates many of the power-supply control methods provided by the TL494, as
well as the versatility of the control circuit.
IMPORTANT NOTICE
Texas Instruments Incorporated and its subsidiaries (TI) reserve the right to make corrections, modifications, enhancements, improvements,
and other changes to its products and services at any time and to discontinue any product or service without notice. Customers should
obtain the latest relevant information before placing orders and should verify that such information is current and complete. All products are
sold subject to TI’s terms and conditions of sale supplied at the time of order acknowledgment.
TI warrants performance of its hardware products to the specifications applicable at the time of sale in accordance with TI’s standard
warranty. Testing and other quality control techniques are used to the extent TI deems necessary to support this warranty. Except where
mandated by government requirements, testing of all parameters of each product is not necessarily performed.
TI assumes no liability for applications assistance or customer product design. Customers are responsible for their products and
applications using TI components. To minimize the risks associated with customer products and applications, customers should provide
adequate design and operating safeguards.
TI does not warrant or represent that any license, either express or implied, is granted under any TI patent right, copyright, mask work right,
or other TI intellectual property right relating to any combination, machine, or process in which TI products or services are used. Information
published by TI regarding third-party products or services does not constitute a license from TI to use such products or services or a
warranty or endorsement thereof. Use of such information may require a license from a third party under the patents or other intellectual
property of the third party, or a license from TI under the patents or other intellectual property of TI.
Reproduction of TI information in TI data books or data sheets is permissible only if reproduction is without alteration and is accompanied
by all associated warranties, conditions, limitations, and notices. Reproduction of this information with alteration is an unfair and deceptive
business practice. TI is not responsible or liable for such altered documentation. Information of third parties may be subject to additional
restrictions.
Resale of TI products or services with statements different from or beyond the parameters stated by TI for that product or service voids all
express and any implied warranties for the associated TI product or service and is an unfair and deceptive business practice. TI is not
responsible or liable for any such statements.
TI products are not authorized for use in safety-critical applications (such as life support) where a failure of the TI product would reasonably
be expected to cause severe personal injury or death, unless officers of the parties have executed an agreement specifically governing
such use. Buyers represent that they have all necessary expertise in the safety and regulatory ramifications of their applications, and
acknowledge and agree that they are solely responsible for all legal, regulatory and safety-related requirements concerning their products
and any use of TI products in such safety-critical applications, notwithstanding any applications-related information or support that may be
provided by TI. Further, Buyers must fully indemnify TI and its representatives against any damages arising out of the use of TI products in
such safety-critical applications.
TI products are neither designed nor intended for use in military/aerospace applications or environments unless the TI products are
specifically designated by TI as military-grade or "enhanced plastic." Only products designated by TI as military-grade meet military
specifications. Buyers acknowledge and agree that any such use of TI products which TI has not designated as military-grade is solely at
the Buyer's risk, and that they are solely responsible for compliance with all legal and regulatory requirements in connection with such use.
TI products are neither designed nor intended for use in automotive applications or environments unless the specific TI products are
designated by TI as compliant with ISO/TS 16949 requirements. Buyers acknowledge and agree that, if they use any non-designated
products in automotive applications, TI will not be responsible for any failure to meet such requirements.
Following are URLs where you can obtain information on other Texas Instruments products and application solutions:
Products Applications
Audio www.ti.com/audio Communications and Telecom www.ti.com/communications
Amplifiers amplifier.ti.com Computers and Peripherals www.ti.com/computers
Data Converters dataconverter.ti.com Consumer Electronics www.ti.com/consumer-apps
DLP® Products www.dlp.com Energy and Lighting www.ti.com/energy
DSP dsp.ti.com Industrial www.ti.com/industrial
Clocks and Timers www.ti.com/clocks Medical www.ti.com/medical
Interface interface.ti.com Security www.ti.com/security
Logic logic.ti.com Space, Avionics and Defense www.ti.com/space-avionics-defense
Power Mgmt power.ti.com Transportation and Automotive www.ti.com/automotive
Microcontrollers microcontroller.ti.com Video and Imaging www.ti.com/video
RFID www.ti-rfid.com
OMAP Mobile Processors www.ti.com/omap
Wireless Connctivity www.ti.com/wirelessconnectivity
TI E2E Community Home Page e2e.ti.com
Mailing Address: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2011, Texas Instruments Incorporated

TL494 Aplicações

Enviado por

Dados do documento

Título original

Direitos autorais

Formatos disponíveis

Compartilhar este documento

Compartilhar ou incorporar documento

Opções de compartilhamento

Você considera este documento útil?

Este conteúdo é inapropriado?

Direitos autorais:

Formatos disponíveis

TL494 Aplicações

Enviado por

Direitos autorais:

Formatos disponíveis

Relatório de Aplicação

SLVA001E– Revisado em Setembro de 2011

Projetando reguladores de tensão de comutação com o TL494

28 Características no Controle do Tempo-Morto ......................................................................... 20

Projetando Reguladores de Tensão Chaveados com TL494 2

Os circuitos integrados monolíticos para o controle de fontes de alimentação de comutação tornaram-se

Princípio de Operação Projetando Reguladores de Tensão Chaveados com TL494 3

3.1 O Regulador de Referência de 5 Volts

Figura 3. Regulador de Referência 5 Volts

Figura 4. Voltagem de Referência X Voltagem de Entrada

Figura 5. Esquema do Oscilador Interno

3.2.1 Frequência de Operação

Princípio de Operação Projetando Reguladores de Tensão Chaveados com TL494 6

Princípio de Operação Projetando Reguladores de Tensão Chaveados com TL494 7

Princípio de Operação Projetando Reguladores de Tensão Chaveados com TL494 8

3.3 Controlador de Tempo-Morto / Comparador PWM

Figura 8. Controle de Tempo-Morto / Comparador PWM

Princípio de Operação Projetando Reguladores de Tensão Chaveados com TL494 9

3.3.3 Modulação por Largura de Pulso (PWM)

Princípio de Operação Projetando Reguladores de Tensão Chaveados com TL494 10

Princípio de Operação Projetando Reguladores de Tensão Chaveados com TL494 11

Princípio de Operação Projetando Reguladores de Tensão Chaveados com TL494 12

3.4 Lógica de Controle da Saída

www.ti.com Principle of Operation

3.5 Transistores de Saída

Princípio de Operação Projetando Reguladores de Tensão Chaveados com TL494 15

4.1 Reference Regulator

4.1.1 Turbinando o Regulador de 5-V

Princípio de Operação Projetando Reguladores de Tensão Chaveados com TL494 16

4.2 Applications of the Oscillator

4.2.2 Master/Slave Synchronization

4.2.3 Master Clock Operation

Figure 21. Oscillator Start-Up Circuit

4.2.4 Fail-Safe Operation

Figure 22. Fail-Safe Protection

4.3 Error-Amplifier-Bias Configuration

Positive Output Configuration Negative Output Configuration

Figure 23. Error-Amplifier-Bias Configurations

4.4 Current Limiting

4.4.1 Fold-Back Current Limiting

Figure 24. Fold-Back Current Limiting

VBE Q1 (R1 ) R2)

Figure 25. Fold-Back Current Characteristics

4.4.2 Pulse-Current Limiting

Figure 26. Error-Signal Considerations

Figure 27. Peak-Current Protection

4.5 Applications of the Dead-Time Control

Figure 28. Dead-Time Control Characteristics

Figure 29. Tailored Dead Time

4.5.1 Soft Start

Figure 30. Soft-Start Circuit

4.5.2 Overvoltage Protection

Figure 31. Overvoltage-Protection Circuit

4.5.3 Modulation of Turnon/Turnoff Transition

Figure 32. Turnon Transition

Control Voltage/ Control Voltage

Figure 33. Turnoff Transition

5.1 Input Power Source

Figure 34. Input Power Source

Figure 35. Switching and Control Sections

5.2 Control Circuits

Choose CT = 0.001 μF and calculate RT:

5.2.2 Error Amplifier