Escolar Documentos
Profissional Documentos
Cultura Documentos
Fabricacao de Circuito Integrado CMOS PDF
Fabricacao de Circuito Integrado CMOS PDF
GERAIS
(CEFET-MG)
Belo Horizonte
2013
Sumrio:
Sumrio ........................................................................................................ 2
1.1 Introduo ............................................................................................... 3
1.2 Compreendendo os Tipos de Transistores de Efeito de Campo .... 3
1.3 Entendimento Elementar de Como Funciona os MOSFETs .......... 4
1.4 Tecnologia de Fabricao de Circuito Integrado CMOS ................ 5
2.1 Fluxo de Fabricao de Circuito Integrado ............................................ 6
2.2 Etapas do processo de Construo de Circuito Integrado ............ 8
2.3 Regras de Projeto para a fabricao de Circuitos Integrados para a
Tecnologia 0,35 m CMOS ........................................................................... 15
3.1 Softwares de Simulao Livres ............................................................. 19
3.2 AIM-Spice .................................................................................... 19
3.3 CircuitMaker ................................................................................. 19
3.4 Electronics Workbench ................................................................ 20
3.5 ICAP/4 ......................................................................................... 20
3.6 LTspice IV .................................................................................... 21
3.7 Micro-Cap .................................................................................... 22
3.8 PSPICE........................................................................................ 22
4.1 MOSFET Tipo Enriquecimento ............................................................. 23
4.2 Descries de Frmulas Primordiais que regem os Transistores
por Efeito de Campo Tipo Enriquecimento de Canal n e p ........................... 23
4.3 Capacitncias Internas do MOSFET ............................................ 25
4.4 As Margens de Rudo para a Porta Inversora .............................. 27
4.5 Atraso de Propagao para Uma Porta Inversora ....................... 28
5.1 Integrao de Processos: CMOS em Si ............................................... 30
5.2 Disparo por Latch-up ................................................................... 30
5.3 Estudos das Ferramentas dos Softwares L-Edit e PSPICE e
Simulao dos Circuitos Projetados ............................................................. 32
5.4 Simulaes e Analises das Portas Inversoras CMOS .................. 32
5.5 Desenvolvimento de Clula Bsica 3n-3p .................................... 40
5.6 Simulaes e Anlises da Porta AND na Clula Bsica 3n-3p pela
Tecnologia CMOS......................................................................................... 42
6.1 Concluso ............................................................................................. 52
Assinaturas ................................................................................................. 53
Bibliografias ................................................................................................ 54
2
1.1 Introduo
Desde a dcada de 70, as evolues da integrao de transistores em
uma pastilha de silcio tm aumentado. O transistor substituiu as vlvulas que
ocupavam muito espao e demoravam muito tempo para comearem a
funcionar, alm de esquentarem muito.
Neste trabalho se desenvolveu um trabalho relativo aos transistores de
efeito de campo (FET) focado na tecnologia de fabricao de transistores
0,35m CMOS. O termo CMOS significa MOS Complementar.
Assim para o entendimento do trabalho foram abordados conceitos
bsicos na rea de fabricao de circuitos integrados. A meta do projeto se
resume em extrair as capacitncias parasitas do inversor para uma porta AND
e simular suas margens de rudo e atraso de propagao.
1.2 Compreendendo os Tipos de Transistores de Efeito de Campo
O que diferencia um Transistor de Efeito de Campo Metal xido Silcio
(MOSFET), por exemplo, do Transistor por Juno Bipolar (TJB) que o
MOSFET controlado por tenso e o TJB controlado por corrente. Os FETs
possuem um terminal chamado de Porta ou Gate que controla por meio de
cargas estabelecidas por um campo eltrico a conduo do circuito de sada.
Na Figura 1 verifica-se essa diferena entre o TJB e o MOSFET.
Figura 1: Transistor por Juno Bipolar (TJB) e Transistor por Efeito de Campo (FET).
(1)
proporcional a corrente I .
Figura 10: Implantao de boro para o aumento da dopagem na regio abaixo do xido
formado pelo LOCOS. Adaptado de SWART, J. W. Integrao de processos: CMOS em silcio, p.11.
Figura 11: Implantao de fsforo para o aumento da dopagem na regio abaixo do xido
formado pelo LOCOS, p.11.
Figura 12: Oxidao local das reas que no foram cobertas pelo nitreto. Adaptado de
SWART, J. W. Integrao de processos: CMOS em silcio, p.11.
11
Figura 14: Dopagem por implantao inica para a formao dos drenos e sources dos
MOSFETs. Adaptado de SWART, J. W. Integrao de processos: CMOS em silcio, p.18.
13
Figura 16: Preenchimento das janelas de contato com metal para a formao das trilhas.
Adaptado de Smith, K. C. Microeletrnica, 5 Edio, apndice A.
Figura 17: a) Encapsulamento de oito pinos de plstico em linha dupla dual-in-linepackage - DIP, b) encapsulamento em superfcie de dezesseis pinos surface mount IC package
Disponvel em: < http://eletrodex.com.br/Produto>.
APLICAO:
Tamanh
o:
6.1
Tamanho dos
contatos de rea
ativa.
2 x 2
7.3
Sobreposio de
metal sobre um
contato de rea
ativa.
6.2
Sobreposio de
camada ativa em
relao ao contato
de rea ativa.
1.5
4.2
Sobreposio da
camada de
seleo de
dopagem em
relao rea ativa.
2.2
Distancia entre
uma camada ativa
e outra camada
ativa.
1.1
Mnima largura do
canal n-well
(verifica-se se a
prpria largura do
transistor j o
suficiente).
12
2.3
Distncia mnima
do poo em
relao s reas
ativas quando
relacionadas s
regies de fonte e
dreno.
APLICAO:
17
2.4
Distncia mnima
do poo em
relao s reas
ativas quando
relacionadas aos
contatos de
substrato e poo.
7.1
Mnima largura de
trilhas de metal1.
5.2
Sobreposio do
Poly em relao
ao contato.
1.5
5.4
Distncia mnima
do contato (que
est no Poly) em
relao ao Gate
do transistor.
7.2
Espaamento
mnimo entre
trilhas de metal1
se as trilhas forem
menores que 10 .
7.4
Espaamento
mnimo entre
trilhas de metal1
se as trilhas forem
mais largas que
10 .
5.3
Distncia mnima
de um contato ao
outro contato.
18
3.2 AIM-Spice
AIM-Spice uma nova verso do SPICE executado sob o Microsoft
Windows e sistemas operacionais Linux. O AIM-Spice para Windows capaz
de exibir graficamente os resultados de uma simulao em curso. O
desenvolvimento do AIM-Spice foi motivado pela necessidade de uma interface
mais amigvel, e como um veculo para o novo conjunto de modelos de
dispositivos avanados para simulao de circuitos desenvolvidos pela
empresa. (Disponvel em: <http://www.aimspice.com/download.html> Acesso
em: 17 nov. 2012).
3.3 CircuitMaker
Tem interface amigvel alm de ser rpido e prtico na criao e
modificao de desenhos relativos a diagramas de circuitos analgicos e
digitais. (Disponvel em: <http://blogdoreco.blogspot.com.br/2009/05/circuitmaker-2000-traxmaker-completo.html> Acesso em: 17 nov. 2012).
19
funcionalidades
do
Multisim.
(Disponvel
em:
3.5 ICAP/4
De acordo com o manual do software, algumas de suas melhores
caractersticas a capacidade de simulao das formas de ondas em tempo
real mostrando como o circuito executado, alm disso, adiciona, exclui e
redimensiona as formas de onda a qualquer momento.
20
3.6 LTspice IV
LTspice IV um simulador SPICE de alto desempenho, que possui
captura esquemtica e visualizador de formas de ondas e modelos que
facilitam a simulao dos reguladores de comutao. Os reguladores de
comutao so de forma extremamente rpida em comparao com
simuladores SPICE normais, permite ao usurio visualizar formas de onda para
a maioria dos reguladores de comutao em apenas alguns minutos.
(Disponvel em: <http://www.linear.com/designtools/software/> Acesso em: 17
nov. 2012).
21
3.7 Micro-Cap
A interface grfica dele simples de aprender e usar. Modelos SPICE
familiares, alm de extenses, so fceis de aplicar. Mais de 500 advertncias
e mensagens podem ajudar com os problemas. Algumas de suas
caractersticas so: Editor esquemtico integrado e simulador; analisa
dinamicamente as atualizaes de ondas e curvas, como a Edio de plotagem
3D; possui biblioteca de dispositivos com mais de 24.000 partes alm de
possuir extensos operadores matemticos e variveis. (Disponvel em:
<http://www.spectrum-soft.com/demo.shtm> Acesso em: 17 nov. 2012).
3.8 PSPICE
O software foi desenvolvido para as exigncias das indstrias mais
complexas e tambm integrado no fluxo de sistemas completos de design pela
OrCAD and Allegro Cadence. Ele inclui recursos como a anlise de um circuito
com otimizao automtica, criptografia, um editor de modelo, suporte para
modelos parametrizados, autoconvergncia e reincio de ponto de verificao,
vrios solucionadores internos e um editor de parte magntica. (Disponvel em:
<http://en.wikipedia.org/wiki/PSpice>Acesso em: 17 nov. 2012).
22
Figura 26 Caractersticas Id X VDS, quando a tenso aplicada entre fonte e dreno, VDS,
pequena. O dispositivo opera como um resistor linear cujo valor controlado por VGS. Adaptado
de SEDRAS, A. S e SMITH, K. C. Microeletrnica, 5 Edio, p.145.
(2)
!
%
'(
&
)*
(3)
" $
%
'(
&
)* ' '
!
(4)
(5)
-./ *45
45
(6)
(7)
-8: = ;<-./
-89 0
(8)
(9)
(10)
-8> ;<-./
(11)
(12)
?@AB
E
CD @A
(13)
EB
?@AB
E
CD @A
(14)
EB
26
FG
FH
H
G
, onde
QRR
S VT e
QRR
VT .
QRR
(15)
27
(16)
(17)
(18)
tPHL.
As
equaes
que
representam
esses
atrasos
esto
^_W&
` N Paa
S b N
S b N
aa
aa
=aa c
P!
(19)
=aa c
P!
(20)
aa
aa
1,6;
$Mh N < P )
28
^_W&
1,6;
$M, N < P )
Figura 29: a) Modelo inversor CMOS de ilha p com a representao do tiristor embutido, b)
circuito de um tiristor.
30
NMOS
L()
2
2
2
PMOS
W()
5
30,5
61
L()
2
2
2
W()
17
108
209
TIPO DE
MOSFET
L (m)
W (m)
AD (m)
PORTA
INVERSORA 1
PORTA
INVERSORA 2
PORTA
INVERSORA 3
NMOS
PMOS
NMOS
PMOS
NMOS
PMOS
400n
400n
400n
400n
400n
400n
1u
3.4u
6.1u
21.6u
12.2u
41.8u
1.1p
4.2u
3.74p
9u
6.71p
14.4u
23.76p 45.4u
13.42p 26.6u
45.98p 85.8u
PD (m)
AS (m)
PS (m)
1.1p
4.2u
3.74p
9u
6.71p 14.4u
23.76p 45.4u
13.42p 26.6u
45.98p 85.8u
SOMA DAS
CAPACTNCIAS
PARASITRIAS
22.571fF
97.987fF
184.463fF
34
35
Figura 35: a)Programa para o clculo de VIL, b) Programa para o clculo de VIH, c)
Programa para o clculo de MRH, d) Programa para o clculo de MRL.
36
(20)
37
transio de um sinal de entrada. Com base nos dados dos grficos das
Figuras 36, 37 e 38 foi realizada a Tabela 4. Uma representao prtica desse
programa para os clculos dos atrasos de propagao est representada na
Figura 39. Nessa mesma tabela foi acrescentada, tambm, valores de VOH e
VOL que correspondem, respectivamente, ao mximo nvel lgico 1 conseguido
na sada e o menor nvel lgico 0 conseguido na sada. Leva-se em
considerao que o ponto mdio do sinal de sada adotado foi igual a 50% da
soma dos pontos de 10% e 90% da excurso de sada VOH-VOL,
matematicamente corresponderia a Equao 21. E o ponto mdio do sinal de
entrada corresponde metade de VDD.
qrb^r su"r ur v"bwx uy vwuw
{,|}~ D{,}~
(21)
tPHL (s)
3,3n
0,56
0,3
tPLH(s)
2,1
0,4
0,2
MDIA(s)
2,65
0,30
0,23
VOH(V)
4,8
4,82
4,81
VOL(V)
12,2
6,22
1,71
Figura 39: Programa para os clculos dos atrasos de propagao entre o sinal de sada e
um sinal de entrada.
Figura 40: Programa para o clculo do ponto mdio de um sinal de sada de uma porta
lgica digital.
Figura 41: a) Circuito lgico digital da porta inversora 1, b) Configurao utilizada para a simulao
dessa porta.
Figura 42: a) Circuito lgico digital da porta inversora 2, b) Configurao utilizada para a simulao
dessa porta.
39
Figura 43: a) Circuito lgico digital da porta inversora 3, b) Configurao utilizada para a
simulao dessa porta.
quantidade
enorme
desses
contatos
acarretar
aumento
das
dos
transistores
que
compem
os
circuitos.
Entre
as
requerida da clula pelo circuito que ela far parte. Com isto, obtm-se a menor
rea que a clula pode ocupar proporcionando maior integrao dos circuitos.
Em relao facilidade de desenvolvimento dos projetos, quanto maior
a simplicidade de construo dos circuitos que empregaro as clulas, menor o
tempo para o desenvolvimento do Circuito Integrado e consequentemente
menor o custo do produto final para o cliente.
Existem diversas estruturas de clulas bsicas, entre algumas das mais
utilizadas se destacam a clula 3n-3p e 2n-2p. A clula 3n-3p formada por
trs MOSFETs de canal n e trs MOSFETs de canal p, enquanto a clula 2n-2p
formada por dois MOSFETs de canal n e dois MOSFETs de canal p. Neste
trabalho foi adotada a clula bsica 3n-3p para a construo das portas AND e
NAND. Na Figura 44 verifica-se o circuito lgico das clulas bsicas 2n-2p e
3n-3p.
Figura 45: a) Clula bsica 3n-3p com as portas interligadas b) Clula bsica 3n-3p com
portas no interligadas.
42
Figura 46: a) Leiaute da estrutura fsica da porta AND 1, b) Leiaute da estrutura fsica da
porta AND 2, c) Leiaute da estrutura fsica da porta AND 3.
W()
5
15
30
PMOS
L()
2
2
2
W()
17
51
102
43
PORTA AND 1
PORTA AND 2
PORTA AND 3
TIPO DE
MOSFET
NMOS
(MN1)
NMOS
(MN2)
NMOS
(MN3)
PMOS
(MP1)
PMOS
(MP2)
PMOS
(MP3)
NMOS
(MN1)
NMOS
(MN2)
NMOS
(MN3)
PMOS
(MP1)
PMOS
(MP2)
PMOS
(MP3)
NMOS
(MN1)
NMOS
(MN2)
NMOS
(MN3)
PMOS
(MP1)
PMOS
(MP2)
PMOS
(MP3)
L (m)
W (m)
AD (m)
PD (m)
AS (m)
PS (m)
400n
1u
1.1p
4.2u
600f
2.2u
400n
1u
600f
2.2u
600f
2.2u
400n
1u
600f
2.2u
1.1p
4.2u
400n
3.4u
3.74p
9u
2.04p
4.6u
400n
3.4u
2.04p
4.6u
2.04p
4.6u
400n
3.4u
2.04p
4.6u
3.74p
9u
400n
3u
3.3p
8.2u
1.8p
4.2u
400n
3u
1.8p
4.2u
1.8p
4.2u
400n
3u
1.8p
4.2u
3.3p
8.2u
400n
10.2u
11.22p
22.6u
6.12p
11.4u
400n
10.2u
6.12p
11.4u
6.12p
11.4u
400n
10.2u
6.12p
11.4u
11.22p
22.6u
400n
6u
3.6p
7.2u
6.6p
14.2u
400n
6u
3.6p
7.2u
3.6p
7.2u
400n
6u
6.6p
14.2u
3.6p
7.2u
400n
20.4u
12.24p
21.6u
22.44p
43u
400n
20.4u
=12.24p
21.6u
12.24p
21.6u
400n
20.4u
22.44p
43u
12.24p
21.6u
SOMA DAS
CAPACTNCIAS
PARASITRIAS
40.77649fF
96.81677fF
177.80247fF
44
Figura 47: Programa para a soma das capacitncias parasitrias de uma porta AND pela
tecnologia CMOS.
Figura 48: Sinal de sada em relao transio de nvel lgico do sinal A para a porta AND1.
45
Figura 49: Sinal de sada em relao transio de nvel lgico do sinal B para a porta AND1.
Figura 50: Sinal de sada em relao transio de nvel lgico do sinal A para a porta
AND2.
46
Figura 51: Sinal de sada em relao transio de nvel lgico do sinal B para a porta
AND2.
Figura 52: Sinal de sada em relao transio de nvel lgico do sinal A para a porta
AND3.
47
Figura 53: Sinal de sada em relao transio de nvel lgico do sinal B para a porta
AND3.
EM
RELAO
AO SINAL
DE
ENTRADA
tPHL
(s)
tPLH
(s)
MDIA
(s)
VOH
(V)
VOL
(V)
PORTA
AND 1
PORTA
AND 2
PORTA
AND 3
A
B
A
B
A
B
10,0n
10,0n
6,7n
10,0n
1,1n
1,1n
10n
5,4n
0
0
0,9n
0,8n
10,0n
7,7n
3,35n
5,06n
1,0n
0,95n
4,49V
4,55V
4,55V
4,59V
4,41V
4,49V
570,2
542,5
518,3
488,4
609,8
568,4
PONTO
MDIO DE
TRANSIO
DO SINAL
DE SAIDA
(V)
2,04
2,06
2,07
2,08
2,01
2,04
48
49
50
Figura 56: Estrutura fsica da Porta NAND na clula 3n-3p pelo software L-Edit.
51
6.1 Concluso
No estudo da fabricao de Circuito Integrado CMOS verificou-se as
propriedades bsicas para o entendimento da tecnologia 0,35m CMOS.
Aplicaram-se conhecimentos da rea de eletrnica analgica e digital para o
entendimento da lgica de funcionamento dos circuitos projetados que
responderam de acordo com a teoria de projeto estudada. Os estudos das
etapas do processo de fabricao CMOS ajudaram no entendimento mais
prtico da produo de Circuitos Integrados que adotam essa tecnologia e que
so empregados para os mais diversos fins em muitos aparelhos
eletroeletrnicos utilizados no dia a dia das pessoas, tais como computadores,
tablets, videogames entre outros. Alm disso, a tecnologia CMOS tambm
empregada na rea mdica, como por exemplo, em circuitos eletrnicos de
marca-passos que exigem o mnimo consumo de bateria possvel. O software
L-edit e PSPICE foram fundamentais para os projetos fsicos e na simulao
eltrica dos circuitos, respectivamente. Analisou as margens de rudo das
portas inversoras com diferentes larguras de canal e da porta NAND.
Avaliaram-se os atrasos de propagao de portas AND e das portas
inversoras. Todas essas anlises puderam mostrar o quo importante o
planejamento das estruturas que formaro os Circuitos Integrados. O disparo
por latch-up uma caracterstica indesejvel para os circuitos projetados e
para a reduo desse fenmeno recorreu-se a uma boa distribuio dos
contatos hmicos nas regies de dreno, source e da regio que se liga o
terminal de corpo, a fim de se diminuir as resistncias internas indesejveis que
provocam esse disparo. As portas AND e NAND foram projetadas tendo como
base a clula bsica 3n-3p que visa reduo da rea ocupada pelos circuitos
e consequentemente maior integrao dos transistores que formaro o Circuito
Integrado. As caractersticas de projeto tratadas nesse trabalho so
imprescindveis para uma viso sobre os projetos com transistores por efeito de
campo.
52
Assinaturas
__________________________
______________________________
53
Bibliografias:
TUTORIAL. Impacto recente dos processadores multicore em PXI-based
test e aplicaes. Disponvel em: < http://www.ni.com/white-paper/8564/en>
Acesso em: 21 ago. 2012.
TUTORIAL. Impacto recente dos processadores multicore em PXI-based
test e aplicaes. Disponvel em: < http://www.ni.com/white-paper/8564/en>
Acesso em: 21 ago. 2012.
BOYLESTAD, R. e OLIVEIRA, L. A. Dispositivos Eletrnicos e Teoria de
Circuitos. 1999.
BUTZEN, P. F; BEM, V. D; JNIOR, L. S. R; REIS, A. I; RIBAS, R. P.
Efeitos Fsicos Nanomtricos em Circuitos Integrados Digitais. Captulo 10 do
livro: Desafios e Avanos em Computao - O Estado da Arte. Disponvel em
www.inf.ufrgs.br/logicsPublications. Acesso em: 21 ago. 2012.
SCHUCH, N; JNIOR, L. S. R; REIS, A. I; RIBAS, R. P. Validao de
Bibliotecas de Clulas para Projetos de Circuitos Integrados Digitais. Captulo 6
do livro: Desafios e Avanos em Computao - O Estado da Arte. Disponvel
em www.inf.ufrgs.br/logicsPublications. Acesso em: 21 ago. 2012.
SEDRAS S. ADEL; SMITH, K.C. Microeletrnica - 5 Ed. 1998.
PRODUTOS
EMPRESA
ELETRODEX.
Disponvel
http://eletrodex.com.br/Produto > Acesso em: 24 ago. 2012.
em:
<
em:
SINOPSE
DO
SOFTWARE
MICRO-CAP.
Disponvel
<http://www.spectrum-soft.com/demo.shtm> Acesso em: 17 nov. 2012.
em:
Disponvel
SINOPSE
DO
SOFTWARE
PSPICE.
Disponvel
<http://en.wikipedia.org/wiki/PSpice>Acesso em: 17 nov. 2012.
em:
<
em:
55