EA772 | notas de aula | FEEC | 2o SEM/2001 (Ting) 2

 v: 2001 e um numero natural

 w: 2001 pertence a N
 m: maquina esta operando de forma apropriada
Cap
tulo 1  t: tecnico esta presente na sala de maquinas
 a: operador a esta presente na sala de maquinas
Introdu
c~
ao
 b: operador b esta presente na sala de maquinas
Exemplo 1.2 Formulas logicas:
 p ^ q (3 + 4 = 9 e 20 = 1).
Podemos dizer que circuitos logicos s~ao aqueles que implementam formulas
logicas, cujas proposico~es so assumem um dos dois valores logicos.  r _ s (3 e numero primo OU 6 e numero mpar).
0 1
Sim N~ao
 u ^ v ! w (Se todos os numeros naturais pertencem a N e 2001 e um
numero natural, ent~ao 2001 pertence a N).
Falso (F) Verdadeiro (V)
Desliga Liga  t ^ (a _ b) ! m (Se o tecnico e um dos operadores estiverem presentes,
(Nvel) Baixo (Nvel) Alto ent~ao a maquina opera de forma apropriada).
Chave Aberta Chave Fechada
1.2 Argumento
1.1 Formulas Logicas
Denic~ao 1.2 Chama-se argumento (logico) a relac~ao entre uma sequ^encia
Denic~ao 1.1 Formulas logicas s~ao express~oes resultantes da combinac~ao nita de formulas logicas, denominadas premissas, e uma formula logica
das proposic~oes com uso de conectivos (_, ^, !, $) atraves de um con- consequente, conhecida como conclus~ao.
junto de regras de formac~ao.
Exemplo 1.3 Dadas as proposic~oes:
Exemplo 1.1 Proposic~oes e as variaveis logicas correspondentes:
 p: x > y
 p: 3 + 4 = 9
 q: x =6 y
 q: 20 = 1
 r: x = y
 r: 3 e um numero primo
 s: x < y
 s: 6 e um numero mpar A partir das premissas:
 u: todos os numeros naturais pertencem a N p
1
EA772 | notas de aula | FEEC | 2o SEM/2001 (Ting) 3 EA772 | notas de aula | FEEC | 2o SEM/2001 (Ting) 4
 p!q  programabilidade: o aspecto logico facilita a modelagem e a estrutu-
rac~ao dos circuitos logicos a partir dos circuitos basicos.
pode-se concluir que q e Verdadeiro.
Analogamente, a partir das premissas  ocupac~ao fsica/economia: os componentes basicos dos circuitos analogicos,
como capacitores, resistores, indutores e transformadores) apresentam
s dimens~oes bem maiores que as dos componentes digitais.
 s!q
pode-se concluir que q e Verdadeiro. 1.4 Componentes Digitais
Supondo que q seja verdadeiro, temos as seguintes premissas:
Portas: (gates) s~ao os mais elementares. Esta denominaca~o originou-se da
q sua func~ao de permitir ou retardar (gating) a passagem de uma infor-
mac~ao digital. Todos os circuitos digitais podem ser implementados
 q!p_s com uso de 3 tipos de portas:
que nos leva a concluir que p ou s e verdadeiro.
No captulo 2 ser~ao apresentadas algumas tautologias e regras de in-
porta AND porta OR porta NOT
fer^encia que facilitam a deduc~ao de uma conclus~ao a partir das premissas.
Flip- ops: s~ao unidades de armazenamento elementares. Veremos que eles
podem ser implementados com uso de portas.
1.3 Sistemas Analogicos e Sistemas Digitais
No nvel eletr^onico, estes componentes s~ao fabricados com uso de com-
Os sistemas analogicos s~ao aqueles constitudos por dispositivos que ma-
ponentes tipicamente analogicos, acionaveis por tens~oes e/ou correntes que
nipulam par^ametros que variam continuamente (variaveis analogicas).
s~ao variaveis analogicas. Entretanto, o seu comportamento nos permite abs-
Enquanto os sistemas digitais operam com par^ametros que variam de for-
tra-lo em um dispositivo digital, que responde a dois nveis logicos: baixo
ma discreta (variaveis discretas).
(0) e alto (1). Uma faixa de valores de tens~ao e mapeada em nvel logio 0 e
No caso dos circuitos logicos, as variaveis processadas so podem assu-
a outra, em nvel logico 1.
mir dois valores logicos 0 e 1. Portanto, eles s~ao comumente designados de Nível de Tensão de Saída (O) Nível de Tensão de Entrada (I)
circuitos digitais.
Algumas vantagens dos sistemas digitais sobre os analogicos:

"1"
reprodutibilidade dos resultados: \abstraca~o digital" dos sinais analogicos "1"
VOH
em, por exemplo, dois nveis logicos, facilita a reproduc~ao/interpretac~ao VNH
dos sinais em dispositivos distintos. VIH
Região de
 facilidade de projeto: durante a fase de projeto funcional, o projetista Indecisão
pode se deter so no aspecto logico do problema. VNL
VIL
VOL "0"
 robustez: a abstrac~ao dos sinais em dois nveis torna o sistema menos "0"
susceptvel a rudos.
EA772 | notas de aula | FEEC | 2o SEM/2001 (Ting) 5 EA772 | notas de aula | FEEC | 2o SEM/2001 (Ting) 6
E importante ressaltar que existe uma faixa central de indecis~ao onde tpLH : tempo de propagac~ao (de entrada para sada com a sada variando)
o nvel logico n~ao esta perfeitamente denido, podendo produzir respostas de 0 para 1.
imprevisveis.
"1"
Denic~ao 1.3 Imunidade de rudo de um circuito logico refere a habili- 90%
dade do circuito tolerar o rudo sem causar mudancas espurias na tens~ao de
sada. A medida quantitativa desta imunidade e a margem de rudo.
Denic~ao 1.4 Margem de rudo para nvel alto: e o maior (em modulo)
valor de tens~ao (negativa) que pode aparecer como rudo na entrada sem levar 10%
o dispositivo a regi~ao de indecis~ao.
"0"
VNH = VOH (do estagio anterior) VIH tLH tHL
Denic~ao 1.5 Margem de rudo para nvel baixo: e o maior (em
modulo) valor de tens~ao (positiva) que pode aparecer como rudo na entrada
sem levar o dispositivo a regi~ao de indecis~ao.
VNL = VIL VOL(do estagio anterior)
1.5 Diagrama de Tempo tpLH tpHL
Devido as caractersticas analogicas dos componentes digitais utilizados na
implementac~ao dos circuitos logicos, muitas vezes e necessario considerar os
fen^omenos analogicos que possam comprometer a \abstrac~ao digital" para
assegurar o correto funcionamento de um sistema.
Uma forma para visualizar tal comportamento analogico e representar
gracamente as variaveis de entrada e de sada em funca~o do tempo. Tal
representaca~o e conhecida como diagrama de tempo. Atraves de um dia-
grama de tempo, pode-se analisar a causa-e-efeito nos atrasos que ocorrem
entre os sinais crticos.
A estes atrasos associam-se os seguintes conceitos:
tTLH : tempo de transic~ao do nvel baixo para o nvel alto.
tTHL: tempo de transic~ao do nvel alto para o nvel baixo.
tpHL: tempo de propagac~ao (de entrada para sada com a sada variando)
de 1 para 0.