Criação de subcircuito em esquemático no LTSpice IV 1

Exemplo: Transístores NPN e PNP na zona activa directa – modelos ideais.

1. Desenhar o esquemático do circuito a inserir no subcircuito.

Figura 1

1.1. Colocação dos componentes e sua interligação.

Neste caso: uma fonte de tensão (voltage) e uma fonte de corrente dependente
(FCD) controlada por corrente (F). A corrente de controlo é realizada pela
corrente na fonte de tensão (Vbe1). Na janela de atributos da FCD coloca-se o
nome da fonte de tensão em [Value] e o valor do ganho em [Value2]. O ganho,
que neste caso é o hFE do transístor, pretendemos que seja parametrizável
externamente, o que obriga a colocar a sua designação entre chavetas {hFE}.
Pretendendo tornar visível o seu valor deve assinalar-se o campo [Vis.]
correspondente.

Figura 2

Ao esquemático deve acrescentar-se obrigatoriamente a directiva de Spice

“.param hFE=500”, como se pode ver na Figura 1, de forma a dar um valor a
hFE por omissão.

1.2. Atribuição de pinos

Depois do esquemático desenhado é preciso atribuir os pinos de

entrada/saída a colocar no subcircuito. Tal faz-se recorrendo à “Label Net”
Criação de subcircuito em esquemático no LTSpice IV 2

(comando: Edit → Label Net), atribuindo os nomes pretendidos às ligações de

entrada/saída. O Port Type pode ficar como “None”, não aparecendo nada
mais do que a etiqueta (Figura 3), ou em alternativa :Input; Output, Bi-Direct.,
acrescentando-se a indicação de porto.

Figura 3

1.3. Estando finalizado, salvar o esquemático do circuito com extensão *.asc, na

sua directoria de trabalho.

2. Criação do símbolo.
O símbolo do subcircuito poderá ser desenhado no editor de símbolos, usando as
ferramentas nele disponibilizadas, nomeadamente inserir linhas, rectângulos, arcos
e texto.
No exemplo que está a ser apresentado, optou-se por reutilizar o símbolo do
transístor npn já disponibilizado na biblioteca, mudando-lhe o nome para
“npn-zad-ideal” e salvando-o para a directoria de trabalho.

Figura 4

2.1. Altera-se o símbolo para corresponder ao pretendido. Neste caso apagaram-

se as indicações de texto e acrescentou-se uma nova, como se mostra na
figura seguinte, usando para isso: Draw → Text.

Figura 5
Criação de subcircuito em esquemático no LTSpice IV 3

2.2. Nos atributos, através do comando Edit → Attributes, definir o símbolo como
do tipo “Block” e deixar os restantes campos vazios.

Figura 6

2.3. Depois do símbolo criado é necessário atribuir os pinos de entrada/saída, com

os mesmos nomes atribuídos no esquemático. Para tal usa-se o comando:
Edit → Add Pin/Port. Neste exemplo definiram-se os pinos: “B”, “C” e “E”. A
ordem dos pinos (numeração na “Netlist Order”) não interessa.

Figura 7

2.4. Salvar o símbolo na directoria de trabalho com o mesmo nome usado no

esquemático do subcircuito e com extensão *.asy.

2.5. Para verificar que ao símbolo está bem atribuído o corresponde esquemático
fazer: no editor do símbolo usar o comando: Hierarchy → Open Schematic. O
LTSpice irá abrir nova janela com o esquemático do subcircuito.

2.6. Fechar os ficheiros *.asy e *.asc.

3. Repetição dos pontos 1 e 2 para criação do pnp-zad-ideal

Repetiu-se o mesmo procedimento para o transístor “pnp-zad-ideal”. Nas figuras

seguintes representam-se o resultado obtido para os dois tipos de transístores.
Criação de subcircuito em esquemático no LTSpice IV 4

Figura 8
Criação de subcircuito em esquemático no LTSpice IV 5

4. Exemplo de aplicação para verificação dos modelos.

Verificar através de simulação a resolução do exercício seguinte:

2º semestre de 2014/2015 1º Miniteste 16/04/2015

1 Considere o circuito da figura, onde os ampops e os transístores estão em zona linear e o díodo em
condução e em que: VCC = 10V ; hFE =500 e |VBE|on = VD = 0,7V.

Figura 9

[17,0] a) Assumindo o modelo ideal para os ampops e identificando as diferentes montagens que
compõem o circuito, determine as expressões das tensões e correntes assinaladas em função de
“vS“ e de “R”. Considere que nos TJBs |IE| ≈ |IC|.
[3,0] b)Calcule o intervalo de valores de “vS“ que valida as expressões que calculou na alínea
anterior sabendo, por análise prévia, que os transístores T4 , T6 e T8 são os primeiros a sair da zona
linear e que a tensão de saída do ampop A2 pode igualmente restringir o intervalo. Justifique a
resposta e admita que os ampops são do tipo rail-to-rail e que |VCE|sat = 0,2V.
NOTA: considere a possibilidade de os TJB’s poderem cortar e/ou saturar.

5. Resolução:
5.1. Abrir o editor de esquemático do LTSpice.

5.2. Inserir o transístor npn-ideal através do comando Edit → Component, onde

aparecerá na directoria de trabalho (escolher como “Top Directory” a directoria
de trabalho, ou seja onde está o esquemático do circuito). Ao inserir obtém-se
o símbolo do transístor como mostra a figura 10. Abrindo a janela de atributos
do símbolo (carregando no botão do lado direito do rato quando surge uma
Criação de subcircuito em esquemático no LTSpice IV 6

mão em cima do símbolo), seleccionar os campos [Instance Name] (irá

identificar o transístor como componente X1) e [PARAMS] onde deverá
escrever “hFE=500” (Figura 10), para atribuir ao parâmetro hFE o seu valor.

Figura 10

Arrumando os identificadores que surgem sobrepostos (Figura 11a), resulta o símbolo

da Figura 11b.

a) b) Figura 11

5.3. Para distribuir pelo circuito os diferentes transístores, basta copiar o símbolo
obtido, as “n” vezes que forem necessárias, ficando numerados de X1 a Xn.
Procurar que o índice seja o mesmo do circuito do enunciado da Figura 9.

5.4. Repetir o mesmo procedimento para inserir os transístores “pnp-zad-ideal”. Se for

copiando os npn e os pnp pela ordem do circuito a numeração fica idêntica.

5.5. Na simulação do circuito vai usar-se para os ampops o modelo “opamp” (é preciso
fazer a inclusão da biblioteca “opamp.sub”).

5.6. As resistências do circuito ficam parametrizadas em R, sendo o valor a atribuir

dado de forma global (.param R=1k).

5.7. Nos espelhos de corrente é preciso degenerar as bases dos transístores com uma
resistência muito baixa (“ra” também parametrizada), para que não existam fontes
de tensão (internas ao subcircuito) em paralelo, o que dará erro no Spice.

5.8. As análises a realizar serão:

5.8.1. .OP
5.8.2. .DC sweep
5.8.3. .DC Transfer

5.9. O esquemático final do circuito fica com o aspecto indicado na Figura 12.
Criação de subcircuito em esquemático no LTSpice IV 7

Figura 12

5.10. Resultados obtidos:

5.10.1. .OP:

--- Operating Point --- Valores (c/Vs=0) Erro

Teóricos [%]
V(v1): 2.55631 voltage +2.56 -0.14
V(v2): -1.15631 voltage -1.16 -0.32
V(v3): -2.43759 voltage -2.4 +1.57
V(v4): 6.88269 voltage +6.96 -1.11
V(v5): 1.99953 voltage +2.0 -0.02
V(v6): 2.89252 voltage +2.92 -0.94
V(v7): 0.723184 voltage +0.73 -0.93
V(v8): -5.59845 voltage -5.53 +1.24
V(vo): 3.884 voltage +3.86 +0.62
I(R1): 0.00186092 device_current +0.00186 +0.05
I(R2): 0.00185631 device_current +0.00186 -0.32
I(R3): 0.00186092 device_current +0.00186 +0.05
I(R4): 0.00231261 device_current +0.00232 -0.32
I(R5): 0.000299759 device_current +0.003 -0.08
I(R6): 0.000756241 device_current +0.0076 -0.49
I(R9): 0.00229423 device_current +0.00232 -1.11
I(R10): 0.00199507 device_current +0.00202 -1.23
I(R14): 0.00316082 device_current +0.00313 +0.98

O erro máximo observado é de +1,57%

5.10.2. .DC sweep

Alínea a)
Criação de subcircuito em esquemático no LTSpice IV 8

V vx . Vs V

Valores de Simulação
V(v1) V(v2) V(v3) V(v4) V(v5) V(v6) V(v7) V(v8) V(vo)
0,0000 0,0000 -0,9972 1,0000 0,8002 0,8006 0,2002 -2,1946 1,3975
2,5563 -1,1563 -2,4635 6,8827 1,9995 2,8925 0,7232 -5,6502 3,9099
Valores Teóricos
0 0 -1 1 0,8 0,8 0,2 -2,2 1,4
2,56 -1,16 -2,4 6,96 2 2,92 0,73 -5,53 3,86
∆ 0 0 -0,28 0 +0,025 +0,075 +0,1 -0,245 -0,179
[%] -0,145 -0,319 +2,646 -1,111 -0,025 -0,942 -0,932 +2,174 +1,293

O desvio máximo ∆ observado foi de +0,1% no declive e +2,65% no valor DC.

I Rx . Vs A
Criação de subcircuito em esquemático no LTSpice IV 9

Valores de Simulação

I(R2) I(R4) I(R5) I(R6) I(R10) I(R14)

0,00000 0,00000 -0,00010 -0,00010 0,00010 0,00120
0,00186 0,00231 0,00030 0,00075 0,00200 0,00319
Valores Teóricos
0 0 -0,0001 -0,0001 0,0001 0,0012
0,00186 0,00232 0,0003 0,00076 0,00202 0,00313
∆ 0 0 0 0 0 0
[%] 0 -0,431 0 -1,316 -0,99 +1,917

O desvio máximo ∆ observado foi de +1,92% no valor DC e não houve desvio

significativo no declive.

Alínea b)

A partir das curvas das tensões ( , , ) e da corrente ( ) extraíram-se os

intervalos de validação da alínea a).

Valores de Simulação
!, V !, V !, V " # ! " $ ! %!
V(N009,v3) V(N004,N007) V(+Vcc,N004) V(v8) I(R5)
Vs ≥ -1,484 ≥ -26,938 ≤ +2,917 ≤ +1,982 ≥ -7,131 < +3
Valores Teóricos
Vs ≥ -1,45 ≥ -27,3 ≤ +2,84 ≤ +2,03 ≥ -7,06 < +3
∆
+2,345 -1,326 +2,711 -2,365 +1,006 0
[%]

O desvio máximo ∆ observado foi de +2,7%.

Criação de subcircuito em esquemático no LTSpice IV 10

5.10.3. .DC transfer

--- Transfer Function ---

Transfer_function: 1.39754 transfer (declive da saída)

vs#Input_impedance: 4999 impedance
output_impedance_at_V(vo): -1.00005e-005 impedance

Os resultados obtidos estão próximos dos teóricos (declive = 1,4). As diferenças

resultam do facto de na análise teórica se terem desprezado as correntes de base dos
transístores, o que não é feito pelo simulador, e da influência (embora pequena) das
resistências adicionadas às bases dos transístores que compõem os espelhos de
corrente.