Escolar Documentos
Profissional Documentos
Cultura Documentos
Aula - Ac - 18 - Grav
Aula - Ac - 18 - Grav
AULA_18
ARQUITETURA DE COMPUTADORES
DISCRETIZA O
SINAL ANALOGICO
SINAL ANALOGICO SINAL ANALOGICO
COMPUTADOR
( FILTRO DIGITAL)
ARQUITETURA DE COMPUTADORES
APLICAÇÃO
SINAL
: FILTRO DIGITAL
ANALOGICO SAMPLE/HOLD
1 MICROCOMPUTADOR
V
0
V
0 4 6 D/A 7 1
S/H A/D 0 X E CPU S Y 1
1 0
. .
. 3 INT .
T
T 1 2 1 1
5
T S T
INTERVALO DE
AMOSTRAGEM
DISCRETIZAÇÃO MEM PROGRAMA PARA
IMPLEMENTAR , POR
QUANTIZAÇÃO EXEMPLO, O FILTRO
DIGITAL ABAIXO
SINAL QUANTIZADO EM T-2
EXEMPLO DE FILTRO DIGITAL
REGISTRADOR
OU SOMADOR
POSIÇÃO DE
MEMORIA MULTIPLICADOR
ARQUITETURA DE COMPUTADORES
NO TEMPO T
6 7,125
3 2 2,875 0 1 4
0,875
NO TEMPO T +1
8 6 2,875 0
5
3
3 1
0
ARQUITETURA DE COMPUTADORES
COMPONENTES BASICOS DO FILTRO DIGITAL
CPU & MEM
ANALOGICO ANALOGICO
VIN VOUT
S/H C
GND
LOGICA
SINAL LOGICA = 1
CHAVE FECHADA
ANALOGICO 8 SINAL LOGICA=0
CHAVE ABERTA
VIN DADOS 3S DIGITAL
A/D
NÃO É NECESSARIO
ESCREVER NENHUM
DADO
8
DIGITAL DADOS VOUT
#WR #CS #RD INTR ANALOGICO
D/A
2.CONVERSÃO
1.COMANDO DE FEITA
CONVERSÃO
3. DADO LIDO
ARQUITETURA DE COMPUTADORES
CONVERSOR D/A (EXEMPLO COM 4 BITS)
VIN = V3 23+ V2 22+ V1 21+ V0 20
R
V0 8R
V1 V-
4R VOUT
V2 V+
2R
V3 R AMPLIFICADOR
OPERACIONAL IDEAL
VJ: 1 OU 0
POR EX: 5V OU 0V
V- = V+ =0
V0/8R + V1/4R+ V2/2R + V3/R= -VOUT/R
VOUT= -(V0/8+ V1/4+V2/2 + V3) PESOS MANTIDOS
ARQUITETURA DE COMPUTADORES
1
3 < PRIORIDADE
VIN COMPARADOR
(3/4)VREF ANALOGICO 2 D0
(VIN < 3/4VREF)
CODIFICADOR
DE D1
VIN COMPARADOR PRIORIDADE
ANALOGICO 1
(1/2)VREF
(VIN < 1/2VREF)
VIN COMPARADOR
(1/4)VREF ANALOGICO 0 > PRIORIDADE
(VIN < 1/4VREF)
ARQUITETURA DE COMPUTADORES
8 8
A3
3-STATE LD REG A2 O0
OE CLK OE A1 O1
A0 O2
8 E O3
8 O4
DECOD .....
4X16 ......
O15
ARQUITETURA DE COMPUTADORES
O FILTRO DIGITAL
0,5
0,125
VA VB VC VD Y
VE VF
X Z-1 Z-1 + Z-1 Z-1 Z-1 +
CLK
0,875
COND.
AMOSTRAGEM INIC.
ATUAL
Y = 0,5X + 0,125 VE + VF
VC = 0,875VE + VB
VF= VE(T-1) 0
PARA A PROXIMA
AMOSTRAGEM VE=VD(T-1) 0
VD=VC(T-1) 0
VB=VA(T-1) 0
VA=X(T-1) 0
EXERCICIO 33 ARQUITETURA DE COMPUTADORES
1. FAÇA O PROJETO DO FILTRO DIGITAL SABENDO QUE :
A.O SINAL LOGICA DO S/H DEVE SER CONECTADO AO BIT 0 DA PORTA DE SAIDA 05H.
B. O CONVERSOR A/D DEVE ESTAR MAPEADO NO ENDEREÇO 06H.
C. UMA ROTINA DE INTERRUPÇÃO MASCARAVEL DEVE SER DISPARADA PELO SINAL INTR
DO CONVERSOR A/D. A ID DA INT É 07H.
D. O CONVERSOR D/A ESTÁ MAPEADO NO END. 07H.
E. UM OSCILADOR GERA UM PEDIDO DE INTERRUPÇÃO MASCARAVEL (INTOSC) A CADA
∆T PARA A CPU, A FIM DE QUE O SINAL ANALOGICO DE ENTRADA SEJA AMOSTRADO
(DISCRETIZADO) PELO CIRCUITO S/H. A ID DESTA INT É 06H.
F. A CPU DEVE SER CONECTADA A DUAS MEMORIAS DE 64K X 8 . UMA DELAS
ASSOCIADA AOS ENDEREÇOS MENOS SIGNIFICATIVOS DA CPU (DO TIPO VOLATIL) E A
OUTRA AOS ENDEREÇOS MAIS SIGNIFICATIVOS DA CPU (DO TIPO NÃO VOLATIL E DE
APENAS LEITURA).
OBS: USE DECOD. PARA SELECIONAR AS MEMORIAS
ENDEREÇO DE RESET FFFF:0000H
INT OSC
CHAMA ROTINA
PROGRAMA
PRINCIPAL
ROTINA DE
ROTINA ESCALADORA DE TAREFA INTERRUPÇÃO
PARA ∆T
ROTINA DE AMOSTRAGEM
ROTINA DE
INTERRUPÇÃO
ROTINA DE CONVERSÃO A/D DE FIM DE
CONVERSÃO
ROTINA DO FILTRO
E/S
A.O SINAL LOGICA DO S/H DEVE SER CONECTADO AO BIT 0 DA PORTA DE SAIDA 05H.
B. O CONVERSOR A/D DEVE ESTAR MAPEADO NO ENDEREÇO 06H.
D. O CONVERSOR D/A ESTÁ MAPEADO NO END. 07H.
8
B.DADOS
DEC. MEM.
DEC. E/S
20
B.END
EXERC. 33-SOL ARQUITETURA DE COMPUTADORES
S/H
E/S
A. O SINAL LOGICA DO S/H DEVE SER CONECTADO AO BIT 0 DA PORTA DE SAIDA 05H.
INSTRUÇÃO
OUT AL,05
BIT_0
B.DADOS
B.END
EXERC.33-SOL ARQUITETURA DE COMPUTADORES
E/S
INTERRUPÇÃO
DO
OSCILADOR
A ID DA INTERRUPÇÃ SERÁ
ACRESCENTADA AO CIRCUITO
POSTERIORMENTE
B.DADOS
B.END
EXERC.33-SOL ARQUITETURA DE COMPUTADORES
D/A
E/S
D. O CONVERSOR D/A ESTÁ MAPEADO NO END. 07H.
B.DADOS
B.END
EXERC.33 –SOL ARQUITETURA DE COMPUTADORES
OSC
E. UM OSCILADOR GERA UM PEDIDO DE INTERRUPÇÃO MASCARAVEL (INTOSC) A CADA
∆T PARA A CPU, A FIM DE QUE O SINAL ANALOGICO DE ENTRADA SEJA AMOSTRADO
(DISCRETIZADO) PELO CIRCUITO S/H. A ID DESTA INT É 06H.
B.DADOS
B.END
EXERC.33- SOL ARQUITETURA DE COMPUTADORES
ID
C. UMA ROTINA DE INTERRUPÇÃO MASCARAVEL DEVE SER DISPARADA PELO SINAL INTR DO
CONVERSOR A/D. A ID DA INT É 07H.
E. UM OSCILADOR GERA UM PEDIDO DE INTERRUPÇÃO MASCARAVEL (INTOSC) A CADA ∆T
PARA A CPU, A FIM DE QUE O SINAL ANALOGICO DE ENTRADA SEJA AMOSTRADO
(DISCRETIZADO) PELO CIRCUITO S/H. A ID DESTA INT É 06H.
B.DADOS
B.END
EXERC.33- SOL ARQUITETURA DE COMPUTADORES
B.DADOS
B.END
ESTRUTURA DO SOFTWARE
3. FAÇA UMA ROTINA ESCALADORA DE
PROGRAMA DE INICIALIZAÇÃO
TAREFA (ESCALA), SABENDO QUE A CADA 5
INTERRUPÇÕES INTOSC UM DADO DEVE
CHAMA ROTINA SER AMOSTRADO. INT OSC
PROGRAMA
PRINCIPAL
ROTINA DE
ROTINA ESCALADORA DE TAREFA INTERRUPÇÃO
PARA ∆T
ROTINA DE AMOSTRAGEM
ROTINA DE
INTERRUPÇÃO
ROTINA DE CONVERSÃO A/D DE FIM DE
CONVERSÃO
ROTINA DO FILTRO
INT CONV
ROTINA DE CONVERSÃO D/A
EXERC33_SOL INIC ARQUITETURA DE COMPUTADORES
MEMORIA
F. A CPU DEVE SER CONECTADA A DUAS MEMORIAS DE 64K X 8. UMA DELAS
ASSOCIADA AOS ENDEREÇOS MENOS SIGNIFICATIVOS (DO TIPO VOLATIL) E A
OUTRA AOS ENDEREÇOS MAIS SIGNIFICATIVOS (DO TIPO NÃO VOLATIL E DE
PROGR. DE INICIALIZAÇÃO
APENAS LEITURA).
OBS: USE DECOD. PARA SELECIONAR AS MEMORIAS
ENDEREÇO DE RESET FFFF:0000H
2.FAÇA O PROGRAMA DE INICIALIZAÇÃO DO MICROCOMPUTADOR, SABENDO
QUE O ENDEREÇO DA ROTINA DE INTERRUPÇÃO DO OSCILADOR É F000: 2A45
, DA ROTI.INT DO CONV. É F000: 3CB0, O ENDEREÇO INICIAL DA PILHA É
- END. INICIAL
FFFF:0000H DO PROGR. DE
JMP F000:0000H
0000:FFFF E O END. DAS VARIAVEIS (0000:100X) E FAÇA TAMBEM O
PROGRAMA PRINCIPAL. INICIALIZAÇÃO
F000:0000H ?
MOV SP,FFFFH
C. UMA ROTINA DE INTERRUPÇÃO MASCARAVEL DEVE SER DISPARADA PELO
SINAL INTRDO CONVERSOR A/D. A ID DA INT É 07H.
E. UM OSCILADOR GERA UM PEDIDO DE INTERRUPÇÃO MASCARAVEL (INTOSC)
- DEVE PROGRAMAR
MOV AX,0000H A PILHA
A CADA ∆T PARA A CPU, A FIM DE QUE O SINAL ANALOGICO DE ENTRADA
SEJA AMOSTRADO (DISCRETIZADO) PELO CIRCUITO S/H. A ID DESTA INT É - DEVE GERAR VETORES DE
MOV SS,AX
06H.
INTERRUPÇÃOMOV DS,AX
INSTR. CALL - DEVE INICIALIZAR AS , 2A45H
MOV WORDPTR[0018H]
VARIAVEIS MOVDO FILTRO , F000H
WORDPTR[001AH]
- DEVE CHAMAR O PROGRAMA
MOV WORDPTR[001CH] , 3CB0H
PRINCIPAL MOV WORDPTR[001EH] , F000H
MOV AL,00H
MOV CL,10H
MOV BX,1000H
V_1: MOV [BX],AL
INC BX
DEC CL
JNZ V_1
CALL PRINC
ARQUITETURA DE COMPUTADORES
EXERC 33 SOL PRINC
PROGR. PRINCIPAL
-PRINC:
DEVESTIHABILITAR
INTERRUPÇÃO
CALL ESCALA
DEVE CHAMAR,
CALL AQUIS EM
SEQUENCIA,
CALL CONV
TODASCALL
AS FILTRO
ROTINAS E FICAR EM
LOOP CALL SAIDA
JMP PRINC
ARQUITETURA DE COMPUTADORES
-F000:2A45H:
DEVE DECREMENTAR
DEC DL O
CONTADORIRET
ARQUITETURA DE COMPUTADORES
-
F000:3CB0H:
DEVE MOV CH,00O CONTADOR
ZERAR
IN AL,06
- DEVE FAZER A LEITURA DO
IRET
CONVERSOR
ARQUITETURA DE COMPUTADORES
FILTRO .....................
.....................
.....................
.....................
.....................
.....................
.....................
RET
AL.
ARQUITETURA DE COMPUTADORES
PRINC: STI
CALL ESCALA
CALL AQUIS
CALL CONV
CALL FILTRO
CALL SAIDA
JMP PRINC
ARQUITETURA DE COMPUTADORES
F000:3CB0H: DEC DL
IRET
ARQUITETURA DE COMPUTADORES
FILTRO .....................
.....................
.....................
.....................
.....................
.....................
.....................
RET
AL.
ARQUITETURA DE COMPUTADORES
.OBJ
PROGRAMA . ASM PROGRAMA QUASE
COMANDOS P/O ASSEMBLER EXECUTAVEL.
FALTA A LIGAÇÃO,
+ SE NECESSARIA,
INSTR. EM ASSEMBLY COM OUTROS
PROGRAMAS, QUE É
FEITA PELO LINKER
ASSEMBLER
LINKER
PROGRAMA . EXE
ARQUITETURA DE COMPUTADORES
LOADER
PROGRAMA
MEMORIA
ARQUITETURA DE COMPUTADORES
.EXE
NO DISCO NA MEMORIA
CABEÇALHO PREFIXO
SEGMENTO PONTO DE ENTRADA SEGMENTO
DO PROGRAMA
DE PILHA PONTO DE SAIDA DO
DE CODIGO
RET
PROGRAMA
SEGMENTO SEGMENTO
DE DADOS DE DADOS
SEGMENTO
SEGMENTO
DE CODIGO
RET DE PILHA