Escolar Documentos
Profissional Documentos
Cultura Documentos
ESCOLA DE ENGENHARIA
DEPARTAMENTO DE ENGENHARIA ELÉTRICA
PROJETO DE DIPLOMAÇÃO
Porto Alegre
(2011)
UNIVERSIDADE FEDERAL DO RIO GRANDE DO SUL
ESCOLA DE ENGENHARIA
DEPARTAMENTO DE ENGENHARIA ELÉTRICA
FLYBACK AUTO-OSCILANTE
Porto Alegre
(2011)
UNIVERSIDADE FEDERAL DO RIO GRANDE DO SUL
ESCOLA DE ENGENHARIA
DEPARTAMENTO DE ENGENHARIA ELÉTRICA
Orientador: ____________________________________
Prof. (Nome do professor Orientador), UFRGS
Formação (Instituição onde obteve o título – Cidade, País)
Banca Examinadora:
momentos difíceis.
AGRADECIMENTOS
Agradeço aos meus pais, ao meu orientador, professor Yeddo, à empresa em qual
Este trabalho de conclusão de curso tem como objetivo analisar e implementar um conversor
flyback com controle auto-oscilante, que é largamente utilizado industrialmente, mas pouco
comentado. É mostrado o método industrial de escolha da topologia adequada de conversor.
O funcionamento do conversor flyback será analisado e demonstrado matematicamente, com
ênfase no modo de condução descontínua. A análise transiente do conversor flyback auto-
oscilante é também discutida. Posteriormente, esse trabalho apresenta o método de controle
desses conversores utilizado pelos projetistas, considerando a função transferência do
conversor e o circuito de compensação. O projeto de um conversor flyback auto-oscilante de
25W de potência e 5V de tensão de saída é mostrado e verificado experimentalmente.
This conclusion of course work is to analyze and implement a flyback converter with
controlled self-oscillating, which is widely used industrially, but little comment. Shown is the
industrial method of choice of suitable converter topology. The operation of the flyback
converter is analyzed and demonstrated mathematically, with emphasis on discontinuous
conduction mode. The transient analysis of self-oscillating flyback converter is also
discussed. Later, this paper presents the control method used by the designers of these
converters, considering the transfer function of the converter and the compensation circuit.
The design of a self-oscillating flyback converter 25W of power and 5V output voltage is
shown and verified experimentally.
1INTRODUÇÃO ................................................................................................................ 11
2CONSIDERAÇÕES INICIAIS ....................................................................................... 12
3ANÁLISE TEÓRICA BÁSICA DO CONVERSOR FLYBACK ................................... 15
4 FLYBACK AUTO-OSCILANTE ................................................................................... 19
4.1Análise de operação do flyback auto-oscilante ............................................................ 19
5 EQUACIONAMENTO PARA CONDUÇÃO DESCONTÍNUA....................................33
5.1 Tensões, Correntes, Potência e Energia..........................................................................33
5.2 Relação de espiras.............................................................................................................36
5.3 Tempo de Condução Máximo..........................................................................................36
5.4 Indutância Primária.........................................................................................................37
5.5 Correntes RMS no Primário e Secundário....................................................................37
6 MALHA REALIMENTADA DE CONTROLE.............................................................38
6.1 Regulação da Tensão para Carga Máxima e Mínima...................................................44
7 PROJETO............................................................................................................................47
7.1 Dimensionamento do capacitor de retificação e da faixa de tensão de DC de entrada...47
7.2 Escolha do transistor de chaveamento.................................................................................48
7.3Tempo de condução máximo..................................................................................................49
7.4 Indutância primária...............................................................................................................50
7.5 Projeto do Transformador....................................................................................................50
7.6 Cálculo do capacitor secundário...........................................................................................50
7.7 Corrente de pico no secundário............................................................................................51
7.8 Malha de Controle.................................................................................................................51
8 RESULTADOS EXPERIMENTAIS..... ...........................................................................52
9 CONCLUSÕES...................................................................................................................56
REFERÊNCIAS BIBLIOGRÁFICAS................................................................................57
LISTA DE ILUSTRAÇÕES
1) INTRODUÇÃO
fonte de alimentação chaveada do tipo flyback com controle auto-oscilante. Essa fonte será
As especificações impostas pela empresa para a fonte a ser projetada são as seguintes :
calor do sol
simplificada a escolha da topologia flyback. No capítulo 3 é feita sua análise teórica básica.
apresentadas no capítulo 9.
12
2) CONSIDERAÇÕES INICIAIS
A escolha entre uma fonte linear ou chaveada depende do custo e dos requisitos
elétricos da carga.
desvantagem a baixa eficiência. Por esta razão seu uso não é indicado em potências maiores
dissipam menor energia em forma de calor, diminuindo o custo com dissipadores. O custo
também diminui em relação às fontes lineares porque as fontes chaveadas operam em altas
freqüências, o que faz com que transformadores, capacitores e indutores tenham menor
tamanho. Possuem como desvantagens a emissão de ruído e o projeto mais complexo e pouco
padronizado. A emissão de ruído é causada pela alta freqüência de operação, mas pode ser
minimizada com a adição de filtros. O projeto, entretanto, exige mais conhecimento técnico e
é pouco padronizado porque existem diversos tipos de fontes chaveadas e ainda muita
discussão sobre o assunto. E mesmo para um determinado tipo de fonte chaveada existem
Ante o exposto, conclui-se que o ideal para o presente projeto é utilizar uma fonte
A indústria tem estabelecido topologias típicas para a maioria das aplicações. A figura
2.1 mostra um diagrama de faixas de uso para as diversas topologias.[1] Os limites dessas
correntes de pico podem ser usadas, mas os transistores de chaveamento poderão falhar, e
itens como layout do circuito impresso e comprimentos das trilhas podem se tornar
críticos.[1] Todas as topologias do gráfico são isoladas. As topologias não isoladas são muito
susceptíveis a falhas, então não é aconselhável seu uso.[1] O conversor flyback, que é
isolado, tem seu uso predominantemente para aplicações de baixas e médias potências
Figura 2.1 : topologias preferenciais das fontes chaveadas em função da potência de saída e
da tensão de entrada retificada[1]
especificações desejadas :
𝑃𝑜𝑢𝑡 = 25𝑊
14
flyback : entrada retificada 𝑉𝐷𝐶 , capacitor de retificação 𝐶𝐷𝐶 , transformador flyback composto
cima para baixo : tensão 𝑽𝑫𝑺 no transistor; tensão no enrolamento secundário; corrente
O duty cycle, tempo em que o transistor está conduzindo em relação ao período total
do sinal, costuma ser limitado na faixa de 0 a 50%, desde que a energia armazenada no núcleo
do transformador precisa de um certo tempo para ser descarregada no capacitor de saída 𝐶𝑜𝑢𝑡
e na carga 𝑅𝑜𝑢𝑡 . O duty cycle é regulado pelo controlador da figura 3.1.
O conversor flyback pode operar nos modos contínuo e descontínuo. No modo
descontínuo a energia armazenada no núcleo durante o período 𝑇𝑜𝑛 é completamente
descarregada durante o período 𝑇𝑜𝑓𝑓 . A ocorrência desse modo pode ser vista facilmente
analisando a tensão sobre o transistor de chaveamento e determinando se essa tensão retorna à
tensão de entrada antes de começar o próximo período 𝑇𝑜𝑛 (ver figura 3.3). Nesse modo de
condução há o período de tempo 𝑇𝑑 .
4) FLYBACK AUTO-OSCILANTE
componentes que é largamente usado em aplicações de baixa potência. Desde que o controle
do circuito pode ser implementado com poucos componentes discretos sem perda de
flyback que emprega um integrado comercial para o controle por PWM. Geralmente a
operação do circuito não é bem entendida. Isso é primeiramente devido ao fato que a literatura
existente trata o assunto de maneira muito superficial. Portanto, o projeto deste conversor
normalmente segue uma abordagem de tentativa e erro, que é um demorado processo e que
descontínua e utiliza o pico de corrente como modo de controle. Portanto, o circuito opera
discretamente, que é mais simples e tem melhor custo-benefício em relação ao controle por
único diodo zener pode ser implementado. Entretanto, em aplicações que requerem uma
regulação de saída mais apurada, tais como aplicações com uma larga faixa de tensão de
enrolamento de saída 𝑁𝑆1 e enrolamento de realimentação positiva 𝑁𝑆2 . A saída principal 𝑉𝑂1
20
é isolada e bem regulada pelo amplificador de erro E/A, enquanto que a saída auxiliar𝑉𝑂2 não
é isolada e é regulada pela saída principal 𝑉𝑂1 através do transformador 𝑇1 . A tensão de saída
𝑉𝑂1 é sentida através do divisor resistivo 𝑅𝑑1 e 𝑅𝑑2 , e comparada à tensão estável de
𝑅𝐸𝐴1 são usados como compensadores para estabilizar a malha de controle de tensão. A
diferença entre a tensão de saída sentida e a tensão de referência é amplificada pelo TL431 e
refletida ao lado primário através do fotoacoplador 𝐼𝐶1 como uma corrente de erro 𝑖𝑒 , que em
volta desenvolve uma tensão de erro 𝑉𝑒 através da soma dos resistores 𝑅𝑆 e 𝑅𝐹 . A tensão de
erro 𝑉𝑒 é somada com uma tensão proporcional à corrente de chaveamento 𝐼𝑆1 e comparada a
threshold, que nesse caso é a tensão de corte 𝑉𝛾 do transistor. Nenhuma corrente detecta os
componentes 𝐶𝑍𝐶𝐷 e 𝑅𝑍𝐶𝐷 ao longo do enrolamento 𝑁𝑆2 que sente, com algum atraso, o limite
chave principal 𝑆1 para ligá-la. Finalmente, o circuito de start-up é iniciado através do resistor
𝑅𝑆𝑇 , que libera carga à capacitância 𝐶𝐼𝑆𝑆 da chave 𝑆1 a partir da tensão de entrada 𝑉𝐼𝑁 .[5]
21
de uma proteção de tensão no primário para proteger a chave 𝑆1 , que é implementada pelo
modelar os terminais das capacitâncias entre gate e source 𝐶𝐺𝑆 e entre dreno e source 𝐶𝐷𝑆
como capacitâncias de entrada 𝐶𝐼𝑆𝑆 e saída 𝐶𝑂𝑆𝑆 respectivamente. Também é assumido que
𝐶𝑂1 ≫ 𝐶𝑂2 e 𝑅𝐿1 ≫ 𝑅𝐿2 . A afirmação 𝐶𝑂1 ≫ 𝐶𝑂2 que o ripple de tensão da saída 𝑉𝑂2 é muito
maior que o ripple de tensão da saída principal 𝑉𝑂1 . Outra afirmação é que a constante de
22
tempo 𝑅𝑆𝑇 𝐶𝐼𝑆𝑆 é muito maior do que o período de chaveamento 𝑇𝑆 , isto é, 𝑅𝑆𝑇 𝐶𝐼𝑆𝑆 ≫ 𝑇𝑆 . Com
essa afirmação é possível ignorar o resistor de start-up 𝑅𝑆𝑇 durante a operação de estado
direções das correntes e tensões, enquanto que a figura 4.3 mostra as formas de onda dos
desligada porque a carga é puxada a partir da capacitância de entrada 𝐶𝐼𝑆𝑆 da chave principal
conduzir. Durante esse estágio, que é mostrado na figura 4.2b, a corrente de magnetização 𝑖𝑀
23
que é assumido que a indutância de dispersão 𝐿𝑙𝑘𝑔 do transformador é zero. Na presença das
resistências de enrolamento, que não é mostrado na figura, o fato de 𝐶𝑂1 ≫ 𝐶𝑂2 faz a tensão
𝑉𝑂1 ser aproximadamente constante enquanto 𝑉𝑂2 incrementa, que resulta em um rápido
4.3d e 4.3e. Devido durante esse estágio o retificador 𝐷2 estar conduzindo, a tensão 𝑉𝑅𝑍𝐶𝐷
através do resistor 𝑅𝑍𝐶𝐷 é igual a − 𝑉𝐺𝑆 + 𝑉𝑆 + 𝑉𝐶𝑍𝐶𝐷 ≈ − 𝑉𝐺𝑆 + 𝑉𝐶𝑍𝐶𝐷 desde que
𝑉𝑆 ≪ 𝑉𝐺𝑆 + 𝑉𝐶𝑍𝐶𝐷 . Essa tensão induz a corrente 𝑖𝐶𝑍𝐶𝐷 através do resistor 𝑅𝑍𝐶𝐷 que descarrega
o capacitor 𝐶𝐼𝑆𝑆 e 𝐶𝑍𝐶𝐷 . Ao mesmo tempo, transistor 𝑄1 está desligado e a corrente 𝑖𝑒 flui
através da malha composta dos resistores 𝑅𝐹 , 𝑅𝑆 e 𝑅𝐿2 . Deve ser notado que o transistor
𝑄1 estará desligado somente se sua tensão base emissor 𝑉𝑄𝑏𝑒 estiver abaixo de sua tensão de
corte 𝑉𝛾 . Desde que, a partir da figura 4.2, 𝑉𝑄𝑏𝑒 = 𝑖𝑒 𝑅𝐹 + 𝑖𝑆1 𝑅𝑆 ≈ 𝑖𝑒 𝑅𝐹 devido 𝑖𝑆1 𝑅𝑆 ≪ 𝑖𝑒 𝑅𝐹 ,
o transistor 𝑄1 está desligado durante 𝑡0 < 𝑡 < 𝑡1 se 𝑖𝑒 𝑅𝐹 < 𝑉𝛾 . O estágio na figura 4.2b
Figura 4.2b : 𝒕𝟎 → 𝒕𝟏
Figura 4.2c : 𝒕𝟏 → 𝒕𝟐
25
Figura 4.2d : 𝒕𝟐 → 𝒕𝟑
magnetização 𝐿𝑀 , como pode ser visto na forma de onda da figura 4.3e. Como resultado, a
Figura 4.2e : 𝒕𝟑 → 𝒕𝟒
capacitores 𝐶𝑍𝐶𝐷 e 𝐶𝐼𝑆𝑆 começam a carregar como mostrado na figura 4.2f. Desde que o
incremento da tensão 𝑉𝐺𝑆 leva ao incremento da tensão de coletor emissor 𝑉𝑄𝑐𝑒 , o diodo 𝐷𝑏𝑐
secundário 𝑉2 . Como resultado, a tensão através de 𝑅𝑍𝐶𝐷 incrementa que causa um adicional
incremento da corrente 𝑖𝑍𝐶𝐷 . Esse estágio termina em 𝑡 = 𝑡5 quando a tensão através dos
Figura 4.2f : 𝒕𝟒 → 𝒕𝟓
tensões de enrolamento, como mostrado na figura 4.2g. Devido a tensão 𝑉𝑂2 + 𝑉2 , que
incremento da corrente 𝑖𝑍𝐶𝐷 incrementa a tensão 𝑉𝐺𝑆 , que em torno produz uma adicional
𝑉𝑂2 e 𝑉2 . Essa realimentação positiva continua até a tensão 𝑉𝐺𝑆 alcançar a tensão 𝑉𝑇𝐻 em
Figura 4.2g : 𝒕𝟓 → 𝒕𝟔
𝑖𝑍𝐶𝐷 continua a fluir através do capacitor 𝐶𝐼𝑆𝑆 , como mostrado na figura 4.2h. Esse estágio
termina em 𝑡 = 𝑡7 quando a tensão gate source 𝑉𝐺𝑆 alcança o nível onde a chave 𝑆1 começa a
Figura 4.2h : 𝒕𝟔 → 𝒕𝟕
29
a mesma inclinação. Isso incrementa o potencial do terminal source da chave 𝑆1 , que também
Figura 4.2i : 𝒕𝟕 → 𝒕𝟖
Quando, em 𝑡 = 𝑡8 , a tensão base emissor 𝑉𝑄𝑏𝑒 alcança sua tensão de corte 𝑉𝛾 , o transistor 𝑄1
começa a conduzir, como mostrado na figura 4.2j. Deve ser notado que para prevenir a tensão
de gate da chave 𝑆1 exceder a máxima tensão taxada, um grampeador de tensão (tal como um
diodo zener) deve ser conectado entre o terminal de gate de 𝑆1 e o terra. Uma vez a tensão de
gate esteja grampeada, a corrente é desviada da capacitância de entrada 𝐶𝐼𝑆𝑆 para o
grampeador de tensão até a tensão de gate cair abaixo do nível de tensão do grampeador.
Desde que depois de 𝑡 = 𝑡8 a tensão 𝑉𝑄𝑏𝑒 continua a incrementar porque a tensão 𝑉𝑆 = 𝑖𝑆1 𝑅𝑆
incrementa, a corrente de base 𝑖𝑄𝑏𝑒 de 𝑄1 incrementa causando o incremento da corrente 𝑖𝑄𝑐𝑒 .
Esse estágio termina em 𝑡 = 𝑡9 quando a corrente 𝑖𝑄𝑐𝑒 torna-se igual a corrente 𝑖𝑍𝐶𝐷 e a
capacitância gate source começa a descarregar, como mostrado na figura 4.2j.[5]
30
Figura 4.2j : 𝒕𝟖 → 𝒕𝟗
decrementa à tensão de threshold 𝑉𝑇𝐻 da chave 𝑆1 tal que é desligada. Depois que 𝑆1 é
31
desligada em 𝑡 = 𝑡10 , a capacitância de saída 𝐶𝑂𝑆𝑆 da chave 𝑆1 começa a carregar tal que a
tensão 𝑉𝐷𝑆 começa a incrementar. Esse estágio é mostrado na figura 4.2k termina quando a
tensão 𝑉𝐷𝑆 + 𝑉𝑆 ≈ 𝑉𝐷𝑆 alcança 𝑉𝐼𝑁 + 𝑁𝑉𝑂 . Ao mesmo tempo, os retificadores secundários 𝐷1
𝑇𝑜𝑛
1
i𝑝𝑟𝑖 𝑡 = 𝑉𝐷𝐶 𝑑𝑡
𝐿𝑝𝑟𝑖 0
𝑉𝐷𝐶 ∙ 𝑇𝑜𝑛 (5.1)
𝑖𝑝𝑖𝑐𝑜 =
𝐿𝑝𝑟𝑖
1 1 (5.2)
𝑊 𝑡 = ∙ 𝐿𝑝𝑟𝑖 ∙ 𝑖𝑝𝑖𝑐𝑜 2 − 𝑖𝑚𝑖𝑛 2 = ∙ 𝐿𝑝𝑟𝑖 ∙ 𝑖𝑝𝑖𝑐𝑜 2
2 2
1 (5.3)
𝑃𝑝𝑟𝑖 = ∙ 𝐿𝑝𝑟𝑖 ∙ 𝑖𝑝𝑖𝑐𝑜 2 ∙ 𝑓
2
𝑉 𝐷𝐶 ∙𝑇𝑜𝑛
Como 𝑖𝑝𝑖𝑐𝑜 = , a potência 𝑃𝑝𝑟𝑖 também pode ser representada da seguinte forma:
𝐿𝑝𝑟𝑖
2
1 𝑉𝐷𝐶 ∙ 𝑇𝑜𝑛 1 𝑉𝐷𝐶 2 ∙ 𝑇𝑜𝑛 2 (5.4)
𝑃𝑝𝑟𝑖 = ∙ 𝐿𝑝𝑟𝑖 ∙ ∙𝑓 = ∙ ∙𝑓
2 𝐿𝑝𝑟𝑖 2 𝐿𝑝𝑟𝑖
35
A equação da potência mostra que, para uma certa carga, o controlador mantém a potência
constante ajustando 𝑇𝑜𝑛 .[3]
A relação entre a tensão de saída 𝑉𝑜𝑢𝑡 , a tensão de entrada retificada 𝑉𝐷𝐶 , o período de
condução 𝑇𝑜𝑛 e a carga de saída 𝑅𝑜𝑢𝑡 é um conceito importante, que, considerando um
rendimento 𝜂, pode ser deduzido pelas equações abaixo.[3]
𝑃𝑖𝑛 = 1 𝜂 × 𝑃𝑜𝑢𝑡
Considerando o pior caso, tensão de entrada retificada mínima e tempo de condução máximo,
que é o utilizado para os cálculos do projeto, a corrente no primário é representada como
Então
2
𝑉 𝑚𝑖𝑛 ∙ 𝑇 𝑚𝑎𝑥
𝐿𝑝𝑟𝑖 ∙ 𝐷𝐶 𝐿 𝑜𝑛
1 𝜂 ∙ 𝑉𝑜𝑢𝑡 2 1 𝑝𝑟𝑖 1 𝑉𝐷𝐶 𝑚𝑖𝑛2 ∙ 𝑇𝑜𝑛 𝑚𝑎𝑥 2
= ∙ = ∙
𝑅𝑜𝑢𝑡 2 𝑇 2 𝐿𝑝𝑟𝑖 ∙ 𝑇
𝑅𝑜𝑢𝑡
𝑉𝑜𝑢𝑡 = 𝑉𝐷𝐶 𝑚𝑖𝑛 ∙ 𝑇𝑜𝑛 𝑚𝑎𝑥 ∙ (5.5)
2 𝜂 . 𝑇 ∙ 𝐿𝑝𝑟𝑖
A equação acima mostra que, com as variações de 𝑉𝐷𝐶 e 𝑅𝑜𝑢𝑡 , o controlador mantém a tensão
de saída 𝑉𝑜𝑢𝑡 constante através do ajuste de 𝑇𝑜𝑛 . [3]
A relação entre a corrente de pico do primário e a potência de saída para o pior caso é
deduzida abaixo.
𝑃𝑜𝑢𝑡 1
∙ 𝑇 = ∙ 𝐼𝑝𝑖𝑐𝑜 2 ∙ 𝐿𝑝𝑟𝑖
𝜂 2
Então
2 ∙ 𝑃𝑜𝑢𝑡 ∙ 𝑇 ∙ 1 𝜂
𝐼𝑝𝑖𝑐𝑜 =
𝑉𝐷𝐶 𝑚𝑖𝑛 ∙ 𝑇𝑜𝑛 𝑚𝑎𝑥
𝑇 1
Onde =
𝑇𝑜𝑛 𝐷
36
Então
2 ∙ 𝑃𝑜𝑢𝑡 ∙ 1 𝜂 (5.6)
𝐼𝑝𝑖𝑐𝑜 =
𝑉𝐷𝐶 𝑚𝑖𝑛 ∙ 𝐷
𝑁𝑝𝑟𝑖
𝑉𝑅𝑜𝑢𝑡 = ∙ 𝑉𝑜𝑢𝑡 + 𝑉𝐹
𝑁𝑠𝑒𝑐
A tensão no transistor 𝑉𝐷𝑆 será máxima quando a tensão de entrada 𝑉𝐷𝐶 for máxima. Portanto,
𝑁𝑝𝑟𝑖
𝑉𝐷𝑆 𝑚𝑎𝑥 = 𝑉𝐷𝐶 𝑚𝑎𝑥 + ∙ 𝑉𝑜𝑢𝑡 + 𝑉𝐹
𝑁𝑠𝑒𝑐
𝑁𝑝𝑟𝑖 (5.7)
𝑉𝐷𝑆 𝑚𝑎𝑥 = 𝑉𝐷𝐶 𝑚𝑎𝑥 + ∙ 𝑉𝑜𝑢𝑡 + 𝑉𝐹
𝑁𝑠𝑒𝑐
Para assegurar que o núcleo do transformador não se movimente para cima ou para
baixo do loop de histerese, uma boa relação a ser seguida é igualar o produto 𝑉𝐺𝑆 durante o
período 𝑇𝑜𝑛 vezes 𝑇𝑜𝑛 igual ao produto 𝑉𝐺𝑆 durante o período 𝑇𝑜𝑓𝑓 vezes 𝑇𝑜𝑓𝑓 .
Essa relação de produtos para o pior caso (𝑉𝐷𝐶 𝑚𝑖𝑛 e 𝑇𝑜𝑛 𝑚𝑎𝑥) pode ser representada
como
𝑁𝑝𝑟𝑖 (5.8)
𝑉𝐷𝐶 𝑚𝑖𝑛 ∙ 𝑇𝑜𝑛 𝑚𝑎𝑥 = 𝑉𝑜𝑢𝑡 + 𝑉𝐹 ∙ ∙𝑇
𝑁𝑠𝑒𝑐 𝑜𝑓𝑓
𝑁𝑝𝑟𝑖
𝑉𝐷𝐶 𝑚𝑖𝑛 ∙ 𝐷𝑚𝑎𝑥 = 𝑉𝑜𝑢𝑡 + 𝑉𝐹 ∙ ∙ (1 − 𝐷𝑚𝑎𝑥)
𝑁𝑠𝑒𝑐
37
𝑁𝑝𝑟𝑖 (5.9)
𝑉𝑜𝑢𝑡 + 𝑉𝐹 ∙ 𝑁 ∙
𝑠𝑒𝑐
𝐷𝑚𝑎𝑥 =
𝑁𝑝𝑟𝑖
𝑉𝐷𝐶 𝑚𝑖𝑛 + 𝑉𝑜𝑢𝑡 + 𝑉𝐹 ∙
𝑁𝑠𝑒𝑐
A indutância primária deve ser dimensionada para o pior caso (𝑉𝐷𝐶 𝑚𝑖𝑛 e 𝑇𝑜𝑛 𝑚𝑎𝑥)
para garantir que a fonte opere no modo de condução descontínua.[3] A partir da equação 5.5,
a indutância primária é
2
𝑅𝑜𝑢𝑡 𝑉𝐷𝐶 𝑚𝑖𝑛 ∙ 𝑇𝑜𝑛 𝑚𝑎𝑥 𝑉𝐷𝐶 𝑚𝑖𝑛 ∙ 𝑇𝑜𝑛 𝑚𝑎𝑥 2 (5.10)
𝐿𝑝𝑟𝑖 = ∙ =
2 𝜂 ∙𝑇 𝑉𝑜𝑢𝑡 2 𝜂 ∙ 𝑇 ∙ 𝑃𝑜𝑢𝑡 𝑚𝑎𝑥
As correntes RMS no primário e secundário para condução descontínua podem ser calculadas da
seguinte forma (ver figuras 3.2 e 3.3) [3]:
1
2 2
𝑇𝑜𝑛 𝐼𝑝 ∙ 𝑡 1 1
∙ 𝑑𝑡 𝐼𝑝2
𝑡 3 𝑇𝑜𝑛 2 𝐼𝑝2 𝑇𝑜𝑛 3 2
0 𝑇𝑜𝑛
𝐼𝑅𝑀𝑆 𝑝𝑟𝑖 = = ∙ | = ∙
𝑇 𝑇 ∙ 𝑇𝑜𝑛 2 3 0 𝑇 ∙ 𝑇𝑜𝑛 2 3
1 (5.11)
𝐼𝑝2 𝑇𝑜𝑛 2 𝐼𝑝
𝑇𝑜𝑛
𝐼𝑅𝑀𝑆 𝑝𝑟𝑖 = ∙ = ∙
𝑇 3 3 𝑇
1 (5.12)
𝐼𝑝2 𝑇𝑜𝑓𝑓 2 𝐼𝑝
𝑇𝑜𝑓𝑓
𝐼𝑅𝑀𝑆 𝑠𝑒𝑐 = ∙ = ∙
𝑇 3 3 𝑇
38
A tensão de saída 𝑉𝑜𝑢𝑡 deve ser estabilizada por um controlador, que deve garantir
uma variação máxima de 𝑉𝑜𝑢𝑡 na presença das perturbações, que são as variações de carga e
de tensão de entrada 𝑉𝐷𝐶 . Também deve ser garantido que o controlador estabilize 𝑉𝑜𝑢𝑡 no
menor tempo possível sem provocar oscilações. Para o projeto do controlador deve-se
conhecer a função transferência da malha de controle.
A figura 6.1 mostra o esquemático do conversor flyback auto-oscilante de forma
simplificada, considerando apenas os elementos do circuito que influenciam na malha de
controle.
Quando a tensão sobre o pino de referência está abaixo da tensão de referência( 2,5V)
o transistor permanece aberto, e o TL431 está transparente ao circuito. Tão breve a tensão
sobre o pino de referência excede a tensão de referência, o transistor começa a conduzir e a
corrente circula no circuito. A rede resistiva 𝑅𝑢𝑝𝑝𝑒𝑟 e 𝑅𝑙𝑜𝑤𝑒𝑟 detectam a tensão de saída 𝑉𝑜𝑢𝑡
e polarizam o pino de referência do TL431.[2]
Quando a tensão de saída está acima da referência, o TL431 reduz sua tensão de cátodo e
incrementa a corrente de LED. Isso, por sua vez, reduz o set point de realimentação, e o
conversor transmite menor potência.Quando a tensão de saída está abaixo da tensão ajustada,
o TL431 quase permite o cátodo abrir e parar de bombear corrente no LED. Como resultado,
a realimentação permite ao conversor liberar maior potência, assim incrementando a tensão de
saída até o TL431 detectar a tensão ajustada.[2]
VDC TF
Dsec Lf Vout(s)
VDC VOUT
Cout Cf Rout
Lpri Lsec
GND
RLED Rbias
A4N25
Vdd
Czero Rupper
VFB(s) RFB
CFB
FB Rlow er
TL431/TI
GND
40
VFB s R FB (6.3)
=− ∙ 𝐶𝑇𝑅
𝑉𝑜𝑢𝑡 (𝑠) 𝑅𝐿𝐸𝐷
A figura 6.5 mostra o diagrama de blocos do TL431 polarizado, cujo ganho, considerando seu
amplificador operacional ideal, é representado pela equação 6.4.[2]
1 𝑠𝐶𝑧𝑒𝑟𝑜 1 𝑠𝐶𝑧𝑒𝑟𝑜
𝑉𝐾𝐴 = 𝑉𝑅𝐸𝐹 ∙ +1 − ∙ 𝑉𝑜𝑢𝑡
𝑅𝑢𝑝𝑝𝑒𝑟 //𝑅𝑙𝑜𝑤𝑒𝑟 𝑅𝑢𝑝𝑝𝑒𝑟
1 𝑠𝐶𝑧𝑒𝑟𝑜 (6.4)
𝑉𝐾𝐴 = − ∙ 𝑉𝑜𝑢𝑡
𝑅𝑢𝑝𝑝𝑒𝑟
A equação 6.4 mostra que o resistor 𝑅𝑙𝑜𝑤𝑒𝑟 não influencia na função do ganho, mas ajusta
o ponto dc de operação com 𝑅𝑢𝑝𝑝𝑒𝑟 . Então
R FB
𝑉𝐹𝐵 𝑠 = 𝑉𝑜𝑢𝑡 𝑠 − 𝑉𝐾𝐴 (𝑠) ∙ − ∙ 𝐶𝑇𝑅
𝑅𝐿𝐸𝐷
1 𝑠𝐶𝑧𝑒𝑟𝑜 R FB
𝑉𝐹𝐵 𝑠 = 𝑉𝑜𝑢𝑡 𝑠 + ∙ 𝑉𝑜𝑢𝑡 (𝑠) ∙ − ∙ 𝐶𝑇𝑅
𝑅𝑢𝑝𝑝𝑒𝑟 𝑅𝐿𝐸𝐷
R 𝑅𝐹𝐵 𝐶𝑇𝑅
E adicionando o capacitor 𝐶𝐹𝐵 , o ganho 𝐺 = − 𝑅 FB 𝐶𝑇𝑅 torna-se 𝐺 = ,e
𝐿𝐸𝐷 𝑠𝑅𝐹𝐵 𝐶𝐹𝐵 +1 𝑅𝐿𝐸𝐷
a equação acima se transforma na equação 6.5.
1
𝑓𝑝𝑜 =
2𝜋𝑅𝑢𝑝𝑝𝑒𝑟 𝐶𝑧𝑒𝑟𝑜
1
𝑓𝑧 =
2𝜋𝑅𝑢𝑝𝑝𝑒𝑟 𝐶𝑧𝑒𝑟𝑜
1
𝑓𝑝 =
2𝜋𝑅𝐹𝐵 𝐶𝐹𝐵
R FB
𝐺= ∙ 𝐶𝑇𝑅
𝑅𝐿𝐸𝐷
42
𝑠 𝑠 (6.6)
𝑧1 + 1 . 𝑧2 + 1
𝐺 𝑠 = 𝑀𝑑𝑐 .
𝑠 𝑠2 𝑠
𝑝1 + 1 𝜔𝑜 2 + 𝑄𝜔𝑜 + 1
Onde
𝑉𝐷𝐶 90
𝑀𝑑𝑐 = − =− = 27,27
2𝑅𝑠 𝐼𝑜𝑢𝑡 2.0,33.5
1
𝑧1 = = 333𝐾
𝐶𝑜𝑢𝑡 . 𝑅𝑜𝑢𝑡
1
𝑧2 = = 709𝐾
𝐶𝐹 . 𝑅𝐶𝐹
𝐾𝑟
𝑝1 = − = −243
𝐶𝑜𝑢𝑡 + 𝐶𝐹
1
𝜔0 = = 25000 𝑟𝑎𝑑 𝑠
𝐿𝑓
1 1
𝐶𝑜𝑢𝑡 + 𝐶𝑓
𝐼𝑜𝑢𝑡 𝑁
𝐾𝑟 = − = 0.36
𝑁𝑉
𝑉𝐷𝐶 1 + 𝑉 𝑜𝑢𝑡
𝐷𝐶
43
𝐶𝑓 + 𝐶𝑜𝑢𝑡 1
𝑄= 𝐿𝑓 . = 1,61
𝐶𝑓 𝐶𝑜𝑢𝑡 𝐿𝑓
𝑅𝐶𝑜𝑢𝑡 + 𝑅𝐶𝑓 + 𝑅𝐿𝑓 + 𝐾𝑟 𝑅𝐶𝑜𝑢𝑡 𝑅𝐶𝑓 −
𝐶𝑓 + 𝐶𝑜𝑢𝑡
Onde
Substituindo os valores para o pior caso : 𝑉𝐷𝐶 = 90𝑉, 𝐼𝑜𝑢𝑡 = 5𝐴, e simplificando a
equação 6.6 tem-se
Bode Diagram
50
0
Magnitude (dB)
-50
-100
-150
0
-45
-90
Phase (deg)
-135
-180
-225
-270
1 2 3 4 5 6 7 8
10 10 10 10 10 10 10 10
Frequency (rad/sec)
44
Analisando o gráfico de bode acima nota-se que a função transferência é estável para o pior
caso, possui um ganho DC acima de 20dB, uma margem de fase próxima de 90° e uma
frequência de corte de aproximadamente 1,6Khz. Os pontos no gráfico indicam as margens
de ganho e de fase. É aconselhável situar o zero do compensador na frequência do filtro do
conversor, que é 𝜔0 = 25000 𝑟𝑎𝑑 𝑠 .[6] Então, a partir de 6.5, cancela-se o zero
1
𝑓𝑧 =
2𝜋𝑅𝑢𝑝𝑝𝑒𝑟 𝐶𝑧𝑒𝑟𝑜
𝐶𝑧𝑒𝑟𝑜 = 100𝑛𝐹 e
𝑅𝑢𝑝𝑝𝑒𝑟 = 4𝑘7
1
𝑓𝑝 =
2𝜋𝑅𝐹𝐵 𝐶𝐹𝐵
1
𝜔𝑝 = > 4𝜔0 = 100000 𝑟𝑎𝑑 𝑠
𝑅𝐹𝐵 𝐶𝐹𝐵
Onde escolheu-se
𝐶𝐹𝐵 = 10𝑛𝐹 e
𝑅𝐹𝐵 = 100Ω
Para regular a tensão de saída 𝑉𝑜𝑢𝑡 , a soma da tensão 𝑉𝐹𝐵 (proveniente do opto-
acoplador) com a tensão proporcional a corrente de rampa do primário (proveniente do
resistor 𝑅𝑠 ) deve estar limitada numa correta faixa de tensões mínima e máxima. Assim se
45
garantirá uma boa regulação da fonte conforme as variações de carga e de tensão de entrada.
A figura 6.1 mostra a tensão 𝑉𝐹𝐵 e o resistor 𝑅𝑠 .
A tensão 𝑉𝐹𝐵 é inversamente proporcional à carga, ou seja, terá valor máximo quando a
carga for mínima e terá valor mínimo quando a carga máxima. A simulação abaixo mostra
essa relação, onde é variado a tensão de saída 𝑉𝑜𝑢𝑡 de 4,9 a 5,1 V com uma regulação DC de
5 V do TL431.
2.5
2
VFB / V
1.5
0.5
Vout/V 20mV/div
Figura 6.7 : forma de onda da tensão em VFB variando 𝑽𝒐𝒖𝒕 de 4,9V a 5,1V
Analisando-se as figuras 6.8 e 6.9, nota-se duas restrições básicas que devem ser
satisfeitas para a correta operação do conversor :
a) A tensão VFBmax deve ser menor que 0.7V para que na situação de carga mínima
ocorra o período de condução 𝑇𝑜𝑛 .
b) A tensão VFBmin somada com a tensão em forma de rampa do primário deve ser
maior que 0.7V para que na situação de carga máxima ocorra o período de
condução 𝑇𝑜𝑓𝑓 .
7) PROJETO
Dsec Lf
VDC TF
Vout
Rsn Csn VOUT
CDC Cout Cf Rout
Lpri Lsec
Dsn
C1
VAC GND
RLED Rbias
IRFBC30 A4N25
R3 R5
Lfd
D1
R2 R1 Czero Rupper
R4 Q1
Q3 Rs D2
BC327
RFB
Q2 Cp
BC337 TL431 Rlower
CFB
GND
É típico selecionar o capacitor de retificação 𝐶𝐷𝐶 entre 2-3uF por watt de potência de entrada
para a faixa de entrada universal (85-265Vrms). [4] A fonte é projetada para uma potência de
25W de saída, porém considerando um rendimento de 75%, a potência de entrada será de
33.33W, que multiplicando por 2 encontra-se 66.66uF. Então escolhe-se um capacitor de
68uF de 400V. A forma de onda da tensão no capacitor 𝐶𝐷𝐶 é mostrada na figura 7.1.
48
Com o capacitor escolhido, a mínima tensão no capacitor 𝐶𝐷𝐶 é deduzida da seguinte forma :
2
𝑃𝑖𝑛 ∙ 𝑇𝑟𝑒𝑑𝑒 ∙ 1 − 𝐷𝐶𝑐𝑎𝑟𝑔𝑎 = 𝐶𝐷𝐶 ∙ 2 ∙ 𝑉𝑟𝑒𝑑𝑒𝑚𝑖𝑛 − 𝑉𝐷𝐶𝑚𝑖𝑛 2
𝑃 𝑖𝑛 ∙ 1−𝐷𝐶
𝑉𝐷𝐶𝑚𝑖𝑛 = 2 ∙ 𝑉𝑟𝑒𝑑𝑒𝑚𝑖𝑛 2 − (7.1)
𝐶𝐷𝐶 ∙𝑓 𝑟𝑒𝑑𝑒
2
33.33𝑊 ∙ 0.8
𝑉𝐷𝐶𝑚𝑖𝑛 = 2 ∙ 85𝑉 − ≅ 89𝑉
68𝑢𝐹 ∙ 60𝐻𝑧
Onde
𝑇
𝐷𝐶𝑐𝑎𝑟𝑔𝑎 = 𝑇 𝑟𝑖𝑠𝑒 (7.2)
𝑟𝑒𝑑𝑒
𝑁𝑝𝑟𝑖
𝑉𝑅𝑜𝑢𝑡 = ∙ 𝑉𝑜𝑢𝑡 + 𝑉𝐹
𝑁𝑠𝑒𝑐
49
𝑁𝑝𝑟𝑖
Onde 𝑉𝑅𝑜𝑢𝑡 é a tensão de saída refletida no primário e é a relação de espiras entre
𝑁𝑠𝑒𝑐
primário e secundário. Também foi considerado agora a queda de tensão direta 𝑉𝐹 no diodo
retificador do secundário. A tensão no transistor 𝑉𝐷𝑆 será máxima quando a tensão de entrada
𝑉𝐷𝐶 for máxima. Portanto,
𝑁𝑝𝑟𝑖
𝑉𝐷𝑆 𝑚𝑎𝑥 = 𝑉𝐷𝐶 𝑚𝑎𝑥 + ∙ 𝑉𝑜𝑢𝑡 + 𝑉𝐹
𝑁𝑠𝑒𝑐
𝑁
Para 𝑁𝑝𝑟𝑖 = 10
𝑠𝑒𝑐
𝑁𝑝𝑟𝑖
𝑉𝐷𝑆 𝑚𝑎𝑥 = 375 + ∙ 5𝑉 + 1𝑉 = 375 + 60 = 435𝑉
𝑁𝑠𝑒𝑐
2 ∙ 𝑃𝑜𝑢𝑡 ∙ 1 𝜂
𝐼𝑝𝑖𝑐𝑜 =
𝑉𝐷𝐶 𝑚𝑖𝑛 ∙ 𝐷
𝑇
Onde 𝐷 = 𝑜𝑛 é o duty cycle, que para garantir a condução descontínua, costuma ter valor
𝑇
máximo de 0.5. Será utilizado um duty cycle de 0.4. Então,
2 ∙ 25 ∙ 1 0.75
𝐼𝑝𝑖𝑐𝑜 = = 1.85𝐴
90 ∙ 0.4
Será utilizado o MOSFET IRFBC30 de canal N, que suporta uma tensão 𝑉𝐺𝑆 de 600 V
e uma corrente de dreno 𝐼𝐷 de 3.6A.
𝑁𝑝𝑟𝑖
𝑉𝑜𝑢𝑡 + 𝑉𝐹 ∙ 𝑁 ∙
𝑠𝑒𝑐
𝐷𝑚𝑎𝑥 =
𝑁𝑝𝑟𝑖
𝑉𝐷𝐶 𝑚𝑖𝑛 + 𝑉𝑜𝑢𝑡 + 𝑉𝐹 ∙ 𝑁
𝑠𝑒𝑐
5𝑉 + 1𝑉 ∙ 10 ∙
𝐷𝑚𝑎𝑥 = = 0.4
90 + 5 + 1 ∙ 10
50
𝑉𝐷𝐶 𝑚𝑖𝑛 ∙ 𝑇𝑜𝑛 𝑚𝑎𝑥 2 𝑉𝐷𝐶 𝑚𝑖𝑛2 ∙ 𝐷𝑚𝑎𝑥𝑇 2 𝑉𝐷𝐶 𝑚𝑖𝑛2 ∙ 𝐷𝑚𝑎𝑥 2
𝐿𝑝𝑟𝑖 = = =
2 𝜂 ∙ 𝑇 ∙ 𝑃𝑜𝑢𝑡 𝑚𝑎𝑥 2 𝜂 ∙ 𝑇 ∙ 𝑃𝑜𝑢𝑡 𝑚𝑎𝑥 2 𝜂 ∙ 𝑃𝑜𝑢𝑡 𝑚𝑎𝑥 ∙ 𝑓𝑚𝑖𝑛
902 ∙ 0.42
𝐿𝑝𝑟𝑖 = = 560𝑢𝐻
2 0.75 ∙ 25 ∙ 35𝐾𝑧
Então pode ser escolhido o núcleo E 30/14 da Thornton, que tem 𝐴𝑒 𝐴𝑤 = 1,02𝑐𝑚4 , com
𝐴𝑒 = 1,2𝑐𝑚2 e 𝐴𝑤 = 0.85𝑐𝑚2 .
O entreferro do transformador é
𝐵𝛿 1,8.10 3 .0,046
𝑁𝑝𝑟𝑖 = 0,4𝜋 𝐼 = = 36 espiras
𝑝𝑖𝑐𝑜 0,4𝜋.1,85
𝑉𝑜𝑢𝑡 +𝑉𝐹 1−𝐷𝑚𝑎𝑥 5+1 1−0.4
𝑁𝑠𝑒𝑐 = 𝑁𝑝𝑟𝑖 . . = 36. . = 4 espiras
𝑉 𝐷𝐶 𝑚𝑖𝑛 𝐷𝑚𝑎𝑥 90 0.4
2. 𝐼𝑜𝑢𝑡 10
𝐼𝑠𝑒𝑐 𝑝𝑖𝑐𝑜 = = = 16.66𝐴
1 − 𝐷𝑚𝑎𝑥 1 − 0.4
Será escolhida uma corrente máxima 𝐼𝐾𝐴 𝑚𝑎𝑥 = 𝐼𝐿𝐸𝐷 𝑚𝑎𝑥 de 30mA e uma corrente mínima
𝐼𝐾𝐴 𝑚𝑖𝑛 = 𝐼𝐿𝐸𝐷 𝑚𝑖𝑛 = 1𝑚𝐴, que, através do datasheet do opto-acoplador 4N25, tem CTR =
0.2 e CTR =1.1 respectivamente.
A partir da restrição „a‟ da seção 6.1 tem-se :
0.7𝑉
𝑅𝐹𝐵 + 𝑅𝑠 < < 117Ω
6𝑚𝐴
Foi escolhido RFB = 100Ω. A escolha do resistor 𝑅𝑠 é limitada pela sua máxima
potência de dissipação, sendo escolhida a resistência mais baixa possível. Escolheu-se 3
resistores em paralelo de 1Ω de 0.5W, equivalente a 𝑅𝑠 = 0,33 Ω.
A restrição „b‟ da seção 6.1 também foi satisfeita e é mostrada abaixo
Onde 𝑖𝐿𝐸𝐷 𝑚𝑖𝑛 = 5𝑚𝐴 com 𝐶𝑇𝑅 ≅ 1.1(ver datasheet do 4N25) . Então
8) RESULTADOS EXPERIMENTAIS
Figura 8.1 : forma de onda da tensão 𝑽𝑫𝑺 para 𝑽𝑫𝑪 = 𝟐. 𝟏𝟐𝟕𝑽 e 𝑹𝒐𝒖𝒕 = 𝟐𝟕Ω
Figura 8.2 : forma de onda da corrente no primário para 𝑽𝑫𝑪 = 𝟐. 𝟏𝟐𝟕𝑽 e 𝑹𝒐𝒖𝒕 = 𝟐𝟕Ω
53
Figura 8.3 : forma de onda da tensão 𝑽𝑫𝑺 em cima e da tensão no secundário em baixo
para 𝑽𝑫𝑪 = 𝟐. 𝟏𝟐𝟕𝑽 e 𝑹𝒐𝒖𝒕 = 𝟐𝟕Ω
Figura 8.4 : forma de onda da tensão 𝑽𝑫𝑺 em baixo e da tensão no secundário em cima
para 𝑽𝑫𝑪 = 𝟐. 𝟏𝟐𝟕𝑽 e 𝑹𝒐𝒖𝒕 = 𝟐Ω
Figura 8.5 : forma de onda da corrente no primário para 𝑽𝑫𝑪 = 𝟐. 𝟏𝟐𝟕𝑽 e 𝑹𝒐𝒖𝒕 = 𝟐Ω
54
Figura 8.6 : formas de onda da corrente no primário e da tensão 𝑽𝑫𝑺 para 𝑽𝑫𝑪 =
𝟐. 𝟏𝟐𝟕𝑽 e 𝑹𝒐𝒖𝒕 = 𝟐Ω
Figura 8.7 : formas de onda da corrente no primário e da tensão 𝑽𝑫𝑺 para 𝑽𝑫𝑪 =
𝟐. 𝟐𝟐𝟎𝑽 e 𝑹𝒐𝒖𝒕 = 𝟐𝟕Ω
Como visto teoricamente, o maior Duty cycle deve ocorrer na menor tensão de entrada
𝑉𝐷𝐶 e na maior carga. A figuras 8.4, 8.5 e 8.6 são as que se encontram nesta situação para os
testes feitos (𝑉𝐷𝐶 ≅ 2. 127𝑉 ≅ 179𝑉 e 𝑅𝑜𝑢𝑡 = 2Ω), possuindo o maior período de condução
𝑇𝑜𝑛 ≅ 2,5𝑢𝑠 e a menor frequência de chaveamento ( 𝑓𝑠 = 100𝐾𝑧).
Também foi comprovado experimentalmente que, para carga constante e elevação da tensão
de entrada 𝑉𝐷𝐶 , tem-se diminuição do período de condução 𝑇𝑜𝑛 . Para a carga 𝑅𝑜𝑢𝑡 = 27Ω, o
período de condução para 𝑉𝐷𝐶 = 127. 2 é igual a 𝑇𝑜𝑛 ≅ 2𝑢𝑠 e para 𝑉𝐷𝐶 = 220. 2 tem-se
𝑇𝑜𝑛 ≅ 1𝑢𝑠. Essa diminuição do período de condução ocorre porque com o aumento da tensão
de entrada 𝑉𝐷𝐶 eleva-se a inclinação da corrente em forma de rampa, como visto na figura 5.1.
Foi verificado também que as formas de onda experimentais estão de acordo com as
mostradas no capítulo 3.
56
9) CONCLUSÕES
REFERÊNCIAS BIBLIOGRÁFICAS :
[1] Practical Switching Power Supply Design (Motorola Series in Solid State Electronics)
: Marty Brown, Academic Press; 1 edition (April 11, 1990)
[2] Switch-Mode Power Supplies Spice Simulations and Practical Design : Christophe Basso,
McGraw-Hill Professional; 1 edition (January 14, 2008)
[3] Switching Power Supply Design, 3rd Ed.:Abraham Pressman, Keith Billings, Taylor
Morey, McGraw-Hill Professional; 3 edition (March 26, 2009)
[4] Application Note AN4137 : Design Guidelines for Off-line Flyback Converters Using
Fairchild Power Switch (FPS)
[5] Analysis and Design of Self-Oscillating Flyback Converter : Brian T. Irving and Milan M.
Jovanović, Delta Products Corporation, Power Electronics Laboratory
[6] Projetos de Fontes Chaveadas : Ivo Barbi, Edição do autor, segunda edição
[7] United States Patent Application Publication : Yin, Pub.No.: US 2011/00226278 A1,
Pub. Date: Feb. 3, 2011