Escolar Documentos
Profissional Documentos
Cultura Documentos
Quadro de Alarmes
STD-7180
Código : 101.402.0302.TEM
Revisão: 00
Data: 21/12/2005
Arquivo: SRA_STD.doc
Este documento é propriedade da STD - Sistemas Técnicos Digitais S.A. Seu conteúdo tem caráter
exclusivamente informativo, cabendo à mesma o direito de promover quaisquer alterações que julgar
necessárias em seu conteúdo, sem aviso prévio.
Tel: 55 61 3386-4440
Fax: 55 61 3386-4612
E mail info@std.com.br
ÍNDICE
1. INFORMAÇÕES GERAIS........................................................................................................7
1.1 INTRODUÇÃO......................................................................................................................7
1.2 TERMINOLOGIA...................................................................................................................7
1.3 COMPATIBILIDADE ELETROMAGNÉTICA..................................................................................9
1.4 ALIMENTAÇÃO.....................................................................................................................10
1.4.1 Tolerância da tensão de alimentação...................................................................................10
1.4.2 IEC1000-4-29 - Queda e Interrupção de Tensão...................................................................10
1.4.3 Taxa de Ondulação da Tensão de Alimentação CC.................................................................10
1.5 RIGIDEZ DIELÉTRICA (ISOLAÇÃO).........................................................................................10
1.6 CONDIÇÕES CLIMÁTICAS, TRANSPORTE E ARMAZENAMENTO....................................................11
2. COMPONENTES DO QUADRO DE ALARMES..............................................................................17
2.1 Introdução..........................................................................................................................17
2.2 Relação dos Componentes do Quadro de Alarmes STD-7180......................................................17
2.2.1 Sub-Bastidor....................................................................................................................17
2.2.2 Painel de Apresentação de Alarmes e Sequenciamento de Eventos..........................................17
2.2.3 Cartões...........................................................................................................................17
2.2.4 Módulos de Interface, Borneira e Relés................................................................................17
2.2.5 Módulos Fonte de Alimentação............................................................................................18
2.2.6 Módulos de Proteção.........................................................................................................18
2.2.7 Módulos Especiais.............................................................................................................18
2.2.8 Componentes de Proteção de Sobrecorrente.........................................................................18
2.3 CARTÕES PADRÃO STD-BUS (IEEE-961).................................................................................19
2.3.1 Cartões de Entrada/Saída..................................................................................................21
2.3.2 Cartão de CPU..................................................................................................................21
2.3.3 Cartões Decodificadores.....................................................................................................22
2.4 Módulos Conversores para Fibra Ótica....................................................................................22
2.5 Módulo Fonte de Alimentação Principal...................................................................................24
2.6 SUB-BASTIDOR...................................................................................................................24
3. FUNCIONALIDADES DO QUADRO DE ALARMES........................................................................29
3.1. Estrutura de Comunicação.................................................................................................29
3.2 Pontos Virtuais....................................................................................................................29
3.3 Canal de Manutenção em Interface Serial...............................................................................29
3.4 Entradas Digitais.................................................................................................................29
3.5 SINCRONISMO....................................................................................................................30
3.5.1 Formato TIME T de Informação de Data/Hora......................................................................30
3.5.2 Protocolo IRIG-B de transmissão de informação de data/hora.................................................30
3.5.3 Receptor GPS...................................................................................................................31
3.5.4 Decodificador do sinal IRIG-B.............................................................................................32
3.6 INDICAÇÃO DE ESTADO DIGITAL...........................................................................................32
3.6.1 Indicação de Estado Digital Simples....................................................................................32
3.6.2 Indicação de Estado Digital Duplo.......................................................................................32
3.6.3 Geração de Eventos de Mudanças nas Entradas Digitais.........................................................34
3.6.4 Filtro anti-bouncing...........................................................................................................35
3.6.5 Filtro anti-avalanche.........................................................................................................35
4. DEFINIÇÕES DO ARQUIVO DE CONFIGURAÇÃO DA CPU 386A....................................................38
4.1 INTRODUÇÃO......................................................................................................................38
4.2 Listagem das Seções............................................................................................................38
4.3 Estrutura do Arquivo de Configuração.....................................................................................38
4.4 SEÇÃO [canal].....................................................................................................................39
4.4.1 Parâmetros da Interface Serial Assíncrona...........................................................................39
4.4.2 Parâmetros para Operação Half-Duplex...............................................................................39
4.4.3 Configuração do Hardware.................................................................................................40
4.4.5 Protocolos (parâmetro tipo)................................................................................................40
4.5 SEÇÃO [local]......................................................................................................................40
4.5.1 Definição dos Números de Pontos de Entradas Digitais...........................................................41
4.5.2 Definição do Tipo de Cartões e Módulos Utilizados.................................................................41
4.5.3 Parâmetros do Protocolo ML7800........................................................................................41
4.5.4 Parâmetros do Protocolo IEC60870-5-101............................................................................41
4.6 SEÇÕES [iec_eds] e [iec_edd]...............................................................................................42
4.6.1 Parâmetro <end>.............................................................................................................42
4.6.2 Parâmetro <pto>.............................................................................................................42
4.6.3 Parâmetro <tmp>............................................................................................................43
4.6.4 Parâmetro <grupo>..........................................................................................................43
4.6.5 Exemplo de Seção [iec_eds] – Entradas Digitais Simples........................................................43
4.6.6 Exemplo de Seção [iec_edd] – Entradas Digitais Duplas.........................................................44
4.7 COMPILAÇÃO DOS ARQUIVOS DE CONFIGURAÇÃO...................................................................44
SEÇÃO 1
INFORMAÇÕES GERAIS
1. INFORMAÇÕES GERAIS
1.1 INTRODUÇÃO
O Quadro de Alarmes STD-7180, faz parte do sistema de telesupervisão e controle
destinada à estações de energia elétrica e usinas geradoras com a finalidade de efetuar
as seguintes funções:
1.2 TERMINOLOGIA
Cartão – Um cartão é uma placa de circuito impresso montada com os componentes. A
placa possui um conector borda para inserção em um conector;
Placa Mãe – (motherboard) placa de circuito impresso que possui os conectores onde
são inseridos os cartões STD-BUS. A placa mãe é montada no fundo do sub-bastidor.
Placa Mezanino – placa que deve ser instalada sobre outra utilizando um conector
próprio na placa principal. O cartão de CPU STD-386A pode receber uma placa mezanino
para aumentar o número de interfaces seriais assíncronas;
Slot – Local onde é inserido um cartão. Cada slot possui trilhos superiores e inferiores
que servem como guias durante a inserção/retirada e também como suporte. Cada slot
possui um conector onde é inserido o cartão.
1.4 ALIMENTAÇÃO
Nível 1:
- U=100% para t = 50ms em 125VCC;
- U=100% para t = 14ms em 48VCC.
VW3 2,5kV 60Hz por 1 minuto entradas digitais, entradas analógicas e saídas digitais
VW3 3,5kVCC por 1 minuto fontes de alimentação com entrada em 125VCC
VW2 1,5kVCC por 1 minuto fontes de alimentação com entrada em 48VCC
Ensaio Climático
Norma: IEC60028-2-1
Temperatura do Ensaio: -5 3 C
Duração 72 Horas
Ensaio Climático
Norma: IEC60028-2-2
Temperatura do Ensaio: +55 2 C
Duração 72 Horas
Ensaio Climático
Norma: IEC60028-2-14 método 2
Procedimento
1. Temperatura inicial de +22C
2. Rampa negativa de +22C para -5C em 30 minutos
3. Temperatura de -5C durante 3 horas
4. Rampa positiva de -5C para +55C durante 3 horas
5. Rampa negativa de +55C para +22C em 30 minutos
6. Ciclo repetido por 02 vezes
SEÇÃO 2
COMPONENTES DO
QUADRO DE ALARMES
2.1 Introdução
O painel de alarmes e display de SOE deverá ser instalado na parte frontal dos paineis
da subestação para fácil visualização por parte do operador.
2.2.1 Sub-Bastidor
Sub-Bastidor IEEE-961 para 8 slots STD-7180
2.2.3 Cartões
Cartão CPU Intel 386EXTC 33MHz STD-386A;
Cartão Decodificador de Sinal de Sincronismo IRIG-B STD-IRG1;
Cartão Receptor GPS e Gerador de Sinal IRIG-B STD-GPS1;
Cartão 32 Entradas Digitais Isoladas STD-32ED5.
O padrão STD-BUS foi aprovado como barramento industrial pelo IEEE (IEEE-961) sendo
largamente utilizado em equipamentos industriais, militares e de telessupervisão devido
a sua robustez, tamanho compacto e alta qualidade.
Este padrão é aberto, não estando sujeito a patentes ou royalties, sendo utilizado em
mais de 500.000 sistemas instalados atualmente. A STD projeta e fabrica cartões STD-
BUS desde 1983.
A figura 2.1 mostra um cartão padrão STD-BUS de entrada/saída onde pode-se observar
no lado esquerdo o conector borda de 56 pinos destinado aos sinais do barramento. Este
conector fornece alimentação juntamente com as conexões necessárias para o acesso
de escrita/leitura realizado pelo cartão de CPU do sub-bastidor.
À direita estão os conectores destinados aos sinais específicos do cartão. O por exemplo,
no cartão de entradas digitais o conector recebe os sinais por um conector DB37.
em campo.
Todos os cartões padrão STD-BUS fabricados pela STD utilizam tecnologia CMOS,
possuindo baixo consumo de energia, e consequentemente permitindo ao equipamento
operar em uma faixa estendida de temperatura sem a necessidade de ventilação
forçada.
Originalmente o STD-BUS foi concebido para qualquer tipo de processador, mas derivou
para o uso exclusivo de plataforma com processadores Intel da família x86. Isto
permitiu uma fácil e rápida evolução do software para cartões de CPU mais modernos.
Desta forma, pode-se atualizar uma UTR mesmo mantendo versões anteriores do
software que não incorporaram ainda novas funções das versões mais recentes e
também mantendo os módulos de interface já instalados.
Denomina um tipo de cartão que possui processador próprio para leitura de sinais
especiais tal como o sinal de sincronismo de tempo IRIG-B ou o sinal de rádio
proveniente dos satélites do sistema GPS. Os cartões decodificadores fabricados pela
STD são apresentados a seguir:
A STD fabrica dois modelos de conversores para fibra ótica multimodo. O conversor
STD-485F1 converte de interface elétrica padrão RS485 para fibra ótica multimodo
820nm. O STD-232F1 é um conversor duplo que converte de interface elétrica padrão
2.6 SUB-BASTIDOR
SEÇÃO 3
FUNCIONALIDADES
Todos os canais RS232 podem ser disponibilizados em fibra ótica caso seja necessário,
bastando para isso instalar um ou mais conversores STD-232FO. Os canais RS485
também podem ser transformados para fibra ótica em aplicações multiponto utilizando-
se o conversor STD-485FO.
As entradas digitais podem trabalhar entradas em tensão CC nas faixas de 12, 24, 48 e
125VCC ou diretamente com contatos secos. Caso seja utilizada a opção de entrada em
contato seco, a tensão para molhar contatos é fornecida por uma fonte de alimentação
própria ou pelo próprio serviço auxiliar da SE após passar por um módulo condicionador
e de proteção contra surtos de tensão e sobrecorrente.
Todas as entradas digitais possuem duplo estágio de filtro passa baixa, onde o primeiro
estágio está no módulo de interface e o segundo estágio está no cartão STD-BUS.
Um multiplexador de 32 canais;
Um estágio de proteção contra surtos para cada canal;
Um filtro passa-baixas para cada canal;
3.5 SINCRONISMO
O IRIG-B definido pela norma 200-95 define um quadro (frame) de dados com 100 bits,
sendo que estes bits podem ter 3 valores diferentes. O sinal IRIG-B utilizado pela UTR
STD obedece à norma IEEE 1344, que inclui a informação do ano e qualidade do sinal.
Fisicamente o sinal IRIG pode ser transmitido de duas formas diferentes: uma conhecida
por DC, onde os pulsos são enviados em pulsos de 0 a 5 volts e outra, mais complexa,
onde o sinal é modulado sobre um a portadora.
Modo DC (5V);
Para uso do modo ótico deve-se instalar um conversor de RS485 para fibra ótica STD-
485FO na saída do receptor GPS e na entrada do cartão decodificador IRIG-B.
Gera o sinal IRIG-B para sincronizar outros sub-bastidores e demais dispositivos tais
como relés de proteção;
O estado dos pontos digitais simples (SPI: Estado do Sinal Digital Simples) é
armazenado em um byte no formato mostrado a seguir:
IV NT SB BL 0 0 0 SPI
O estado dos pontos digitais duplos (DPI: Estado do Sinal Digital Duplo) é armazenado
em um byte no formato mostrado a seguir:
IV NT SB BL 0 0 DPI
Sinal inválido: o bit IV se ativa (nível 1) quando o sinal não adquire a forma
correta, isto é, quando uma falha é produzida nos cartões de entradas digitais do
sub-bastidor escravo, ou quando a comunicação com o(s) sub-bastidor(es)
escravo falha ou quando há falha de comunicação com IED´s de onde provenham
informações de entradas digitais.
IV
Este bit indica que o valor não está correto e não deve ser utilizado. É desativado
quando a falha é recuperada, quando há recuperação do cartão de entradas
digitais ou há recuperação da comunicação com os sub-bastidores escravos ou
com os IED´s.
Sinal não atualizado: o bit NT se ativa (nível 1) quando o sinal não está
atualizado, se não houve atualização em seu valor na última amostragem ou em
NT um período determinado de tempo.
Este bit pode ser forçado pelo operador localmente na estação controlada, ou
BL ativado automaticamente quando a estação controlada detecta um número
excessivo de mudanças ocorridas no sinal durante um tempo estabelecido
(recurso anti-avalanche de eventos ou anti-chattering).
O software da UTR faz a datação do evento utilizando uma etiqueta de tempo completa.
Esta etiqueta de tempo possui o mesmo formato da etiqueta completa cp56 de 7 bytes
dos protocolos IEC60870-5-101 e IEC60870-5-104.
Byte Bit
8 7 6 5 4 3 2 1
1 milisegundos (byte menos significativo)
2 milisegundos (byte mais significativo)
3 IV RES1 Minutos (00 a 59)
4 SU RES2 Hora (00 a 23)
5 Dia da Semana (01 a 07) Dia do Mês (01 a 31)
6 RES3 Mês (01 a 12)
7 RES4 Ano (00 a 99)
O atributo IV, quando ativo, indica que a informação de data/hora é inválida. Isto é
causado quando o dispositivo de sincronismo da UTR não está funcionando ou quando a
UTR não possui dispositivo de sincronização e ainda não recebeu uma mensagem de
acerto de relógio/calendário.
1 2 3 4 5 6 7
Segunda Terça Quarta Quinta Sexta Sábado Domingo
O software de leitura das entradas digitais possui filtro de “debounce” com tempo
ajustável entre 4 e 255 ms. Este filtro tem por finalidade a rejeição de oscilação de
contatos, sinais de alta frequência e demais transientes que possam causar geração de
eventos espúrios. Utiliza-se como valor default o período de debounce de 5ms.
O software de leitura das entradas digitais possui proteção contra mudanças excessivas
de estado em um curto período de tempo. Utiliza-se como janela de contagem de
eventos o período de 1 segundo, sendo o número de eventos máximo permitido durante
o período de tempo da janela ajustável entre 0 e 255.
SEÇÃO 4
DEFINIÇÕES
DO
ARQUIVO DE CONFIGURAÇÃO
DA CPU STD-UP104A
5.1 INTRODUÇÃO
O arquivo é dividido em SEÇÕES. O nome de cada seção deve ser escrito em letras
minúsculas e deve estar entre colchetes. A tabela a seguir apresenta o nome das seções
e a sua função:
Seção Função
O conjunto de parâmetros para cada canal devem estar em uma linha do arquivo texto
iniciada com a identificação do canal (COM1 a COM4).
O sinal RTS deverá ser utilizado para ativar o PTT (Push To Talk) do transceptor. Após a
ativação do sinal RTS e do PTT, deve-se esperar que o transmissor envie a portadora do
sinal de rádio ao receptor e o sinal passe pelos circuitos de demodulação. Isto é feito
para que os dados possam ser transmitidos e recebidos corretamente.
O parâmetro tout corresponde ao tempo que um canal mestre espera entre o envio de
uma mensagem e o recebimento da resposta do dispositivo requisitado. Pode-se
configurar este parâmetro com valores de 0 a 5000ms.
cpu ML7800 escravo (comunicação com centro ou IHM com protocolo Microlab ML7800)
utr ML7800 mestre (comunicação com IED´s ou sub-bastidores com Microlab ML7800)
lcd Protocolo para comunicação com o painel LCD (leitura do touchpad)
A seção [local] define o endereço, número de pontos, tipo dos cartões utilizados no
sub-bastidor e funções auxiliares.
O parâmetro end define o endereço da CPU. Este endereço é utilizado nos protocolos
ML7800 e RP570, estando na faixa de 1 a 255.
Os parâmetros tan, ted e tsd definem o tipo dos cartões de entradas analógicas,
entradas digitais e saídas digitais que podem ser instalados em um sub-bastidor de UTR
STD-7140. As tabelas a seguir mostram os códigos e os tipos de cartões que podem ser
utilizados:
O parâmetro cmd define o tempo de comando para as saídas digitais. Este parâmetro
define o tempo default. Caso seja definido um valor de tempo diferente nas seções
[iec_sds] ou [iec_sdd] este último será efetivamente utilizado.
Por uma questão de segurança, todas as saídas digitais comandadas por software são
do tipo monoestável, onde uma saída de cada vez permanece ativa durante o tempo
determinado. Caso sejam necessárias saídas biestáveis, devem ser utilizados módulos
de relés com retenção magnética (STD-RM04P). Neste caso, cada saída biestável utiliza
duas saídas digitais monoestáveis para chavear entre os dois estados da saída biestável.
O parâmetro ano define o ano base para as etiquetas de tempo dos registros de
sequenciamento de eventos fornecidos através do protocolo ML7800. Isto é feito porque
estas etiquetas de tempo possuem o registro do ano com quatro bits, permitindo os
valores de 0 a 15.
A seção [utr] informa para a CPU Mestre a existência e os números de pontos de IED´s
com protocolo ML7800.
Esta seção define a quantidade de IED´s, o canal por onde está sendo feita a
comunicação, o endereço e os números de pontos de entradas digitais, entradas
analógicas e saídas digitais de cada sub-bastidor.
A seção [canal] deverá definir o canal de comunicação utilizado para comunicação com
os IED´s como sendo tipo utr.
SEÇÃO 4
DEFINIÇÕES
DO
ARQUIVO DE CONFIGURAÇÃO
DA CPU STD-386A
4.1 INTRODUÇÃO
O arquivo é dividido em SEÇÕES. O nome de cada seção deve ser escrito em letras
minúsculas e deve estar entre colchetes. A tabela a seguir apresenta o nome das seções
e a sua função:
Seção Função
O conjunto de parâmetros para cada canal devem estar em uma linha do arquivo texto
iniciada com a identificação do canal (COM2 a COM6).
O sinal RTS deverá ser utilizado para ativar o PTT (Push To Talk) do transceptor. Após a
ativação do sinal RTS e do PTT, deve-se esperar que o transmissor envie a portadora do
sinal de rádio ao receptor e o sinal passe pelos circuitos de demodulação. Isto é feito
para que os dados possam ser transmitidos e recebidos corretamente.
cpu ML7800 escravo (comunicação com centro ou IHM com protocolo Microlab ML7800)
iec IEC60870-5-101 escravo (comunicação com centro ou IHM em IEC60870-5-101)
570 RP570 escravo (comunicação com centro ou IHM com protocolo RP570)
A seção [local] define o endereço, número de pontos, tipo dos cartões utilizados no
sub-bastidor e funções auxiliares.
O parâmetro end define o endereço da CPU. Este endereço é utilizado nos protocolos
ML7800 e RP570, estando na faixa de 1 a 255.
O parâmetro ned define o número de grupos de entradas digitais, onde cada grupo
possui oito entradas digitais. Em um sub-bastidor de 8 slots pode-se ter um número
máximo de 16 grupos de entradas digitais (128 pontos).
O parâmetro ano define o ano base para as etiquetas de tempo dos registros de
sequenciamento de eventos fornecidos através do protocolo ML7800. Isto é feito porque
estas etiquetas de tempo possuem o registro do ano com quatro bits, permitindo os
valores de 0 a 15.
O parâmetro c56 define o tipo de etiqueta de tempo utilizada para envio de eventos de
mudança digital no protocolo IEC60870-5-101. O parâmetro c56 = 0 define o envio de
etiqueta de tempo relativa do tipo CP24. O parâmetro c56 = 1 define o envio de
etiqueta de tempo completa do tipo CP56. O formato destas etiquetas de tempo está no
Manual de Operação.
A seção [iec_eds] deve ser utilizada apenas para os objetos de informação de estado
digital simples. Neste caso, cada objeto de informação corresponde a um ponto de
entrada digital.
A seção [iec_edd] deve ser utilizada apenas para os objetos de informação de estado
digital duplo. Neste caso, cada objeto de informação corresponde a dois pontos de
entradas digitais.
Cada linha das seções [iec_eds] e [iec_edd] possuem quatro parâmetros que são:
<end>, <pto>, <tmp>, <grp>. Os parâmetros devem estar nesta sequência sendo
separados por espaços.
O valor deste parâmetro deve estar na faixa 1 a 65535. Quando se utiliza o protocolo
IEC60870-5-101 normalmente são utilizadas as faixas de endereço apresentadas na
tabela 2.1 (estados digitais simples iniciam no endereço 15000 e estados digitais duplos
iniciam no endereço 25000).
Estes pontos são alocados na memória do cartão de CPU de acordo com a ordem de
declaração dos dispositivos no arquivo de configuração.
Este parâmetro define o tempo máximo para que uma entrada dupla atinja o valor final
válido.
As entradas digitais duplas possuem dois estados válidos (01 e 10), um estado de
transição (00) e um estado inválido (11). Este parâmetro especifica o tempo máximo de
espera da transição de um estado válido para o outro estado válido (01 para 10 ou 10
para 01) sem informar a passagem para o estado de transição;
Caso as entradas não atinjam o valor válido neste tempo, a UTR informa a passagem
dos pontos para o estado de transição (10 para 00 ou 01 para 00);
O parâmetro <grupo> define o número do grupo onde o estado atual deste objeto será
inserido.
O grupo contendo os estados digitais pode ser lido a qualquer momento a pedido do
Centro de Operação nas mensagens de interrogação geral;
O exemplo a seguir mostra uma seção [iec_eds] onde são definidos doze objetos de
informação de indicação digital simples com endereços de 15000 a 15011 destinados
para um COS/IHM utilizando protocolo IEC60870-5-101. Os endereços dos pontos
seguem o padrão normal iniciando com endereço zero até 11 correspondendo a um
cartão STD-16MIX. O parâmetro tmp deve ser igual a zero neste caso.
O exemplo a seguir mostra uma seção [iec_edd] onde são definidos seis objetos de
informação de indicação digital dupla com endereços de 25000 a 25005 destinados para
um COS/IHM utilizando protocolo IEC60870-5-101.
Os endereços dos pontos seguem o padrão normal iniciando com endereço zero
correspondendo a um cartão STD-16MIX. Os pontos declarados são sempre pares, onde
o próximo ponto também pertence ao objeto.
O parâmetro tmp foi declarado com valor de 1 segundo para os objetos de endereço
25000 a 25004 e com valor de 10 segundos para o objeto de endereço 25005.
Normalmente os objetos duplos que sinalizam o estado de disjuntores utilizam tempos
menores, já que a operação do disjuntor é rápida. No caso de seccionadoras
motorizadas é necessário um tempo maior para que o mecanismo complete a operação.
O arquivo de configuração deverá ser criado em formato texto limpo, ou seja, que não
possui caracteres de controle. Este arquivo deverá obedecer as regras apresentadas nas
seções anteriores. A figura a seguir apresenta a tela do programa EdConf:
O arquivo de configuração em formato texto (extensão cnf) deverá ser compilado para a
geração do arquivo binário. Isto é feito simplesmente selecionando a opção Compilar do
menu. Caso seja detectado algum erro durante a compilação é apresentada uma janela
com a descrição do mesmo.
Após a compilação bem sucedida é gerado um arquivo binário (extensão bin) com o
mesmo nome do arquivo de configuração fonte em formato texto (extensão cnf).
SEÇÃO 5
PROCEDIMENTOS
DE
CARGA DE ARQUIVOS
A carga de arquivos nos cartões de CPU 186 e 386 deverá ser feita através de interface
serial assíncrona (interface COM1 dos cartões de CPU). O programa monitor presente na
área de boot disponibiliza uma série de funções de carga, gravação na memória FLASH e
debug. Estes utilitários estão gravados na área de boot da FLASH, protegidos de
qualquer erro de gravação que porventura possa ocorrer. Estas funções deverão ser
chamadas por um microcomputador com o programa RTERM.
O cartão de CPU STD-386A possuem tres áreas de memória não volátil do tipo FLASH:
área de boot, área de programas e área de configuração. A descrição destas áreas é
vista a seguir:
O hardware da CPU não pode efetuar gravação nesta área, o que a mantém
protegida de erros de operação e condições indevidas de funcionamento. O cartão
de CPU 386 permite a atualização do programa monitor através da função WBOOT.
Para isto deverá ser feita a habilitação através de um jumper (ver tabela de jumpers
na Documentação de Hardware Vol. I).
Os CI´s de memória FLASH já vem de fábrica carregados com o B186 ou B386. Isto
é indicado por uma etiqueta que informa também a versão.
Quando a CPU é iniciada, o boot loader procura um programa aplicativo válido, e caso o
encontre, imediatamente transfere a execução para este aplicativo. Da mesma forma, o
programa aplicativo, ao ser iniciado, procura um arquivo de configuração válido na
FLASH.
A figura a seguir mostra a opção carregar do menu arquivo aberta. Esta opção permite
selecionar um arquivo a ser carregado na CPU e disparar o procedimento de carga.
Em seguida é feito o comando RESET para que o programa aplicativo rode com a
nova configuração;
3. Os arquivos com extensão .BIN (binário) são carregados com o comando LOAD
seguido pelo nome do arquivo e extensão. A opção carregar do menu arquivo
chama automaticamente a função LOAD.
Teclar <ENTER> e a carga do arquivo deverá ser sinalizada com pontos, cada um
indicando a transferência de 256 bytes.
O usuário, após a carga, deve gravar o arquivo na área correta da memória FLASH
utilizando os comandos WRITE ou WRITEP.
6. Após a carga dos arquivos basta dar um comando RESET para que o programa
carregado seja executado utilizando os parâmetros do arquivo de configuração.
SEÇÃO 6
PAINEL DE
APRESENTAÇÃO DEALARMES
E
SEQUENCIAMENTO DE EVENTOS
6.1 Introdução
Cada sub-bastidor STD-BUS pode controlar até quatro paineis, disponibilizando o estado
e o sequenciamento de eventos para até 128 pontos de entradas digitais. O painel
possui um processador próprio, efetuando a comunicação com o cartão de CPU do sub-
bastidor através de canal serial assíncrono em interface RS485.
O painel de led´s deve receber uma máscara feita em material transparente com os
nomes dos alarmes impressos. Desta forma, quando um led acende, o nome do alarme
se torna visível.
Quando ocorre a ativação de uma entrada digital, além do acendimento do led também
é acionado um sinal sonoro. O reconhecimento do alarme através do botão
correspondente faz com que o sinal sonoro silencie.
O painel frontal possui dois LED´s de sinalização de tráfego pela interface serial (Tx e
Rx). Estes LED´s estão instalados na parte superior direita do painel.
O painel deverá ser instalado na parte frontal dos bastidores da subestação em uma
posição de fácil visibilidade por parte do operador.
A fixação do painel deverá ser feita apenas com quatro parafusos, já que a sua estrutura
não necessita que o bastidor seja recortado. Desta forma, a instalação do painel requer
apenas cinco furos, quatro para os parafusos de fixação e um para o cabo de conexão
ao sub-bastidor.
20,1
TX
RX
Interface
Serial
1 2 3 4
5 6 7 8
9 10 11 12
23,4
13 14 15 16
17 18 19 20
21 22 23 24
25 26 27 28
28 29 30 32
X
X X
3,5
18,1
21,4
Figura 6.4 – Vista Traseira do Painel do Quadro de Alarmes
21,4
2,5