INSTITUTO FEDERAL DE EDUCAO, CINCIA E TECNOLOGIA DE GOIS (IFG) CAMPUS JATA

CONTROLADORES LGICOS PROGRAMVEIS (CLPs)

Diagrama de Blocos de Funes (FBD Function Block Diagram)

6 Perodo de Engenharia Eltricaaaaaaaaaaaaaaaaaaaaaaaaaaaaa Diagrama de Blocos de Funes (FBD) Prof. Dr. Andr Luiz

1 - Diagrama de Blocos de Funes Function Block Diagram (FBD)

uma das linguagens grficas de programao, muito popular na Europa, cujos elementos so expressos por blocos interligados, semelhantes aos utilizados em eletrnica digital. Essa linguagem permite um desenvolvimento hierrquico e modular do software, uma vez que podem ser construdos blocos de funes mais complexos a partir de outros menores e mais simples. Por ser poderosa e verstil, tem recebido uma ateno especial por parte dos fabricantes. Devido sua importncia, foi criada uma norma para atender especificamente a esses elementos (IEC 61499), visando incluir instrues mais poderosas e tornar mais clara a programao. Os blocos lgicos correspondem a uma linguagem de nvel intermedirio e muito prtica, pois traz consigo vrias funes de temporizao pr-definidas, facilitando assim a confeco de programas. Desse modo neste curso ser abordada essa linguagem de programao. Vamos supor que seja necessrio determinar a funo lgica interna de um sistema desconhecido, conforme mostra a figura 1.

A B

Figura 1 - Sistema binrio com duas entradas (A e B) e uma sada (L)

A idia injetar sinais lgicos nas entradas A e B de todos as combinaes possveis e, para cada uma dessas combinaes, registrar o resultado obtido na sada L. A Tabela 1 apresenta um exemplo de tabela que poderia ser obtida.
Tabela 1 - Exemplo de uma tabela de um sistema com duas entradas

A 0 0

B 0 1

L 0 1 2

6 Perodo de Engenharia Eltricaaaaaaaaaaaaaaaaaaaaaaaaaaaaa Diagrama de Blocos de Funes (FBD) 1 1 0 1 0 1

Observe que a listagem das combinaes de entrada obedece seqncia da contagem binria, o que torna fcil sua construo. 1.1 - Fluxograma para o desenvolvimento de projetos combinacionais A primeira etapa do desenvolvimento do projeto de um sistema combinacional consiste na anlise do problema, buscando identificar as variveis de entrada e de sada, bem como um modelo que vai solucionar o problema. Em seguida, constri-se a tabela verdade, simulando todas as possibilidades para as variveis de entrada e obtendo os respectivos valores de sada. Na seqncia, obtm-se as expresses lgicas simplificadas por um dos mtodos a serem estudados nesta apostila e por ltimo, desenha-se o diagrama esquemtico equivalente funo lgica obtida. Esta seqncia ilustrada pela figura 2. Anlise do Problema Construo da Tabela Verdade Determinao da expresso lgica Implementao do circuito lgico

Figura 2 Seqncia de desenvolvimento de um projeto combinacional

1.2 - lgebra Booleana No caso das chaves, apresentadas anteriormente, podemos ver que s existem duas possibilidades para o circuito: ou a chave esta fechada ou est aberta. Quando somente duas situaes so possveis, trata-se de um sistema chamado binrio, ou seja, de duas possibilidades. Quem primeiramente estudou este assunto foi o matemtico George Boole que desenvolveu uma teoria para tratar os sistemas binrios. O conjunto de seu trabalho citado nos textos como lgebra de booleana. Mais tarde, em 1938, Claude E. Shannon desenvolveu a aplicao da lgebra booleana no projeto de circuitos de comutao telefnica. Uma reviso da formulao apresentada pela lgebra de Boole importante para os usurios de circuitos rels e controladores programveis. O objetivo deste captulo revisar

6 Perodo de Engenharia Eltricaaaaaaaaaaaaaaaaaaaaaaaaaaaaa Diagrama de Blocos de Funes (FBD) os conceitos bsicos da lgica booleana visando a sua utilizao em projetos de circuitos baseados em rels ou de programao do controlador programvel.

1.2.1- Varivel e Expresso Booleana Varivel booleana um literal que representa o estado de alguma coisa que possui somente dois estados: falso ou verdadeiro, aberto ou fechado, est presente ou no est presente, etc. Por exemplo, (se um rel est energizado ento podemos representar o estado do rel energizado ou desenergizado) por uma varivel X cujos valores podem ser somente 1 ou 0. Por exemplo, uma chave que pode estar aberta ou fechada, como ilustra a figura 3.

A verdade A=1

A falsa A=0

Figura 3 Varivel lgica associada a uma chave

Uma proposio lgica, relativa a essa chave, a chave esta fechada. Essa proposio representada pelo smbolo A. Ento, quando a chave est fechada, a varivel A verdadeira, e quando a chave esta aberta, a varivel A falsa. Como visto, a varivel booleana (tambm chamada binria) possui dois valores que no caso da representao do estado de uma chave so fechado e aberto. Simbolicamente, costuma-se representar a varivel booleana por 1 e 0. Portanto, em relao figura anterior, tem-se A = 1 ou A = 0. Cabe lembrar que os smbolos 1 e 0 no tm aqui um significado numrico apenas lgico. No campo dos sistemas digitais, esses dois valores so dois nveis de tenso prefixados aos quais associamos os smbolos 1 e 0. Por exemplo, + 5 V = 1 e 0 V = 0. Uma denominao muito comum de 0 e 1 so os termos baixo / alto ou nvel lgico baixo / nvel lgico alto. Os dois estados lgicos de um sistema binrio so correlacionados de vrias maneiras, como, por exemplo: 4

6 Perodo de Engenharia Eltricaaaaaaaaaaaaaaaaaaaaaaaaaaaaa Diagrama de Blocos de Funes (FBD) Um dos estados 1 Ligado Alto Verdadeiro Ativado Sim Fechado Energizado Complemento 0 Desligado Baixo Falso Desativado No Aberto Sem Energia

A lgebra booleana usa trs operaes bsicas: No, E e Ou. A operao no a negao ou o complemento, indicada por uma barra sobre a varivel, e as operaes E e OU so representadas pelo smbolo de multiplicao () e adio (+) respectivamente. Note que, na verdade, no se trata de uma multiplicao nem de uma adio, mas apenas um smbolo para indicar a operaes lgicas E e OU.

2 - Funes Lgicas
Porta lgica um circuito que contm um ou mais terminais de entrada de sinais (onde so colocadas as variveis booleanas) que executa uma operao booleana entre as variveis presentes nas suas entradas e transfere o resultado para a sada. Tais dispositivos obedecem s leis da lgebra de Boole. Vamos fazer a equivalncia das portas lgicas com smbolos utilizados normalmente em esquemas eletrnicos (blocos de funes), com o circuito de chaves e com diagrama a rels. 2.1 - Funo Inversora (NOT) A operao inversora, ou de negao, atua sobre uma nica varivel de entrada. O nvel lgico de sada sempre oposto ao nvel lgico de entrada; ele inverte (complementa o sinal de entrada). A figura 4 representa o circuito equivalente de uma porta inversora e seu diagrama de contatos. A lmpada acende se a chave A estiver aberta e apaga se ela estiver fechada

6 Perodo de Engenharia Eltricaaaaaaaaaaaaaaaaaaaaaaaaaaaaa Diagrama de Blocos de Funes (FBD)

Figura 4 Circuito equivalente de uma funo inversora.

A figura 5 apresenta os smbolos lgicos para uma porta inversora em diagrama de blocos de funes, tambm conhecidos pela sua abreviao do idioma ingls FBD (Function Block Diagram). Convencional Indica inverso A L Clic02 - WEG

Figura 5 Smbolos da funo lgica inversora em FBD

A tabela 2 apresenta a tabela verdade para a operao de inverso. A 0 1 L 1 0

Tabela 3 Tabela - verdade da operao lgica inversora

Exemplo 1: Uma lmpada vermelha deve ser acesa sempre que um motor estiver desligado Soluo:

Motor

Lmpada

Figura 6 Se o estiver desligado, vai ligar a lmpada.

2.2 - Funo E (AND) 2.2.1 - Representao da porta E no diagrama eltrico A figura 7 mostra um circuito com duas chaves (A e B). A lmpada (L) s acende se as chaves A e B estiverem fechadas.

6 Perodo de Engenharia Eltricaaaaaaaaaaaaaaaaaaaaaaaaaaaaa Diagrama de Blocos de Funes (FBD) Assumindo que a chave fechada corresponda a nvel 1 e lmpada acesa corresponda tambm a nvel 1, em uma operao E o resultado ser 1somente se todas as entradas foram iguais a 1: nos outros casos o resultado 0. Baseado nessas observaes pode-se construir sua tabela-verdade, conforme a tabela 3.

2.2.2 - Representao da porta E (AND) no diagrama de blocos de funes. Outra forma de representar o sistema utilizando blocos de funo os smbolos correspondentes esto representados na figura 8.

Figura 8 Smbolos para a porta lgica E (AND) convencional, Clic02 e Ladder respectivamente

2.3 - Funo OU (OR) 2.3.1 - Representao da porta OU no diagrama eltrico. A Figura 9 mostra o circuito eltrico equivalente de uma porta utilizando chaves

6 Perodo de Engenharia Eltricaaaaaaaaaaaaaaaaaaaaaaaaaaaaa Diagrama de Blocos de Funes (FBD)

Figura 9 Funo OU utilizando chaves

Analisando o diagrama da Figura 9, podemos concluir que basta que qualquer uma das chaves (A ou B) seja pressionada para que a lmpada L seja acesa ou tambm se ambas estiverem fechadas simultaneamente. Ento, em uma operao OU o resultado ser 1 se qualquer uma das entradas for igual a 1. O resultado somente 0 se nenhuma chave estiver fechada. Baseado nas observaes anteriores pode-se construir a tabela verdade da funo OU, conforme a Tabela 4.
Tabela 4 Tabela verdade da funo lgica OU

A 0 1 0 1

B 0 0 1 1

L 0 1 1 1

Podemos observar que, exceto para o caso A = B = 1, a operao OU semelhante a uma adio aritmtica comum. No caso A = B = 1, a soma lgica 1, j que os valores possveis na lgebra booleana so 0 ou 1. Em que L = A + B deve ser lida no seguinte modo: L igual a A OU B; o sinal + simboliza a operao lgica OU. 2.3.2 - Representao da porta OU (OR) no diagrama de blocos de funes.

6 Perodo de Engenharia Eltricaaaaaaaaaaaaaaaaaaaaaaaaaaaaa Diagrama de Blocos de Funes (FBD)

Figura 10 Smbolos da porta lgica OU convencional, Clic02 e Ladder respectivamente.

2.4 - Funo No E (NAND) 2.4.1 - Representao da funo NO-E no diagrama eltrico a juno das portas No e E. A Figura 11 mostra o circuito eltrico equivalente de uma porta NO E utilizando chaves. A lmpada s vai apagar se as chaves A e B estiverem fechadas. Em todas as outras condies, fica acesa. Baseado nas observaes anteriores pode-se construir a tabela-verdade da funo NO-E, conforme a tabela 5.

A 0 1 0 1

B 0 0 1 1

L 1 1 1 0

Figura 11 Funo NO E utilizando chaves

Tabela 5 Tabela-verdade da funo lgica No - E

Nota-se que a Tabela 5 exatamente inversa a tabela 3 e portanto a associao em paralelo de contatos NF denominada funo no E.

6 Perodo de Engenharia Eltricaaaaaaaaaaaaaaaaaaaaaaaaaaaaa Diagrama de Blocos de Funes (FBD) Em que L = A B deve ser lido do seguinte modo: L igual ao complemento do resultado da operao A E B Antes de continuar, vamos apresentar alguns teoremas da lgebra de Boole, muito til na transformao de funes lgicas, principalmente quando se utilizam as funes inversoras. E tambm quando convenientemente utilizados facilitam a simplificao de uma expresso complicada. 2.4.2 - Representao da funo NO E em diagrama de blocos de funes Portas lgicas NO E (NAND) Convencional Clic02 - WEG

Ladder A

A B

A B

L B

Figura 12 Smbolos grficos para porta NO - E

2.5 - Funo NO OU (NOR) 2.5.1 - Representao da funo NO-OU no diagrama eltrico a juno das portas NO e OU. A figura 13 mostra o circuito eltrico equivalente de uma porta NO-OU utilizando chaves. A lmpada apaga se a chave A ou B estiver fechada. Tambm se apaga se ambas estiverem fechadas. A nica condio em que permanece acesa se nenhuma das chaves estiver fechada. A 0 1 0 1
Funo NO OU utilizando chaves

B 0 0 1 1

L 1 0 0 0

Tabela 6: Tabela verdade da funo Lgica NO - OU

10

6 Perodo de Engenharia Eltricaaaaaaaaaaaaaaaaaaaaaaaaaaaaa Diagrama de Blocos de Funes (FBD) 2.5.2 - Representao da funo NO OU em diagrama de blocos de funes

Figura 13 Smbolos grficos para porta NO - OU

3 - Postulado de Boole
1) X = 0 e X = 1 Qualquer varivel e qualquer funo, pode assumir somente dois valores representados por 0 e 1. Estes dois valores podem corresponder a duas situaes ou grandezas fsicas que se excluem mutuamente mas, necessariamente uma delas deve estar presente em qualquer instante. 2) 0 1 = 1 0 = 0 3) 1 1 = 1 4) 0 0 = 0 Onde o ponto () representa o operador lgico E ou "AND" do ingls. Podese em termos de contatos de rels associar o E a conexo em srie de contatos; 5) 1 + 0 = 0 + 1 = 1 6) 0 + 0 = 0 7) 1 + 1 = 1 Onde ( + ) representa o operador lgico OU ou "OR" do ingls. Pode-se em termos de contatos de rels associar o operador a conexo em paralelo de contatos; 8) 1 = 0 9) 0 = 1 Onde o sinal ( sobre a varivel significa negao. ) 3.1 - Teoremas da lgebra de Boole Num 123 4 5 6 7 Teorema 0 X= 0 1 X= X X X= X X X = 0 X Y = Y X X Y Z = ( XY) Z = X ( Y Z) X Y Z = X + Y + Z Teorema de De Morgan 11

6 Perodo de Engenharia Eltricaaaaaaaaaaaaaaaaaaaaaaaaaaaaa Diagrama de Blocos de Funes (FBD) 8 9 10 11 12 13 14 15 16 X+ X = 1 f (X,Y,..., Z,,+) = f ( X , Y ,...., Z ,+,) XY + XZ = X(Y + Z) Obs: XY = XY XY + X Y = X X + XY = X X+ XY= X+ Y ZX + Z X Y = ZX + ZY XY + X Z = XY + X Z+ YZ XY + X Z = ( X + Z)( X + Y)

4 Circuitos a Contatos
Examinaremos agora o relacionamento das expresses booleanas com circuitos a contatos. A partir das expresses booleanas podemos, atravs dos teoremas, simplificar os circuitos atravs da eliminao de redundncias. Isto representa em termos de implementao menor custo, menos componentes, etc. 4.1 Controlador Lgico Programvel O contato aqui referenciado representa o estado de qualquer dispositivo do tipo liga/desliga utilizado em circuitos a rels. Um painel de rel, utilizado para controlar uma mquina ou um processo, pode ser visto como um conjunto de rels e um conjunto de dispositivos de entrada e sada, tais como, chaves, interruptores, vlvulas, lmpadas, contatores, etc. Por exemplo, para verificar se uma chave est ligada ou no, preciso obter a informao de um contato do rel, ou para verificar se o motor est ligado preciso, verificar se um contato auxiliar do contator do fechado (caso se use um contato NA - Normal Aberto). Nos circuitos eletrnicos digitais, as entradas e sadas s podem estar em dois nveis de tenso, por exemplo, 0 V e 5 V. Nos circuitos a contatos, utilizamos dois estados - aberto e fechado, para representar o estado do contato. O estado da bobina do rel ou do circuito a contato denominado energizado ou desenergizado. Assim sendo, podemos relacionar uma expresso booleana (valor 0 e 1) ao circuito a contatos (lgica por fios) e a varivel booleana ao contato ou estado de chaves, botoeiras, etc. Portanto teremos:

Expresso Booleana 1

Circuito a contatos energizado 12

6 Perodo de Engenharia Eltricaaaaaaaaaaaaaaaaaaaaaaaaaaaaa Diagrama de Blocos de Funes (FBD) 0 Varivel Booleana 1 0 desenergizado Contato do rel acionado repouso

4.2 - Associao de contatos normalmente abertos Basicamente existem dois tipos, a associao em srie (figura 14. a) e a associao em paralelo (14.b). Quando se fala em associao de contatos comum montar uma tabela contendo todas as combinaes possveis entre os contatos, esta denominada de Tabela Verdade. As tabelas 7 e 8 referem-se as associaes em srie e paralelo. Nota-se que na combinao em srie a carga estar acionada somente quando os dois contatos estiverem acionados e por isso denominada de funo E. J na combinao em paralelo qualquer um dos contatos ligados aciona a carga e por isso denominada de funo OU.

Figura 14 Associao de contatos NA

Tabela Verdade 7 Associao em srie de contatos NA CONTATO E1 CONTATO E2 Carga repouso repouso desenergizada repouso acionado desenergizada acionado repouso desenergizada acionado acionado energizada 13

6 Perodo de Engenharia Eltricaaaaaaaaaaaaaaaaaaaaaaaaaaaaa Diagrama de Blocos de Funes (FBD) C1 = E1 2 Funo E (AND) Tabela Verdade 8 Associao em paralelo de contatos NA CONTATO E1 CONTATO E2 Carga repouso repouso desenergizada repouso acionado energizada acionado repouso energizada acionado acionado energizada C1= E1 + E2 Funo OU (OR) 4.3 - Associao de contatos normalmente fechados Os contatos NF da mesma forma podem ser associados em srie (figura 15.a) e paralelo (figura 15. b), as respectivas tabelas verdade so 9 e 10. Nota-se que a tabela 9 exatamente inversa a tabela 8 e portanto a associao em srie de contatos NF denominada funo no OU. Da mesma forma a associao em paralelo chamada de funo no E.

Figura 1.5 Associao de contatos NF Tabela Verdade 9 Associao em srie de contatos NF CONTATO E1 CONTATO E2 Carga repouso repouso energizada repouso acionado desenergizada 14

6 Perodo de Engenharia Eltricaaaaaaaaaaaaaaaaaaaaaaaaaaaaa Diagrama de Blocos de Funes (FBD) acionado acionado repouso acionado desenergizada desenergizada

C1 = E1 + E 2 E1 E 2 - Funo no OU (NOR) Tabela Verdade 10 Associao em paralelo de contatos NF CONTATO E1 CONTATO E2 Carga repouso repouso energizada repouso acionado energizada acionado repouso energizada acionado acionado desenergizada C1 = E1 E 2 E1 + E 2 - Funo no E (NAND) De acordo com a nossa conveno podemos escrever a seguinte tabela: Contator C1 Desenergizado -0 Energizado -1 Onde observamos que: NA = X NF = X Exemplos de Circuitos a contatos 1) A sada de um circuito deve ser energizada se o rel X est operado e deve-se usar contato NA. Soluo: A expresso booleana que expressa a soluo deste exemplo simplesmente : L = X, e o circuito a contatos pode ser desenhado como a seguinte figura. Contato NA Aberto -0 Fechado -1 Contato NF Fechado -1 Aberto -0

15

6 Perodo de Engenharia Eltricaaaaaaaaaaaaaaaaaaaaaaaaaaaaa Diagrama de Blocos de Funes (FBD) 2) A sada de um circuito deve ser energizada se o rel X est inoperado e deve-se usar contato NF. Soluo: O circuito abaixo atende esta exigncia.

3) A sada de um circuito deve ser energizada se o rel X est operado e o rel Y est inoperado. Soluo: Observe que agora temos uma funo E devido ao conectivo "e" na sentena de proposio o exemplo. A funo E em circuitos a contatos pode ser obtida pela associao em srie de contatos, como ilustrado abaixo.

4) A sada de um circuito deve ser energizada se uma chave A for ligada e se o rel X ou o rel Y estiverem energizados. Soluo:

16

6 Perodo de Engenharia Eltricaaaaaaaaaaaaaaaaaaaaaaaaaaaaa Diagrama de Blocos de Funes (FBD)

5) Um depsito alimentado por uma bomba que retira gua de um poo ilustrado na figura abaixo. Pretende-se que a bomba B1 apenas entre em funcionamento quando as vlvulas V1 e V2 estiverem abertas simultaneamente ou enquanto o nvel de gua no tanque estiver abaixo de um valor predeterminado. Essa indicao fornecida por um sensor de nvel S1.

Considere que os estados de cada uma das variveis podem ser representados pelos seguintes nveis lgicos: Varivel Motor B1 Vlvula V1 Vlvula V2 Sensor S1 Estado Ligado Desligado Fechada Aberta Fechada Aberta Nvel Baixo Nvel Alto Valor Lgico 1 0 1 0 1 0 0 1

Pode-se verificar que o estado do motor (ligado ou desligado) depende da combinao dos valores de trs variveis: as duas vlvulas e o sensor de nvel. Cada uma das variveis de entrada representada em Ladder como um contato normalmente aberto ou normalmente fechado dependendo da funo lgica a desempenhar. 17

6 Perodo de Engenharia Eltricaaaaaaaaaaaaaaaaaaaaaaaaaaaaa Diagrama de Blocos de Funes (FBD)

6) Se as duas portas de uma sala estiverem abertas ser acesa uma lmpada de aviso. A lmpada tambm poder ser acesa de maneira manual.

Exerccios propostos 1 - Desenhar os circuitos a contatos para realizar a lgica das seguintes expresses booleanas: a) L = A.B+C b) L = A. (B+C) c) Q 2 = A B + C d) L = (A + B).C e) Y = ( A + B ).(C + D) f) Q = A.B + C.D g) X = (A + B).C h) L = (A.B).C

2 - Dado o diagrama Ladder a seguir, determine a equao lgica correspondente. a)

18

6 Perodo de Engenharia Eltricaaaaaaaaaaaaaaaaaaaaaaaaaaaaa Diagrama de Blocos de Funes (FBD) b)

c)

Para os exerccios de 3 a 6, determine a equao lgica e desenhe o diagrama em linguagem Ladder e FBD que resolva o problema. 3 - Um processo contm trs motores M1, M2 e M3. Caso os motores M1 e M3 estejam ligados, deve acender uma lmpada L L = M 1.M 3 4 - As trs chaves A, B e C devem estar ligadas ou simultaneamente desligadas para que uma lmpada seja energizada L = ( A.B.C ) + ( A.B.C ) 5 - Uma lmpada L deve ser ligada caso o sensor A ou B no detectem a presena de um objeto frente. L = A+ B 6- Uma lmpada sinalizadora (L) deve ser ligada se uma bomba (A) estiver ligada e a presso for satisfatria (representada por pressostato B que abre um contato quando a presso est abaixo do mximo permitido) ou se um boto de contato momentneo (C) para teste da lmpada for pressionado. L = ( A.B ) + C 19

6 Perodo de Engenharia Eltricaaaaaaaaaaaaaaaaaaaaaaaaaaaaa Diagrama de Blocos de Funes (FBD)

20