REDE DE ENSINO DOCTUM

Felipe de Morais

Relatório do circuito com FLIP FLOP JK

Juiz de Fora
2021
 1. Descrição básica do dispositivo Flip-Flop.

Um Flip-Flop é um dispositivo que funciona como elemento de memória

implementado a partir da combinação de portas lógicas. Dado seu funcionamento e
combinação destas portas lógicas, não é necessário que todas as suas entradas
sejam constantemente ativadas, a maioria destas entradas podem ser
momentaneamente ativadas por meio de pulsos para aplicar as mudanças de estado.
Trata-se de um dispositivo de memória em sua forma mais básica. O tipo mais básico
de Flip-Flop é o Latch, que pode ser construído com duas portas NAND ou duas portas
NOR Conforme a figura 1.

Figura 1 – Exemplo de Flip-Flop tipo Latch com duas portas NOR

Fonte – Elaborado pelo autor

2. Descrição do funcionamento do circuito contador.

Assim como apresentado anteriormente através do tipo Latch, os dispositivos Flip-

Flop´s podem ser classificados em vários arranjos. Para a construção do circuito que
será apresentado, utilizamos o Flip-Flop RS e a partir dele construímos o Flip-Flop JK.
Por sua vez, essa combinação nos dá uma saída sequencial que conta de 1 a 7, dado
o fato que serão utilizados 3 Flip-flop´s JK esse é o máximo de bit´s contabilizados
para esse arranjo do circuito. Esse tipo de arranjo no JK funciona com a lógica do
circuito RS duplicada, cuja interação das ligações acrescentando uma porta lógica
NOT permite que as saídas sejam sequenciais. Uma vez iniciado o pulso e invertido
o sinal de reset para que o circuito se mantenha, o processamento permite que a soma
das interações entre os JK´s sejam sequencialmente contadas de 1 a 7. Abaixo na
figura 2 está apresentado a exemplificação do Flip-Flop RS em sua estrutura lógica,
onde a partir dele podemos construir o JK.

Figura 2 – Estrutura lógica do Flip-Flop RS para a construção do circuito

Fonte – elaborado pelo autor

Essa combinação de portas NAND´s permite que os sinais de entrada sejam

comparados e geram uma saída contrária ao resultado da comparação. No caso da
porta AND um sinal de saída 1 só acontece se todos os sinais de entrada forem 1, se
algum sinal de entrada for 0 a saída sempre será 0. Como o arranjo lógico do circuito
do RS é NAND a comparação dos sinais de entrada permitirá que a saída seja 1 na
maioria dos casos, exceto quando todas as entradas sejam 1. A combinação de dois
circuitos lógicos do RS com uma porta lógica NOT, permitirá assim a criação do
circuito lógico do JK. Uma vez iniciado o processo de pulso nessa sequência lógica, a
tendência é que os sinais de saída desse circuito retroalimentem as entradas de sinais
fazendo com que o processamento seja sequencial, conforme um contador deve ser.
A figura 3 mostra a simbologia de um Flip-Flop JK.

Figura 3 – Simbologia do Flip-Flop JK

Fonte – Elaborado pelo autor

 De acordo com a figura 3, os sinais de entrada podem ser inseridos nas entradas
J e K, o sinal de clock poderá ser inserido na entrada > e os sinais de saída do Flip-
Flop JK estão nas saídas q e ~q. Sendo q o sinal normal e ~q o sinal invertido.
Conforme combinado vários JK´s o circuito pode ser sequencial de três bit´s,
permitindo uma contagem segundo as informações da tabela 1. Abaixo na figura 4
está a representação do circuito esquemático Flip-Flop JK.

Figura 4 – Circuito esquemático do Flip-Flop JK

Fonte – Elaborado pelo autor

Tabela 1 – Sequência de contagem dos bit´s

2^0 = 100 = 1
2^1 = 010 = 2
2^0 + 2^1 = 110 = 3
2^2 = 001 = 4
2^0 + 2^2 = 101 = 5
2^1 + 2^2 = 110 = 6
2^0 + 2^1 + 2^2 = 111 = 7

Fonte – Elaborado pelo autor

Seguindo a sequência de 1 a 7 os sinais são apresentados no display de sete

segmentos. A sequência que aparecerá nos display´s segundo a tabela será 1, 2, 1 + 2, 4, 1
+ 4, 2 + 4, 1 + 2 + 4, cujo resultado será 1, 2, 3, 4, 5, 6 e 7. A figura 5 mostra os três
display´s de sete segmentos sendo setados em suas entradas conforme o final da contagem
em 7, ou seja 1 + 2 + 4.

Figura 5 – Circuito de contagem de 1 a 7 com apresentação dos bits nos display´s

Fonte – Elaborado pelo autor

 3. Bibliografia

R. J. Tocci, N. S. Widmer, G. L. Moss, “Sistemas Digitais : Princ´ıpios e

Aplica¸c˜oes”, Prentice-Hall, 2007.

I. V. Iodeta, F. G. Capuano, “Elementos de Eletrˆonica Digital”, Editora Erica, 2006.

SILVEIRA, Daniel. Circuitos Lógicos Biestáveis R‐S, J‐K e D. Disponível em:

<https://www.ufjf.br/daniel_silveira/files/2011/06/aula_7.pdf>. Acesso em 22 jun 2021