CIABA

ENSINO PROFISSIONAL MARÍTIMO

CURSO DE FORMAÇÃO DE OFICIAIS DE NÁUTICA [FONT]
DISCIPLINA: ELETRÔNICA BÁSICA
FOLHA DE INFORMAÇÃO VI
ASSUNTO: Transistores de Efeito de Campo (FET)

Introdução
O Transistor de Efeito de Campo de Junção (JFET), ou, simplesmente, Transistor de
Efeito de Campo (FET), é um tipo de transístor desenvolvido na sequência das pesquisas do
transístor bipolar, visto anteriormente. O mecanismo básico de funcionamento é o mesmo:
obter-se controle da intensidade de uma corrente principal a partir da polarização de uma
junção (VBE ou IB controlando IC). No caso do FET, a forma de controle difere um pouco da
que ocorre no transístor bipolar, conforme será visto no item a seguir. Ver-se-á que a corrente
principal no FET não fluirá por duas junções, mas por um meio semicondutor único,
envolvendo apenas lacunas ou elétrons livres (fluxo unipolar), contrariamente aos transístores
bipolares que envolvem ambos os portadores. Em vista disso, os FET são chamados de
transístores unipolares.
Com algumas alterações na estrutura do FET, obtém-se um outro modelo de FET: o
FET de Metal Óxido Semicondutor de Porta Isolada, MOSFET ou IG-FET, muito empregado
em sistemas digitais e que apresentam características especiais que melhoram as condições de
operação em certas aplicações. Em geral, por não precisar vencer uma barreira de potencial
(0,6 volts) para se obter condução, como no transístor bipolar, os FET, em geral, operam com
pequenos níveis de tensões e correntes, reduzindo os consumos de seus circuitos. Em geral, os
FET apresentam vantagens em relação aos transístores bipolares, como impedância de entrada
muito altas (como 100M), maior imunidade a ruído e maior estabilidade térmica.

Estruturas dos FET

Conforme ilustra a figura ao lado, o FET é
construído a partir de uma barra semicondutora, P ou N
(N no caso da ilustração). Duas regiões laterais são
dopadas com tipo diferente (P, no caso), formando um
CANAL N. As duas regiões dopadas laterais são
conectadas para um único terminal chamado PORTA
(ou GATE, do Inglês) – terminal G. Nas extremidades
do canal, são conectados os terminais DRENO (D, de
DRAIN) e FONTE (S, de SOURCE). Dependendo do
nível de dopagem do canal, certa corrente fluirá por este
ao ser aplicada uma tensão entre Dreno e Fonte.
A figura inferior apresenta a simbologia
empregada para o FET Canal N, da estrutura acima. Para
designar “Canal N” emprega-se uma sete apontando
para dentro, no terminal Gate (analogia com o transístor
bipolar PNP, com N no meio).
A estrutura física do FET, ilustrada ao lado, é
revestida por um invólucro de epóxi ou por este em
conjunto com uma lâmina metálica, para facilitar a dissi-
APOSTILA 06 – Transístor de Efeito de Campo – FET Fl. 02

pação de calor, de forma similar aos transístores bipolares. A figura abaixo apresenta aspectos
físicos de FETs.

Na figura abaixo, representa-se a estrutura alternativa para um FET Canal P e sua

simbologia. Observe que a sete no Gate é representada apontando para fora.

Para seu funcionamento básico, tenciona-se que a intensidade da corrente no canal

dependa da polarização das junções PN laterais, ou da tensão aplicada entre Gate e Fonte. A
ideia básica para a funcionalidade do FET acha-se ilustrada na figura abaixo, à direita; que a
intensidade do fluxo de água depende do nível de abertura da válvula: quanto mais aberta,
maior o fluxo. Considerando o arranjo esquemático do FET, na figura abaixo, à esquerda, o
fluxo corresponderá à intensidade da corrente no Canal, ou Corrente Dreno-Fonte, IDS (ou,
simplesmente, Corrente de Dreno, ID). A abertura/fechamento da válvula corresponderá à
largura do Canal. Essa largura dependerá da tensão que polariza as junções PN, aplicada entre
Gate-Fonte, ou VGS.

Sabe-se que em torno de uma junção PN forma-se uma região de depleção (região
vermelha) ou barreira de potencial elétrico, como visto anteriormente. Quando VGS asume
valor negativo (polo negativo na Gate e positivo na Fonte), ficando a junção inversamente
polarizada, a região de depleção é reforçada e aumenta de largura, provocando redução na
largura do canal. Quanto mais negativa for esta, mais estreito ficará o canal. Se a junção for
polarizada diretamente, a região de depleção, praticamente, ficará inalterada. Assim, pode-se
controlar a largura do canal mediante o valor da tensão VGS quando esta polariza
inversamente as junções laterais (VGS negativa para FET canal N e positiva para canal P).
Observe, ainda, que, neste caso, a corrente de Gate será praticamente zero.
Para avaliação do efeito da tensão Dreno-Fonte (VDS) sobre o nível de condução do
FET, isto é, sobre o valor de ID (ou da corrente no canal), considerar-se-á VGS constante e
igual a zero (curto entre Gate e Fonte), como ilustrado na figura abaixo, considerando-se
ensaios com VDS = 1, 2 e 4 Volts (Figuras A, B e C, respectivamente), com polo positivo no
Dreno e negativo (terra) na Fonte (região inferior do canal).

Para qualquer dos casos ilustrados acima, a aplicação

da tensão VDS fará com que cada ponto ao longo do canal
apresente uma tensão positiva crescente em relação à Fonte (em
terra), desde a parte inferior da barra N até a superior, em
relação à Fonte (ou base do canal), que se tem o valor máximo,
+1 V, no caso da Figura A. Assim, na figura ao lado, VB > VA.
Como os pontos ao longo do canal N recebem potencial
positivo, e o Gate (tipo P) acha-se diretamente conectado à
Fonte, com potencial negativo, entende-se que as junções
laterais ao canal ficarão inversamente polarizadas. Assim, Como
as tensões positivas ao longo do canal vão aumentando para
pontos superiores, a região de depleção irá se expandindo para
pontos superiores do canal, fazendo o canal se fechar mais para
pontos superiores.
No caso da Figura A, por envolver baixo nível de tensão VDS, o efeito de fechamento
não é muito perceptível, mas se evidenciará mais nas Figuras B e C. Se VDS for aumentando
continuamente, o canal irá se fechando, até se resumir a um filete. Quanto mais se fecha, mais
aumentará a resistência elétrica do canal. O aumento de VDS tendo a aumentar ID, mas o
fechamento do canal leva à sua redução. O resultado é que ID irá aumentando menos até
chegar num ponto de saturação em que, praticamente, não aumentará mais (IDSS). Esses
resultados estão representados no gráfico ID versus VDS, abaixo.
 No gráfico anterior, ID x VDS, o trecho inicial retilíneo ocorre para valores baixos de
tensão em que ainda não é sensível o o efeito de fechamento do canal, ficando sua resistência
praticamente constante (inclinação constante). Em seguida, com o aumento da tensão e o
fechamento do canal, sua resistência vai aumentando, reduzindo a inclinação da curva. A
partir de VP chega-se à saturação em que aumento em VDS não provocará mais aumento em
ID.
Para uma dada tensão VDS, o efeito de VGS negativa, polarizando as junções
inversamente, seria que, quanto mais |VGS| aumentasse, mais o canal estaria fechado fazendo
com que VGS alcançasse a saturação mais rapidamente (com menor corrente ID), como
sugerido na figura abaixo em que VDS = 12 V.

Do exposto, quanto maior for a tensão reversa VGS, com menos corrente se
alcançaria a saturação. No limite, com VGS = -4 V, praticamente não haveria fluxo de corrente
no canal, conforme apresentado no gráfico abaixo.

Observar que, após se alcançar a saturação, apenas VGS interfere na intensidade de

ID. Pode-se, então, considerar uma variável independente e, dependendo de seu valor, ter-se-á
um certo valor de ID. Assim, normalmente, considera-se um gráfico VGS versus ID, gerado a
partir do gráfico acima, como mostrado abaixo. O gráfico à esquerda mostra o grau de sensibi-
ID

VGS (V) VDS (V)

lidade de ID com relação a VGS, ou seja, o quanto variações em VGS acarretará variações em
ID. Em geral, VGS representa uma tensão relativa a um sinal de entrada que, normalmente,
provém de um sensor de uma dada variável (pressão, luminosidade, etc.) e varia pouco. ID é a
variável de saída (ou de resposta) que, em geral, apresenta maiores intensidades e é utilizada
para acionar um certo dispositivo ou circuito, para controle de processos ou simplesmente
amplificação.
A figura abaixo apresenta os circuitos de polarização de um JFET canal N (a) e de
um canal P (b). Variações em VGS (variando VGG) provocam variações em ID.

VGG pode ser constante em série com uma fonte de sinal variável (como saída de um
microfone), fazendo com que VGS varie, provocando variações mais intensas em ID e em VRD
(tensão sobre o resistor RD). RD poderia representar a bobina de um relé, de um alto-falante,
etc., para acioná-los devidamente para uma dada finalidade prática.

O MOSFET ou IGFET – O FET de Metal Óxido Semicondutor (FET de Porta

Isolada)

Trata-se de uma variação do FET tradicional, visto anteriormente, mas o princípio

básico de funcionamento continua o mesmo: controlar-se a corrente de Dreno (ID) a partir da
tensão Gate-Fonte (VGS), mas mudará o processo de controle. Primeiramente, considere a
estrutura básica desse componente descrita abaixo, à esquerda, chamado de MOSFET de Deple-

Cão. Tem-uma junção PN entre o canal e a região P do substrato. Quando a tensão Substrato-
Fonte (Source) for negativa, polarizando inversamente a junção, a largura do canal reduz,
aumentando sua resistência, da mesma forma que no JFET. Mas, o mais comum é empregar
tensão Substrato-Fonte igual a 0 V(com terminais Substrato e Fonte interligados). Na sua
operação normal, é comum fazer com que a resistência do canal fique dependente da
polaridade da tensão aplicada entre Gate-Fonte, VGS. Quando VGS é positiva, o pólo positivo
fica ligado ao Gate, eletrizando positivamente a lâmina metálica ligada a este terminal. A
camada de Óxido impede que essa carga se dilua pelo semicondutor. Essa carga fará gerar um
campo elétrico na região do canal N, atraindo elétrons do Substrato. Isto aumentará a
concentração de elétrons livres e, consequentemente, a condutividade elétrica do canal. Se
houver uma tensão aplicada entre Dreno-Fonte, passaria a fluir uma corrente ID mais intensa.
Contrariamente, se VGS for negativa, o pólo negativo fica ligado ao Gate, eletrizando
negativamente a lâmina metálica ligada a este terminal. O campo gerado repelirá elétrons do
canal, reduzindo a concentração destes e, assim, reduzindo sua condutividade elétrica,
reduzindo ID. Portanto, o controle da intensidade de ID ficará em função do valor e polaridade
da tensão VGS. Caso o canal seja do tipo P, a avaliação será similar, intensificando ID quando
VGS for negativa e enfraquecendo quando positiva. À direita, na figura anterior, representam-
se os símbolos empregados para o MOSFET Depleção, canais N e P (à direita). Pode-se
relacionar duas vantagens importantes desse componente em relação o JFET: impedância de
entrada mais elevada (correntes de Gate praticamente zero, por causa da camada de óxido) e
operação com tensões VGS tanto positiva quanto negativa. Considere os circuitos abaixo.

Tem-se MOSFET canal N (seta pra dentro). No circuito à esquerda, a corrente ID será
mais fraca que no da direita, pois o potencial negativo de Gate reduz a concentração de
elétrons no canal.
Uma variação dessa estrutura apresentada do MOSFET Depleção é o chamado
MOSFET Acumulação (ou Crescimento), cuja estrutura é representada na figura a seguir,
com sua simbologia. Vê-se que não há um canal definido entre Dreno e Fonte. Inicialmente,
estes estão separados pela região P (substrato).
 A simbologia empregada para o MOSFET Acumulação (canal N) se distingue da
anterior pelo fato de Gate e Fonte estarem separados (linha tracejada). A aplicação de uma
tensão VDS, praticamente, não produzirá uma corrente de Dreno (ID), pois haverá uma junção
PN inversamente polarizada no caminho. Assim, quando a tensão de porta (VGS) é zero ou
negativa, o componente se achará em estado desligado, sem condução. Ao ser aplicada uma
tensão positiva, elétrons de P são atraídos para próximo do óxido, formando um canal N,
como se ligasse um fio condutor entre Dreno e Fonte. Assim, passará a fluir uma corrente ID,
ao ser aplicada uma tensão VDS. Portanto, diferentemente do modelo anterior, esse com-
ponente só conduzirá com VGS positiva no modelo canal N, e negativa, no modelo canal P.
Para descrição de funcionamento do MOSFET Acumulação, observe os gráficos
constantes da figura a seguir (ignore a reta de carga incluída à esquerda). Quanto mais positiva

for VGS, mais conduzirá o componente. Vê-se, à direita, que o transistor só começará a
conduzir quando, efetivamente, estiver formado o canal (tipo N). Fora isto, a operação é
similar a do tipo depleção.