8 - Transistores de Efeito de Campo

O transistor de efeito de campo de junção, JFET (junction field effect

transistor), é um dispositivo semicondutor de 3 terminais, não linear, ou seja, a
condução entre dois de seus terminais é determinada pelo campo elétrico
estabelecido no terceiro. Os JFETs são bastante utilizados em circuitos
eletrônicos devido, principalmente, a duas qualidades: alta resistência de
entrada e baixo ruído. Como o nome sugere, a condução de um transistor de
efeito de campo (FET) é controlada por um campo elétrico, produzido por uma
voltagem aplicada ao terminal de controle. Como praticamente não há corrente
fluindo pelo terminal de controle, a resistência de entrada do dispositivo é muito
alta, da ordem de 107 a 109 Ω.

8.1- Construção de um JFET de Canal N

Os JFETs estão disponíveis comercialmente em duas polaridades: canal

N e Canal P. A Fig. 38(a) mostra a estrutura simplificada de um JFET de canal
N. Ele consiste de um semicondutor tipo N com regiões tipo P difundidas em
ambos os lados. A região N é o canal (channel) e as regiões P laterais estão
interligadas eletricamente e formam a porta (gate).

Figura 38 – (a) Estrutura básica de um JFET de

canal N. Essa estrutura simplificada serve para
explicar o funcionamento do dispositivo. (b)
Símbolo esquemático de um JFET de canal N (c)
Símbolo esquemático de um JFET de canal P.
 Deve ser óbvio que o JFET de canal P pode ser fabricado simplesmente
invertendo todos os tipos de semicondutores, ou seja, usando-se silício tipo P
para o canal e tipo N para a porta. As Figs. 38(b) e 1(c) mostram os símbolos
esquemáticos dos FETs de canal N e P respectivamente. Observe que o
sentido da seta é aquele da junção pn do diodo. Embora o JFET seja simétrico
em relação à fonte e dreno, ou seja, fisicamente eles são equivalentes, é útil
em um diagrama dar a um dos terminais o nome de fonte (source) e ao outro o
nome de dreno (drain). No símbolo de um JFET, o terminal da porta fica mais
próximo à fonte do que do dreno.

8.2 - Operação de Um JFET

Considere um JFET de canal N cujo diagrama está na Fig. 39. Note que,
para simplificar, não está mostrada a ligação elétrica entre os terminais de
porta. Assume-se, no entanto, que os dois terminais G estão ligados juntos.
Com a tensão entre porta e fonte nula (VGS = 0), a aplicação de uma diferença
de potencial entre dreno e fonte (VDS) faz com que flua corrente do dreno para
a fonte. Quando uma tensão negativa é aplicada à porta (VGS < 0), a região de
depleção da junção canal-porta se alarga e o canal torna-se mais estreito.
Assim, a resistência do canal aumenta e a corrente de dreno (ID), para uma
dada intensidade de VDS diminui.

Figura 39 – Representação esquemática da

polarização de um JFET de canal N.
 O JFET é operado como uma resistência cujo valor é controlado por VGS.
Se continuarmos aumentando VGS no sentido negativo, haverá um certo valor
de VGS em que as regiões de depleção de ambos os lados do canal se fundem,
conforme a Fig. 40. Nesse caso não há mais portadores de carga (elétrons
livres no caso de canal N) para a condução da fonte para o dreno. Esse valor
de VGS é, portanto, a tensão limite do dispositivo, VGScorte. Essa tensão é
chamada, em inglês, de pinch-off voltage e é, em geral, denotada por VP.

Figura 40 – Representação de um JFET de canal

N com a tensão VGS tal que eliminou o cruzamento
de cargas pelo canal na região perto do terminal
de porta.

O funcionamento do dispositivo pode ser visto através da polarização

típica utilizada em circuitos com JFET das Figs. 39 e 40. A polarização (DC)
das fontes de tensão VDS e VGS é aquela normalmente utilizada numa situação
onde se busca uma amplificação do sinal de tensão (AC) aplicado à porta e
extraído no dreno.

8.3 - Característica de Transferência

A característica de transferência é um gráfico da corrente de dreno ID em

função da tensão entre a porta e a fonte, VGS, para um valor constante da
tensão ente o dreno e a fonte, VDS. A característica de transferência pode ser
obtida diretamente a partir de medidas da operação do dispositivo ou
desenhada a partir das características de dreno.
Uma característica de transferência IDS x VGS quadrática (parabólica)
pode ser visualizada na Fig. 41. O valor máximo de IDS é designado IDSS e
ocorre para VGS = 0. Note que há um valor de VGS negativo, VGS = -VP, em que
a corrente é praticamente zero.

Fig. 41 - Curva Típica de Entrada IDS × VGS.

A relação que descreve a curva de entrada, representada na Fig. 41 e

muito utilizada na polarização do JFET, é dada por:

2
 V 
(26) I DS = I DSS  1 − GS  .
 VP 

Esta relação é válida na região de saturação (de amplificação) e fornece

a corrente IDS de polarização em função de IDSS (corrente de saturação para
VGS = 0) e da tensão de estrangulamento (pinch-off) VP. Note que, num JFET
de canal N, as tensões VGS e VP são ambas negativas, enquanto IDS e IDSS são
positivas.
A característica de saída ID × VDS de um JFET - canal N típico pode ser
vista na Fig. 42. Para valores pequenos de VDS há uma região ôhmica (linear),
em que a resistência é função do valor de VGS . A tensão VD,SAT,bem como a
corrente de saturação, depende da tensão negativa VGS aplicada à porta. Para
cada VGS, a corrente de dreno satura a partir de certo valor VDS > VD,SAT. A
região de saturação é aquela normalmente empregada na amplificação.
 Fig. 42 - Característica de saída ID x VDS típica de
um JFET - canal N.

A terceira região é a conhecida região de ruptura, em que a corrente de

dreno pode crescer perigosamente. O comportamento apresentado na Fig. 42
pode ser entendido observando novamente as Figs. 39 e 40. A aplicação de
VGS negativa ocasiona uma constrição ou fechamento do canal de condução
entre o dreno e a fonte. Este fechamento modula a resistência do canal. A
região de depleção (tracejada na Fig. 39) avança para dentro do canal e pode
até fechá-lo completamente, quando a tensão negativa VGS atingir um valor de
pinch-off (Vp) . Após este ponto, a corrente de dreno ID não aumenta mais
fortemente com um aumento de VDS.
Observe que a tensão de entrada VGS aplicada no dispositivo é negativa.
Desta forma, a junção PN (porta e canal) opera no modo reverso, dando uma
característica de alta impedância de entrada. Devido ao fato de a porta ser
altamente dopada (P+), a “invasão” da camada de depleção avança para o
lado N, fechando o canal, à medida que se aplica uma tensão VGS mais
negativa.
 8.4- Características de Fabricação de JFETs

Antes de analisarmos alguns circuitos baseados em FETs, convém olhar

sua faixa de parâmetros tais como IDSS e VP, bem como o “espalhamento” entre
dispositivos com o mesmo tipo nominal para se ter uma melhor idéia sobre o
FET. Muitas das características dos FETs mostram grande variação em torno
de seus valores médios e esse é um fato que o projeto de um circuito que usa
esse tipo de dispositivo deve levar em conta. Por exemplo, o VP ou tensão VGS
de corte, do BF245B (FET mais comum comercialmente) pode estar entre -0,5
a -8 V, enquanto que a corrente de dreno máxima IDSS varia entre 12 e 25 mA.
Por outro lado, como os JFETs tem características que são muito boas,
como a alta impedância de entrada e o controle da corrente por tensão, ele é a
escolha da maioria dos projetos de circuito transistorizados e muito esforço
deve ser feito no desenvolvimento do projeto para reduzir a dependência do
circuito das características individuais do dispositivo. De outro modo, um bom
projeto de circuito com FET é aquele em que o transistor pode ser trocado por
outro do mesmo tipo/nome sem, no entanto, alterar as características do
projeto em si.

8.5- Circuitos básicos com FETs

8.5-1. Fontes de corrente

Os JFET são usados como fontes de corrente dentro de circuitos

integrados, particularmente em amplificadores operacionais e algumas vezes
em projetos discretos, ou seja, não integrados. A fonte de corrente mais
simples está mostrada na Fig. 43 (a). Do gráfico das características de ID × VDS
(Fig. 42) pode-se ver que a corrente de dreno é praticamente constante em
uma faixa razoavelmente grande de tensões entre dreno e fonte, desde que
VDS > VD,SAT.
 (a) (b)
Figura 43 – (a) Circuito de uma fonte de corrente
utilizando um JFET de canal N. (b) Diagrama
básico da auto-regulação.

O projeto desse circuito é extremamente simples, o circuito pode ser

utilizado, por exemplo, para um regulador de corrente para diodos que são
utilizados como sensores de temperatura.

8.5-2. Fonte com Auto-Regulação

É uma variação do circuito anterior e permite que a corrente que passa

pela carga se ajuste automaticamente. Esse circuito está representado na Fig.
43(b). O resistor de auto regulação R eleva o potencial da fonte pelo valor ID.R
e esse será o valor de VGS. Uma eventual aumento de R provocaria uma
redução de ID, isso por sua vez diminui o valor absoluto de VGS, elevando
novamente ID, mantendo-o praticamente inalterado. Essa característica é
importante em um projeto de fonte de corrente. Por outro lado, se por algum
motivo ID aumentar, VGS também aumenta, reduzindo então ID. Perceba que o
resistor de auto-regulação é importante para que o projeto do circuito da fonte
seja mais ou menos independente das características individuais do JFET
escolhido.

8.5-3. Amplificadores com JFETs

O resistor de auto-regulação da Fig. 43(b) tem um papel fundamental no

desenvolvimento de circuitos amplificadores. Na Fig. 44, esse tipo de resistor é
representado por Rs.
 (a) (b) (c)
Fig. 44 – Circuitos básicos de amplificadores ac
com JFET.

Nesse circuito, a tensão de entrada é aplicada ao amplificador através

de um capacitor de desacoplamento, C. A idéia desse capacitor, como o nome
diz, é desacoplar a tensão contínua que existe na porta do FET da tensão
alternada da entrada do amplificador. Com isso, na porta do FET haverá uma
tensão que é a soma dos potenciais da entrada com o potencial contínuo de
polarização da porta: VGS = VG + vin. O potencial na porta do FET varia a tensão
VGS que, por sua vez, faz variar a corrente de dreno. Ao variar a corrente de
dreno, a tensão na saída, que é proporcional ao produto ID.RD, também vai
variar, porém amplificada por um certo valor. Além disso, essa tensão vai variar
em torno de um valor constante, definido pela polarização da porta e pelo
resistor RD. A fim de que a tensão de saída varie em torno do zero novamente
é necessário a ligação, em série com a saída, de um capacitor de
desacoplamento.
A ausência de corrente de porta torna a transcondutância (razão entre a
corrente de saída pela tensão de entrada) o parâmetro natural de ganho para
os FETs. A transcondutância de um FET pode ser estimada a partir da sua
curva característica, tomando a inclinação da curva de transferência ID × VGS
(Fig. 4). A transcondutância depende da corrente de dreno e é dada por:

(27) g m ( I D ) = i D / v GS .
 Os valores das quantidades g, i e v, são na verdade pequenas variações
em torno dos seus valores médios. De outro modo, gm é a derivada da curva
ID×VGS:

2 I DSS  VGS 
(28) gm =  1 −  .
VP  VP 

Dessas quantidades pode-se obter o ganho de tensão do amplificador:

(29) A = v D / v GS = − R D i d / v GS = g m R D .

Tipicamente, os FETs têm transcondutâncias da ordem de 1/10-6 Ω-1 em

poucos miliampères. Como gm depende da corrente de dreno, haverá algumas
variações no ganho ou não linearidades na forma da onda, na medida em que
a corrente de dreno varia.
Vamos considerar o circuito da Fig. 44(c), chamado de amplificador de
fonte comum, com um resistor de dreno de 5 kΩ e uma fonte de tensão de 10
V. Um JFET típico tem g de 2 mS (S ≡ 1/Ω), se ele trabalhar com uma corrente
de dreno de 1 mA, resulta num ganho de -10 no amplificador, ou seja, se na
entrada tivermos 0,1 V, na saída o amplificador dará -1V. Lembrando sempre
que essa tensão é alternada.
Exercícios
Nos exercícios a seguir, considere que o JFET com as seguintes
características básicas: VP = -4 V e IDSS = 10 mA.

1. (a) Para os seguintes valores de VGS determine ID: VGS = -1V, -2V, -3V, -4V,
-5, -6V . (b) Essas corrente de dreno são válidas para que faixa de VDS?

2. Determine os valores que representam a função gm(VGS) para o JFET do

problema.

3. Projete uma fonte de corrente para alimentar um diodo com uma corrente
de 5 mA. Estabeleça a tensão VGS usando um divisor de tensões.

4. Se a corrente de fuga da porta (IGSS) de um JFET for IGSS = 5 pA em 20 V,

qual a impedância de entrada desse dispositivo?

5. No circuito da figura ao lado

RG1 e RG2 formam um divisor de
tensões para a polarização da
porta do JFET. Considerando VDD
= 30 V e se VGS = -1 V, qual a
corrente de dreno? Considere RD
= 2,2 kΩ e RS = 220 Ω.

6. (a) Qual deve ser a relação RG1/RG2 para que VGS = -1 V? (b) Considerando
que a corrente pelos resistores RG1 e RG2 seja em torno de ID/1000, quais
devem ser os valores de RG1 e RG2 ?