Escolar Documentos
Profissional Documentos
Cultura Documentos
Fontes Chaveadas
Fontes Chaveadas
J. A. Pomilio
P+ + + + + + + _ _ + + _ _ _ _ _ _N _
++++++++ _ _ +
++++++++ _ _
+
++++++++ _ _
+
++++++++ _ _ +
+ _
_
+
+ _
+ _
+
_
_ _ _ _ _ _
_ _ _ _ _ _
Anodo
Catodo
_ _ _ _ _ _
_ _ _ _ _ _
Difuso
Potencial
0
1u
1-1
J. A. Pomilio
1-2
J. A. Pomilio
O retorno da corrente a zero, aps o bloqueio, devido sua elevada derivada e ao fato
de, neste momento, o diodo j estar desligado, uma fonte importante de sobretenses
produzidas por indutncias parasitas associadas aos componentes por onde circula tal
corrente. A fim de minimizar este fenmeno foram desenvolvidos os diodos soft-recovery,
nos quais esta variao de corrente suavizada, reduzindo os picos de tenso gerados.
trr
t1
dir/dt
t3
dif/dt
iD
Anodo
P+
10e19 cm-3
10 u
Qrr
i=Vr/R
Vfp
Von
t4 t5
vD
N
_
10e14 cm-3
Depende
da tenso
-Vr
Vrp
t2
+Vr
vi
N+
10e19cm-3
vD
250 u
-Vr
substrato
vi
iD
R
Catodo
1-3
J. A. Pomilio
barreira de potencial (tipicamente de 0,3V). A regio N tem uma dopagem relativamente alta,
a fim de reduzir as perda de conduo, com isso, a mxima tenso suportvel por estes diodos
de cerca de 100V.
A aplicao deste tipo de diodos ocorre principalmente em fontes de baixa tenso, nas
quais as quedas sobre os retificadores so significativas.
contato
retificador
SiO2
Al
contato
hmico
Al
N+
Tipo N
Substrato tipo P
Figura 1.3 Diodo Schottky construdo atravs de tcnica de CIs.
Vcc
J2
N+
N-
J1
N+
Vb
B
Rb
1-4
J. A. Pomilio
E
N+ 10e19 cm-3
10e16 cm-3
10 u
5 a 20 u
C
N-
10e14 cm-3
50 a 200 u
B
E
N+
10e19 cm-3
250 u (substrato)
C
Figura 1.5. Estrutura interna de TPB e seu smbolo
O uso preferencial de TBP tipo NPN se deve s menores perdas em relao aos PNP,
o que ocorre por causa da maior mobilidade dos eltrons em relao s lacunas, reduzindo,
principalmente, os tempos de comutao do componente.
1.3.2 Limites de tenso
A tenso aplicada ao transistor encontra-se praticamente toda sobre a juno J2 a qual,
tipicamente, est reversamente polarizada. Existem limites suportveis por esta juno, os
quais dependem principalmente da forma como o comando de base est operando, conforme
se v nas figuras 1.6 e 1.7.
Com o transistor conduzindo (Ib>0) e operando na regio ativa, o limite de tenso Vce
Vces o qual, se atingido, leva o dispositivo a um fenmeno chamado de primeira ruptura.
http://www.dsce.fee.unicamp.br/~antenor
1-5
J. A. Pomilio
Ic
Ic
Ib>0
Vcbo
Ic
Ib=0
Vces
Vceo
Ib<0
segunda ruptura
primeira ruptura
Ib4
Ib3
Ib2
Ib<0
Ib1
Ib=0
Vces
Vceo
Vce
Vcbo
Ib4>Ib3>Ib2>Ib1>0
Figura 1.7 Caracterstica esttica de transistor bipolar.
1.3.3 rea de Operao Segura (AOS)
A AOS representa a regio do plano Vce x Ic dentro da qual o TBP pode operar sem
se danificar. A figura 1.8 mostra uma forma tpica de AOS.
http://www.dsce.fee.unicamp.br/~antenor
1-6
log Ic
Ic max
J. A. Pomilio
1 us
10 us
100 us
A
Ic DC
C
D
log Vce
Figura 1.8. Aspecto tpico de AOS de TBP
A: Mxima corrente contnua de coletor
B: Mxima potncia dissipvel (relacionada temperatura na juno)
C: Limite de segunda ruptura
D: Mxima tenso Vce
medida que a corrente se apresenta em pulsos (no-repetitivos) a rea se expande.
Para pulsos repetitivos deve-se analisar o comportamento trmico do componente para
se saber se possvel utiliz-lo numa dada aplicao, uma vez que a AOS, por ser definida
para um nico pulso, uma restrio mais branda. Esta anlise trmica feita com base no
ciclo de trabalho a que o dispositivo est sujeito, aos valores de tenso e corrente e
impedncia trmica do transistor, a qual fornecida pelo fabricante.
1.3.4 Regio de quase-saturao
Consideremos o circuito mostrado na figura 1.9, e as curvas estticas do TBP al
indicadas.
Quando Ic cresce, Vce diminui, dada a maior queda de tenso sobre R. medida que
Vce se reduz, caminha-se no sentido da saturao.
Os TBP apresentam uma regio chamada de quase-saturao gerada, principalmente,
pela presena da camada N- do coletor.
semelhana da carga espacial armazenada nos diodos, nos transistores bipolares
tambm ocorre estocagem de carga. A figura 1.10 mostra a distribuio de carga esttica no
interior do transistor para as diferentes regies de operao.
Na regio ativa, J2 est reversamente polarizada e ocorre uma acumulao de eltrons
na regio da base. Quando se aproxima da saturao, J2 fica diretamente polarizada, atraindo
lacunas da base para o coletor. Tais lacunas associam-se a eltrons vindos do emissor e que
esto migrando pelo componente, criando uma carga espacial que penetra a regio N-. Isto
representa um "alargamento" da regio da base, implicando na reduo do ganho do
transistor. Tal situao caracteriza a chamada quase-saturao. Quando esta distribuio de
carga espacial ocupa toda a regio N- chega-se, efetivamente, saturao.
http://www.dsce.fee.unicamp.br/~antenor
1-7
saturao
J. A. Pomilio
quase-saturao
Ic
R
Vcc/R
Ib
regio ativa
Vcc
Vce
corte
Vcc
Vce
Base
N-
P
quasesaturao
saturao
Emissor
N+
e-
regio ativa
base virtual
http://www.dsce.fee.unicamp.br/~antenor
1-8
J. A. Pomilio
Para uma tenso Vce elevada, a largura da regio de transio de J2 que penetra na
camada de base maior, de modo a reduzir a espessura efetiva da base, o que leva a um
aumento do ganho.
ganho de corrente
Vce = 2V (125 C)
Vce = 400 V (25 C)
Vce = 2 V (25 C)
log Ic
Figura 1.11 Comportamento tpico do ganho de corrente em funo da tenso Vce, da
temperatura e da corrente de coletor.
1.3.6 Caractersticas de chaveamento
As caractersticas de chaveamento so importantes pois definem a velocidade de
mudana de estado e ainda determinam as perdas no dispositivo relativas s comutaes, que
so dominantes nos conversores de alta freqncia. Definem-se diversos intervalos
considerando operao com carga resistiva ou indutiva. O sinal de base, para o desligamento
, geralmente, negativo, a fim de acelerar o bloqueio do TBP.
a) Carga resistiva
A figura 1.12 mostra formas de onda tpicas para este tipo de carga. O ndice "r' se
refere a tempos de subida (de 10% a 90% dos valores mximos), enquanto "f" relaciona-se
aos tempos de descida. O ndice "s" refere-se ao tempo de armazenamento e "d" ao tempo de
atraso.
1-9
J. A. Pomilio
100%
90%
Sinal de base
10%
ton=ton(i)
td=tdi
toff=toffi
ts=tsi
tfi
tri
90%
Corrente de coletor
10%
toff(v)
ton(v)
tdv
tsv
tfv
trv
+Vcc
90%
Tenso Vce
10%
Vce(sat)
CARGA RESISTIVA
http://www.dsce.fee.unicamp.br/~antenor
1-10
J. A. Pomilio
b.2) Bloqueio
Com a inverso da tenso Vbe (e de Ib), inicia-se o processo de desligamento do TBP.
Aps tsv comea a crescer Vce. Para que o diodo conduza preciso que Vce>Vcc. Enquanto
isto no ocorre, Ic=Io. Com a entrada em conduo do diodo, Ic diminui, medida que Id
cresce (tfi).
Alm destes tempos definem-se outros para carga indutiva:
tti: (tail time): Queda de Ic de 10% a 2%
tc ou txo: intervalo entre 10% de Vce e 10% de Ic
Vb
Io
Lcarga
Df
td
Ic
Io
R
carga
Vcc
Vce
tsv
tti
Vcc
Ic
Vce
http://www.dsce.fee.unicamp.br/~antenor
1-11
J. A. Pomilio
Io
log Ic
Lcarga
Df
sem amaciador
Io
Cs
R
carga
Vcc
Ic
Cs
Vcc
Vcs
log Vce
Vce
Ds
Rs
Vcc
Ic
Io
Vce
Ic
Vcc
Vce
Io.Vcc
trv
Figura 1.15. Formas de onda no desligamente sem e com o circuito amaciador.
O valor de Rs deve ser tal que permita toda a descarga de Cs durante o mnimo tempo
ligado do TBP e, por outro lado, limite o pico de corrente em um valor inferior mxima
corrente de pico repetitiva do componente. Deve-se usar o maior Rs possvel.
b) Entrada em conduo: Objetivo: reduzir Vce e atrasar o aumento de Ic (figura 1.16)
No circuito sem amaciador, aps o disparo do TBP, Ic cresce, mas Vce s se reduz
quando Df deixar de conduzir. A colocao de Ls provoca uma reduo de Vce, alm de
reduzir a taxa de crescimento de Ic.
http://www.dsce.fee.unicamp.br/~antenor
1-12
J. A. Pomilio
Df
Ds
Ls
Rs
http://www.dsce.fee.unicamp.br/~antenor
1-13
J. A. Pomilio
Considerando o caso de uma topologia em ponte (ou meia ponte), como mostrado na
figura 1.18, quando o conjunto superior conduz, o inferior deve estar desligado. Deve-se
lembrar aqui que existem capacitncias associadas s junes dos transistores.
Quando o potencial do ponto A se eleva (pela conduo de T2) a juno B-C ter
aumentada sua largura, produzindo uma corrente a qual, se a base de T3 estiver aberta,
circular pelo emissor, transformando-se em corrente de base de T4, o qual poder conduzir,
provocando um curto-circuito (momentneo) na fonte.
A soluo adotada criar caminhos alternativos para esta corrente, por meio de
resistores, de modo que T4 no conduza.
Alm destes resistores, usual a incluso de um diodo reverso, de emissor para
coletor, para facilitar o escoamento das cargas no processo de desligamento. Alm disso, tal
diodo tem fundamental imporncia no acionamento de cargas indutivas, uma vez que faz a
funo do diodo de circulao.
T1
T2
capacitncias parasitas
i
T3
carga
T4
http://www.dsce.fee.unicamp.br/~antenor
1-14
J. A. Pomilio
dib/dt
Ib2
dib/dt
Ibr
Figura 1.20 Forma de onda de corrente de base recomendada para acionamento de TBP.
As transies devem ser rpidas, para reduzir os tempo de atraso. Um valor elevado
Ib1 permite uma reduo de tri. Quando em conduo, Ib2 deve ter tal valor que faa o TBP
operar na regio de quase-saturao. No desligamento, deve-se prover uma corrente negativa,
acelerando assim a retirada dos portadores armazenados.
Para o acionamento de um transistor nico, pode-se utilizar um arranjo de diodos para
evitar a saturao, como mostrado na figura 1.21.
Neste arranjo, a tenso mnima na juno B-C zero. Excesso na corrente Ib
desviado por D1. D3 permite a circulao de corrente negativa na base.
D1
D2
D3
Figura 1.21. Arranjo de diodos para evitar saturao.
1.4 MOSFET
1.4.1 Princpio de funcionamento (canal N)
O terminal de gate isolado do semicondutor por SiO2. A juno PN- define um
diodo entre Source e Drain, o qual conduz quando Vds<0. A operao como transistor ocorre
quando Vds>0. A figura 1.22 mostra a estrutura bsica do transistor.
Quando uma tenso Vgs>0 aplicada, o potencial positivo no gate repele as lacunas
na regio P, deixando uma carga negativa, mas sem portadores livres. Quando esta tenso
atinge um certo limiar (Vth), eltrons livres (gerados principalmente por efeito trmico)
presentes na regio P so atrados e formam um canal N dentro da regio P, pelo qual torna-se
possvel a passagem de corrente entre D e S. Elevando Vgs, mais portadores so atrados,
http://www.dsce.fee.unicamp.br/~antenor
1-15
J. A. Pomilio
ampliando o canal, reduzindo sua resistncia (Rds), permitindo o aumento de Id. Este
comportamento caracteriza a chamada "regio resistiva".
Vdd
Vgs
G
+++++++++++++++
N+
-Id
- - - - - - - - - - - - - - - -- - - - - - - - - - - - - - - - - - - - - -- - - - - ---------------- - - - - - - -- - - --
-Id
P
N-
N+
Smbolo
D
SiO2
metal
http://www.dsce.fee.unicamp.br/~antenor
1-16
J. A. Pomilio
Id
regio
resistiva Vgs3
Vgs2
regio ativa
Vgs1
Vdso
vgs3>Vgs2>Vgs1
Vds
A
B
C
D
1-17
J. A. Pomilio
conduo e Vds=Vdd. Quando Id=Io, Df desliga e Vds cai. Durante a reduo de Vds ocorre
um aparente aumento da capacitncia de entrada (Ciss) do transistor (efeito Miller), fazendo
com que a variao de Vgs se torne muito mais lenta (em virtude do "aumento" da
capacitncia). Isto se mantm at que Vds caia, quando, ento, a tenso Vgs volta a aumentar,
at atingir Vgg.
Na verdade, o que ocorre que, enquanto Vds se mantm elevado, a capacitncia que
drena corrente do circuito de acionamento apenas Cgs. Quando Vds diminui, a capacitncia
dentre dreno e source se descarrega, o mesmo ocorrendo com a capacitncia entre gate e
dreno. A descarga desta ltima capacitncia se d desviando a corrente do circuito de
acionamento, reduzindo a velocidade do processo de carga de Cgs, o que ocorre at que Cgd
esteja descarregado.
Vgg
V+
Io
Vgs
Df
V+
Vth
Cgd
Id=Io
Id
Vds
Vdd
Cds
Rg
Vds on
td
Vgs
Vds
Vgg
Cgs
Id
CARGA INDUTIVA
Figura 1.25 Formas de onda na entrada em conduo de MOSFET com carga indutiva.
Os manuais fornecem informaes sobre as capacitncias operacionais do transistor
(Ciss, Coss e Crss), mostradas na figura 1.26, as quais se relacionam com as capacitncias do
componente por:
Ciss = Cgs + Cgd , com Cds curto-circuitada
Crs = Cgd
Coss ~ Cds + Cgd
http://www.dsce.fee.unicamp.br/~antenor
1-18
C (nF)
J. A. Pomilio
C (nF)
Ciss
Cgs
3
Coss
Cds
2
1
Crss
0
Cgd
0
0
10
20
30
40 Vds (V)
10
20
30
40
Vds (V)
1-19
J. A. Pomilio
Gate (porta)
Emissor
N+
J3
N+
C
J2
N-
E
N+
J1
P+
Coletor
SiO2
metal
http://www.dsce.fee.unicamp.br/~antenor
1-20
J. A. Pomilio
http://www.dsce.fee.unicamp.br/~antenor
1-21
J. A. Pomilio
T
E
L
D
vo
Vo
vo
E
Vo
Figura 2.1 Conversor abaixador de tenso e forma de onda da tenso aplicada ao filtro de
sada.
2-1
J. A. Pomilio
vp
vc
vp
vo
vo
vc
Vo
0V
10V
0V
0s
0.2ms
0.4ms
0.6ms
0.8ms
1.0ms
6.0V
4.0V
2.0V
0V
0Hz
50KHz
100KHz
150KHz
200KHz
J. A. Pomilio
vo
Vo
0
t1
t2
t3
6.0V
4.0V
2.0V
0V
0Hz
50KHz
100KHz
150KHz
200KHz
2-3
J. A. Pomilio
Imax
Io
Imin
t
vo
E
0
t
Figura 2.7. Formas de onda de corrente e da tenso instantnea de sada com controlador
MLC.
A obteno de um sinal MLC pode ser conseguida com o uso de um comparador
com histerese, atuando a partir da realimentao do valor instantneo da corrente. A
referncia de corrente dada pelo erro da tenso de sada (atravs de um controlador
integral). A figura 2.8 ilustra este sistema de controle.
possvel ainda obter um sinal MLC com freqncia fixa caso se adicione ao sinal
de entrada do comparador uma onda triangular cujas derivadas sejam maiores do que as do
sinal de corrente. Assim os limites reais da variao da corrente sero inferiores ao
estabelecido pelo comparador.
Em princpio o controle por histerese poderia ser aplicado diretamente tenso de
sada. No entanto isto poderia causar sobrecorrentes excessivas em situaes transitrias.
2-4
J. A. Pomilio
+
Vo
io
sensor de
corrente
sinal sincronizador
i*
comparador
com histerese
vo
I
v* referncia de tenso
integrador
2-5
J. A. Pomilio
Vo
vo
E
integrador
vi
Q
fc
clock
comparador Ci
vi
+
+
v*
referncia
v*
Rf
2-6
J. A. Pomilio
clock
+
vo
Vo
vo
E
v*
clock
fc
S&H
integrador
comparador
I
+
+
vo
v*
referncia
2.6 Referncias
[2.1] K. M. Smedley and S. Cuk: One-Cycle Control of Switching Converters. Proc. of
PESC 91, pp. 888-896.
[2.2] E. Santi and S. Cuk: Modeling of One-Cycle Controlled Switching Converters.
Proc. of INTELEC 92, Washington, D.C., USA, Oct. 1992.
[2.3] W. Tang and F. C. Lee: Charge Control: Modeling, Analysis and Design. Proc. of
VPEC Seminar, 1992, Blacksbourg, USA.
2-7
J. A. Pomilio
3.1
io
T
iD
+
Ro
Vo
D
Io
http://www.dsce.fee.unicamp.br/~antenor
(3.1)
3-1
Conduo contnua
Conduo descontnua
tT
J. A. Pomilio
Io
tT
i
t2
tx
o Io
iD
T
E
E
Vo
Vo
Figura 3.2 Formas de onda tpicas nos modos de conduo contnua e descontnua
vL
V1
A1
t1
A2
V2
(3.2)
i o (E Vo) t T (E Vo)
=
=
2
2 L
2 L
(3.3)
3-2
J. A. Pomilio
(E Vo) t T = Vo ( t T t x )
(3.4)
Vo
=
E 1 t x
(3.5)
i omax
2
i omax =
(E Vo) t T
L
(3.6)
(3.7)
E
2 L Io
1+
E 2
(3.8)
==>
Vo
E 2
=
E
2 L Io + E 2
(3.9)
L Io
E
(3.10)
(3.11)
1 1 8 K
2
(3.12)
3-3
J. A. Pomilio
sempre contnua e a tenso de sada no alterada pela corrente, ou seja, tem-se uma boa
regulao, mesmo em malha aberta.
1
Cond. descontnua
0.75
K=.01
Vo/E
K=.1
K=.05
0.5
0.25
Cond. contnua
0
0.2
0.4
0.6
0.8
Cond. contnua
0.8
=0,6
0.6
Vo/E
Cond. descontnua
0.4
=0,4
=0,2
0.2
0
=0,8
Io
E.
8L
Figura 3.5 Caracterstica de sada do conversor abaixador de tenso nos modos contnuo e
descontnuo.
3.1.3 Dimensionamento de L e de C
Da condio limite entre o modo contnuo e o descontnuo (I=2.Iomin) , tem-se:
I omin =
( E Vo)
2 L
(3.14)
E (1 )
2 Iomin
(3.15)
Quanto ao capacitor de sada, ele pode ser definido a partir da variao da tenso
admitida, lembrando-se que enquanto a corrente pelo indutor for maior que Io (corrente na
carga, suposta constante) o capacitor se carrega e, quando for menor, o capacitor se
descarrega, levando a uma variao de tenso Vo.
Q =
1 t T t T I I
=
2 2
2 2
8
http://www.dsce.fee.unicamp.br/~antenor
(3.16)
3-4
J. A. Pomilio
A variao da corrente :
Io =
(E Vo) t T E (1 )
=
L
L
(3.17)
Q 2 E (1 )
=
8 L Co
Co
(3.18)
Logo,
Co =
Vo (1 ) 2
8 L Vo
(3.19)
ii
iT
io
+
Ro
vT Co
Vo
E t T (Vo E)( t T )
=
L
L
(3.20)
Vo =
E
1
(3.21)
http://www.dsce.fee.unicamp.br/~antenor
3-5
J. A. Pomilio
Conduo desconttnua
tT
Ii
tT
t2 tx
ii
Ii
Io i D
Io
iT
Vo
vT
E
0
Vo
E
0
1 tx
1 tx
(3.22)
E2 2
2 L Io
(3.23)
http://www.dsce.fee.unicamp.br/~antenor
(3.24)
3-6
J. A. Pomilio
1 1 8 K
2
(3.25)
K=.01
40
30
Vo/E
cond. descontnua
K=.02
20
K=.05
10
0
0.2
0.4
0.6
0.8
Figura 3.8 Caracterstica esttica do conversor elevador de tenso nos modos de conduo
contnua e descontnua, para diferentes valores de K.
10
cond. contnua
Vo/E
=.8
cond.
4 descontnua
=.6
=.4
=.2
0.04
0.08
Io
0.12
0.16
0.2
E.
8.L
Ii E t T Vo (1 )
=
=
2
2 L
2 L
http://www.dsce.fee.unicamp.br/~antenor
(3.26)
3-7
Io =
J. A. Pomilio
Ii ( t T ) E (1 )
=
2
2 L
L min =
(3.27)
E (1 )
2 Io(min)
(3.28)
Io(max)
Vo
(3.29)
vT
iT
iD
Co
iL
Ro Vo
+
E
1
http://www.dsce.fee.unicamp.br/~antenor
(3.30)
(3.31)
3-8
Conduo contnua
Conduo descontnua
tT
J. A. Pomilio
tT
i
t2 tx
Io i D
Io
iT
E+Vo
vT
E+Vo
(a)
(b)
E
1 tx
(3.32)
E tT
L
(3.33)
Ii max t T
2
(3.34)
Io Vo
E
(3.35)
http://www.dsce.fee.unicamp.br/~antenor
3-9
Vo =
J. A. Pomilio
E2 2
2 L Io
(3.36)
E2 2
2 L
(3.37)
(3.38)
1 1 8 K
2
(3.39)
K=.01
40
cond. descontnua
30
Vo/E
20
K=.02
10
K=.05
0.2
0.4
0.6
0.8
http://www.dsce.fee.unicamp.br/~antenor
3-10
J. A. Pomilio
cond. contnua
Vo/E
=.8
cond.
descontnua
0
0.04
=.6
=.4
=.2
0.08
Io
0.12
0.16
0.2
E.
8.L
L min =
E (1 )
2 Io(min)
(3.40)
(3.41)
Io(max)
Vo
(3.42)
http://www.dsce.fee.unicamp.br/~antenor
3-11
J. A. Pomilio
V
+ C1 -
I L1
L1
I L2
L2
C1
Ro
Co
Vo
+
Conduo contnua
Conduo descontnua
i L1
L1
I1
Ix
i
i L2
L2
I2
vC1
-Ix
t2
tT
V1
tx
tT
http://www.dsce.fee.unicamp.br/~antenor
3-12
J. A. Pomilio
I L 2 t T = I L1 ( t T )
(3.43)
I L1 E = I L 2 Vo
(3.44)
E
1
(3.45)
Vo =
C1
2VC1
V
tT
C1
(3.46)
No condio limite:
Io = I L 2 = C1
C1min =
2 (E + Vo)
tT
Io(max) (1 )
2 E
(3.47)
(3.48)
3.4.2 Dimensionamento de L1
Considerando C1 grande o suficiente para que sua variao de tenso seja
desprezvel, L1 deve ser tal que no permita que iL1 se anule. A figura 3.17 mostra a
corrente por L1 numa situao crtica.
E=
L 1 I L1max
tT
Ii = I L1 =
I L1max
2
http://www.dsce.fee.unicamp.br/~antenor
(3.49)
(3.50)
3-13
J. A. Pomilio
E+Vo
+
L1
L1
L1max
E tT
2 Ii
L1min =
E (1 )
2 Io(min)
(3.51)
(3.52)
3.4.3 Clculo de L2
Analogamente anlise anterior, obtm-se para L2:
L 2 min =
E
2 Io(min)
(3.53)
(3.54)
http://www.dsce.fee.unicamp.br/~antenor
3-14
+ E i L1
L1
J. A. Pomilio
C1
+ E D
i L2
L1
Co
L2
C1
Vo
E
Vo
Co
L2
Ro
Ro
(a)
(b)
- Vo +
i L2
T
L2
C1
L2
C1
+
E
L1
Co
Vo
L1
Ro
i L1
(a)
Co
Vo
Ro
(b)
3-15
J. A. Pomilio
N1
L1
E
C1
T
N2
L2
C2
V1
V2
Co
Vo
N2 E
N1 (1 )
(3.55)
O balano de carga deve se verificar para C1 e C2. Com N1=N2, C1=C2, tendo o
dobro do valor obtido pelo mtodo de clculo indicado anteriormente no circuito sem
isolao. Para outras relaes de transformao deve-se obedecer a N1.C1=N2.C2, ou
V1.C1=V2.C2.
Note que quando T conduz a tenso em N1 V C1=E (em N2 tem-se V C1.N2/N1).
Quando D conduz, a tenso em N2 V C2=Vo (em N1 tem-se V C2.N1/N2). A corrente
pelos enrolamentos no possui nvel contnuo e o dispositivo comporta-se, efetivamente,
como um transformador.
3.7.2 Conversor fly-back (derivado do abaixador-elevador)
O elemento magntico comporta-se como um indutor bifilar e no como um
transformador. Quando T conduz, armazena-se energia na indutncia do "primrio" (no
campo magntico) e o diodo fica reversamente polarizado. Quando T desliga, para menter a
continuidade do fluxo, o diodo entra em conduo, e a energia acumulada no campo
magntico enviada sada. A figura 3.21 mostra o circuito.
Note-se que as correntes mdias nos enrolamentos no so nulas, levando
necessidade de colocao de entreferro no "transformador".
D
T
L1
Co
Vo
N1 N2
Figura 3.21 Conversor fly-back
A tenso de sada, no modo contnuo de conduo, dada por:
Vo =
N2 E
N1 (1 )
http://www.dsce.fee.unicamp.br/~antenor
(3.56)
3-16
J. A. Pomilio
D2
+
D3
Co
Vo
.
N1 N2 N3
Figura 3.22 Conversor forward
Para garantir a desmagnetizao do ncleo a cada ciclo, o conversor opera sempre
no modo descontnuo.
Existe um mximo ciclo de trabalho que garante a desmagnetizao do
transformador (tenso mdia nula), o qual depende da relao de espiras existente. A figura
3.23 mostra o circuito equivalente no intervalo de desmagnetizao.
As tenses no enrolamento N1, respectivamente quando o transistor e o diodo D2
conduzem, so:
VN1 = E
0 t tT
VN1 =
T
E
D2
N1
.
.
E N2
N1
t T t t2
(3.57)
VN1
E
N2
A1
t2
tT
A2
E.N2/N1
A1=A2
http://www.dsce.fee.unicamp.br/~antenor
3-17
J. A. Pomilio
..
E
2 E
n
(3.58)
Vce1
I c1
T1
V1=E
..
.. ..
T2
I D1
D1
E/n
Co
+
Ro
.
E/n
I c2
I D2 D2
http://www.dsce.fee.unicamp.br/~antenor
3-18
J. A. Pomilio
V1 T1/D2 D1 T2/D1 D1
D2
D2
E
Ic1
Vce1
2E
io
Io
1
E/2
T1
E/2
T2
.
..
.
.
.
.
..
Co
+
Vo
http://www.dsce.fee.unicamp.br/~antenor
3-19
J. A. Pomilio
T1
T3
.
.
.
.
.
.
.
T2
T4
.
..
.
.
..
Co
+
Vo
.
.
(3.59)
Vr = R L Ii
Vo = Ro Io
(3.60)
Io = Ii (1 )
(3.61)
Vo =
http://www.dsce.fee.unicamp.br/~antenor
3-20
J. A. Pomilio
R L Io
R L Vo
=
1
(1 ) Ro
Vr =
E
Vo =
Vo
=
E
(3.62)
R L Vo
R L Vo
E
(1 )Ro
=
1
1 Ro (1 ) 2
(3.63)
(3.64)
R
(1 ) + L
Ro
2
40
Vo( d )
20
0.2
0.4
0.6
0.8
Io
E-Vr
Co
Ro
+
Vo
Vo( d )
2
0.2
0.4
0.6
0.8
3-21
CONVERSORES RESSONANTES
J. A. Pomilio
4. CONVERSORES RESSONANTES
Nas topologias em que as chaves semicondutoras comutam a corrente total da
carga a cada ciclo, elas ficam sujeitas a picos de potncia que colaboram para o "stress" do
componente, reduzindo sua vida til. Alm disso, elevados valores de di/dt e dv/dt so
potenciais causadores de interferncia eletromagntica (IEM).
Quando se aumenta a freqncia de chaveamento, buscando reduzir o tamanho dos
elementos de filtragem e dos transformadores, as perdas de comutao se tornam mais
significativas sendo, em ltima anlise, as responsveis pela freqncia mxima de
operao dos conversores. Dificilmente esta freqncia ultrapassa 50kHz para uma
potncia superior a 100W.
Por outro lado, caso a mudana de estado das chaves ocorra quando tenso e/ou
corrente por elas for nula, o chaveamento se faz sem dissipao de potncia.
Analisaremos a seguir algumas topologias bsicas que possibilitam tal comutao
no-dissipativa. A carga vista pelo conversor formada por um circuito ressonante e
uma fonte (de tenso ou de corrente). O dimensionamento adequado do par L/C faz com
que a corrente e/ou a tenso se invertam, permitindo o chaveamento dos interruptores em
situao de corrente e/ou tenso nulas, eliminando as perdas de comutao.
E/2
B
S2
E/2
D1
D2
+ vc B'
Lr
Cr
Vo
Co
Ro
(4.1)
http://www.dsce.fee.unicamp.br/~antenor
(4.2)
4-1
CONVERSORES RESSONANTES
J. A. Pomilio
Se D2 conduzir:
vAB = -E/2
vAB' = -(E/2+Vo)
(4.3)
(4.4)
Se D1 conduz:
vAB = E/2
vAB' = E/2+Vo
(4.5)
1
L r Cr
(4.6)
+ Vo
B
Figura 4.2. Circuito ressonante equivalente
i L ( t ) = I Lo cos[o ( t to)] +
V VCo
sin[ o ( t to)]
Zo
http://www.dsce.fee.unicamp.br/~antenor
(4.7)
(4.8)
4-2
CONVERSORES RESSONANTES
J. A. Pomilio
Lr
Cr
(4.9)
E
vC
2Vo
S2
iL
D2 t5
S1
-2Vo
to
D1
t4
t3
t2
t1
1/
1/s
A
Lr
E/2
B'
A
Lr
Cr
iL
Vo
E/2
B'
A
Lr
Cr
iL
Vo
E/2
B'
A
Lr
Cr
iL
Vo
E/2
Cr
iL
to a t1
t1 a t2
t3 a t4
t4 a t5
Vo
4-3
CONVERSORES RESSONANTES
J. A. Pomilio
Note que a entrada e a sada de conduo dos transstores e diodos ocorre quando
a corrente nula. Assim, no existe perda de chaveamento nos semicondutores. Por outro
lado, o pico de corrente pelos dispositivos implica num aumento das perdas de conduo.
s<
o
4.1.2 Modos de operao contnuo para o/2<
Atuando-se com freqncia de chaveamento na faixa o/2<s<o teremos uma
situao em que no ocorre descontinuidade da corrente, de modo que uma das
comutaes dissipativa. A figura 4.5. mostra as formas de onda de corrente pelo indutor
e tenso no capacitor neste modo de operao. Na figura 4.6. tem-se os circuitos
equivalentes em cada intervalo.
vC
iL
D1 S2
S1
to
t1 t2
D2
t3 t4
A
Lr
E/2
B'
A
Lr
Cr
iL
Vo
E/2
B'
A
Lr
Cr
iL
Vo
E/2
B'
A
Lr
Cr
iL
Vo
E/2
Cr
iL
to a t1
t1 a t2
t2 a t3
t3 a t4
Vo
http://www.dsce.fee.unicamp.br/~antenor
4-4
CONVERSORES RESSONANTES
J. A. Pomilio
D1
Vo
D1
t3 t4
B'
A
Lr
Cr
iL
S2
t1 t2
B'
E/2
D2
S1
to
Lr
vC
E/2
B'
A
Lr
Cr
iL
Vo
E/2
B'
A
Lr
Cr
iL
Vo
E/2
Cr
iL
to a t1
t1 a t2
t2 a t3
t3 a t4
Vo
Figura 4.7. Formas de onda para s>o e circuitos equivalentes em cada intervalo do
modo de operao.
Neste modo de operao possvel, adicionando-se capacitores entre os terminais
principais das chaves, obter-se comutao sob tenso nula, como mostra a figura 4.8.
Durante a conduo do interruptor (por exemplo, S1), o capacitor colocado em
paralelo a ele est, obviamente, descarregado. Quando a chave aberta, o capacitor se
carrega com a corrente da carga, at levar o diodo do ramo complementar (p.ex. D2)
conduo. No semi-ciclo seguinte, ao ser desligado o interruptor (S2), o diodo (D1) deve
entrar em conduo, o que acontecer aps a carga do capacitor conectado ao interruptor
que estava em conduo. Como a tenso de entrada constante, a carga de um capacitor
implica na descarga do outro. Assim, a energia armazenada nos capacitores no
dissipada, mas fica fluindo (idealmente) de um para outro.
A figura 4.9. mostra a caracterstica esttica do conversor. Os valores so
normalizados em relao aos seguintes valores base:
E
2
E
I base =
2 Zo
base = o
Vbase =
http://www.dsce.fee.unicamp.br/~antenor
(4.10)
4-5
CONVERSORES RESSONANTES
J. A. Pomilio
Io
i
S1
E/2
D1
S2
+ vc B'
B
E/2
C1
Lr
D2
Cr
C2
Vo
Co
Ro
i S1
i D2
vS1
vS2
E
Figura 4.8. Incluso de capacitores para obter comutaes sob tenso nula.
Io
10
Vo=0.4
Vo=0.4
Vo=0.9
0
0.5
1.5
s
o
4-6
CONVERSORES RESSONANTES
J. A. Pomilio
E/2
S2
Lo
B'
B
E/2
D1
Lr
Cr
Vo
Co
D2
Ro
Figura 4.10. Conversor ressonante com carga conectada em paralelo com o capacitor
Nesta topologia a carga conectada em paralelo com o capacitor do circuito
ressonante. A tenso sobre o capacitor retificada, filtrada e fornecida carga. possvel
usar transformador para isolar e escalonar a tenso de sada.
Para obter um modelo para o circuito, pode-se considerar que a corrente de sada
seja sem ondulao, o que razovel, considerando a elevada freqncia de chaveamento.
A tenso sobre o circuito ressonante, vAB ser igual a +E/2 caso conduzam S1 ou D1.
Quando conduzirem S2 e D2, a tenso ser -E/2.
Este conversor opera como uma fonte de tenso, podendo operar sem carga e
suportando uma larga variao na corrente de sada, mas no possui proteo contra
curto-circuito.
O circuito ressonante equivalente est mostrado na figura 4.11. e tem as seguintes
equaes (vlidas no intervalo entre t1 e t3):
E
VCo
2
i L ( t ) = Io + (I Lo Io) cos[o ( t t1)] +
sin[ o ( t t1)]
Zo
v C (t) =
E E
2 2
(4.11)
(4.12)
A
Lr
+
+ E/2
+
-
+ Io
vC
Cr
-
B
Figura 4.14. Circuito ressonante equivalente para conversor com carga em paralelo ao
capacitor.
Nos intervalos (to a t1) e (t3 a t4) as formas de onda tem uma evoluo linear.
http://www.dsce.fee.unicamp.br/~antenor
4-7
CONVERSORES RESSONANTES
J. A. Pomilio
E
2Zo
(4.13)
E
vC
E/2
i
Linear
Io
Linear
D1
S1
to t1
t2
t3 t4
t5
Figura 4.12. Formas de onda de corrente e tenso nos elementos ressonantes no modo de
operao descontnuo.
iL
iL
B'
A
Io
+
E/2
B'
t1 a t3
B'
Io
+
E/2
to a t1
Io
+
E/2
B'
E/2
t3 a t4
Io
+
v
t4 a t5
http://www.dsce.fee.unicamp.br/~antenor
4-8
CONVERSORES RESSONANTES
J. A. Pomilio
vC
iL
0
D2
S1
S2
D1
to t1
D2
t2 t3
t4
t5
Figura 4.14. Formas de onda de corrente pelo indutor e tenso no capacitor para
o/2<s<o
iL
iL
B'
to a t1
t1 a t2
B'
Io
+
E/2
B'
Io
+
E/2
iL
B'
Io
+
E/2
iL
E/2
t2 a t3
Io
+
v
t3 a t4
4-9
CONVERSORES RESSONANTES
iL
vC
S1
D1
to
J. A. Pomilio
D2
S2
t1 t2
t3 t4
Figura 4.16. Formas de onda de tenso no capacitor e corrente no indutor para s>
iL
iL
B'
to a t1
t1 a t2
B'
Io
+
E/2
B'
Io
+
E/2
iL
B'
Io
+
E/2
iL
E/2
Io
+
v
t2 a t3
t3 a t4
http://www.dsce.fee.unicamp.br/~antenor
4-10
CONVERSORES RESSONANTES
J. A. Pomilio
Vo
Io=0.4
4
Io=0.4
Io=0.8
0
0.2
0.4
0.6
0.8
1.2
1.4
Figura 4.18. Caracterstica esttica do conversor com carga conectada em paralelo com o
capacitor ressonante.
Io
S1
E/2
B
E/2
D1
S2
D2
iL
+
B'
Lr
Cr
Vo
Co
Ro
http://www.dsce.fee.unicamp.br/~antenor
4-11
s
o
CONVERSORES RESSONANTES
J. A. Pomilio
ressonante
Vo
vC
iL
linear
-Vo
to t1
D1
t2
S1
t3
S1
D2
S2
Figura 4.20. Formas de onda do conversor com carga em paralelo do tipo capacitiva
http://www.dsce.fee.unicamp.br/~antenor
4-12
CONVERSORES RESSONANTES
J. A. Pomilio
D1
E/2
+ vc -
Vo
S2
Co
Lr
D2
Cr
Ro
E/2
Da2
Figura 4.21. Circuito ressonante com carga em srie, com limitao de tenso
inclinao depende de Vo
vC
E/2
-E/2
S1
to
t1
S1 Da1
t2
t3
t4
Figura 4.22. Formas de onda com limitao da tenso sobre o capacitor ressonante
4.4.2 Controle por MLP
Torna-se possvel realizar um controle por Modulao de Largura de Pulso por
meio da interrupo do processo ressonante que envolve o capacitor no momento em que
sua tenso passa pelo zero. Isto feito pelo uso de chaves colocadas em paralelo com o
capacitor, as quais so fechadas no momento adequado, abrindo-se quando se deseja
concluir o processo ressonante. O circuito mostrado na figura 4.23.
A chave colocada junto ao capacitor deve ser bidirecional em tenso e corrente.
Seu acionamento ocorre quando a tenso atinge o zero, de modo que o circuito de
controle precisa monitorar esta tenso para saber o momento de ligar a chave auxiliar.
http://www.dsce.fee.unicamp.br/~antenor
4-13
CONVERSORES RESSONANTES
J. A. Pomilio
Na verdade, o controle no MLP puro, uma vez que a tenso de sada depende
tambm da durao do perodo de ressonncia. Fazendo-se com que este perodo seja
muito menor do que o perodo no qual se faz o controle MLP, obtm-se uma relao
razoavelmente linear entre o sinal de controle e a tenso de sada. A figura 4.24. mostra as
formas de onda do circuito.
Da1
S1
Saux
D1
E/2
Vo
S2
Co
Lr
D2
Cr
Ro
E/2
Da2
vC
iL
-E/2
t2'
to t1
S1 S1
Saux
t2
t3 t4 t5
S1 e Da1
Figura 4.24. Sinais de comando dos interruptores (traos superiores); corrente no indutor
e tenso no capacitor ressonante.
Em to o interruptor S1 ligado. Inicia-se a ressonncia entre Lr e Cr. O capacitor,
que estava carregado com uma tenso negativa -E/2, vai invertendo sua tenso. Quando
esta chega a zero, em t1, o interruptor auxiliar, Saux, entra em conduo, mantendo a
tenso sobre Cr em zero. A corrente por Lr cresce linearmente at que em t2 a chave
auxiliar aberta. A ressonncia entre Lr e Cr retomada, e a tenso cresce at o valor
E/2, no qual limitada. Quando o diodo de limitao da tenso entra em conduo
encerra-se a ressonncia e a corrente pelo indutor comea a cair linearmente, atingindo
zero em t3. S1 desligado sob corrente zero em t4. O semi-ciclo negativo se inicia com a
entra em conduo de S2, em t5.
http://www.dsce.fee.unicamp.br/~antenor
4-14
CONVERSORES RESSONANTES
J. A. Pomilio
..
.. .
..
..
..
..
.. .
..
Lr
ir
.
. . .
.
.
. .
Ch
Cr
vr
vo
Co
Carga
http://www.dsce.fee.unicamp.br/~antenor
4-15
CONVERSORES RESSONANTES
J. A. Pomilio
Para cada estgio, o circuito evolui como um RLC com as condies iniciais dadas
pela tabela 4.I, at o momento em que se estabelece a condio de comutao. Durante
cada estgio, a carga nos capacitores e a corrente pelo indutor so dadas por:
)
Qk ( t ) = Qk e ( t t k ) sin (t t k ) + + Con Vi
(4.14)
)
I k ( t ) = I k e ( t t k ) sin (t t k ) +
(4.15)
onde:
2 = 2o 2
1
2o =
L r Con
(4.16)
(4.17)
Lr
Rr
Cr
E
(a)
Lr
Rr
Lr
Rr
Cr
(c)
.
.
.
Co
Cr
(b)
Co
Lr
Rr
E
Cr
(d)
Rr
2 L r
(4.18)
Qk = Qk ( t k ) Con Vi
(4.19)
) 2 Q k + I k ( t k ) 2
2
Qk =
+ Q k
(4.20)
) 2 Qk 2o + I k ( t k )
2
Ik =
+ [I k ( t k )]
)2
)
2
2
I k = o Qk
tg() =
Q k
Qk + I k ( t k )
http://www.dsce.fee.unicamp.br/~antenor
(4.21)
(4.22)
4-16
tg() =
CONVERSORES RESSONANTES
J. A. Pomilio
I k ( t k )
(4.23)
Q k o2 + I k ( t k )
345 6
9 10 11 6 ESTADOS
i Co
vi
0s
vr
0.2ms
0.4ms
0.6ms
0.8ms
1.0ms
1.2ms
1.4ms
http://www.dsce.fee.unicamp.br/~antenor
4-17
CONVERSORES RESSONANTES
J. A. Pomilio
Carga Inicial
Qk(tk)
Corrente
inicial Ik(tk)
Con
Vi
Topologia
equivalente
Condio de Comutao
Inverso da tenso de
entrada em (t2)
Comutao do retificador
I 2(t3)=0
Inverso da tenso de
entrada em (t4)
Comutao do retificador
Q4(t5)=-Q3(t3)
Comutao do retificador
I 5(t6)=0
Fase no-repetitiva
1
Q1(t1)=0
I 1(t1)=0
Cr+Co
+E
Q2(t2)=Q1(t2)
I 2(t2)=I1(t2)
Cr+Co
-E
Q2 ( t 3 ) Ce
I 3(t3)=0
Cr
-E
Q4(t4)=Q3(t4)
I 4(t4)=I3(t4)
Cr
+E
Q5(t5)=-Q3(t3)
I 5(t5)=I4(t5)
Cr+Co
+E
Fase quase-estacionria
6
Qk 1( t k ) Ce
Cr
+E
Qk-1(tk)
I k-1(tk)
Cr+Co
+E
Qk-1(tk)
I k-1(tk)
Cr+Co
-E
Qk 1( t k ) Ce
Cr
-E
10
Qk-1(tk)
I k-1(tk)
Cr+Co
-E
11
Qk-1(tk)
I k-1(tk)
Cr+Co
+E
Onde Ce =
Comutao do retificador
Qk(tk+1)=-Qk-1(tk)
Inverso da tenso de
entrada em (tk+1)
Comutao do
retificador Ik(tk+1)=0
Comutao do retificador
Qk(tk+1)=-Qk-1(tk)
Inverso da tenso de
entrada em (tk+1)
Comutao do
retificador Ik(tk+1)=0
Cr
Cr + Co
http://www.dsce.fee.unicamp.br/~antenor
4-18
CONVERSORES RESSONANTES
J. A. Pomilio
Vo
0V
Vr
0s
5ms
10ms
15ms
20ms
Figura 4.29. Tenso de sada (vo) e tenso sobre o capacitor ressonante (vr).
vo
ir
vr
t0
t1
t2
http://www.dsce.fee.unicamp.br/~antenor
4-19
CONVERSORES RESSONANTES
J. A. Pomilio
A figura 4.33 mostra detalhe da comutao ZVS que ocorre sobre os transistores
do inversor.
Embora o conversor opere em ZVS, a eficincia global medida foi de 83%. As
perdas devem-se, basicamente, ao indutor (ncleo de ar e elevado nmero de espiras) e
aos componentes do lado de alta tenso, quais sejam, os diodos retificadores e o SCR que
descarrega os capacitores sobre a carga.
0V
Figura 4.33. Tenso (50 V/div.) e corrente (5A/div.) em interruptor do inversor, mostrando
as comutaes suaves. Horiz.: 20 s/div.
http://www.dsce.fee.unicamp.br/~antenor
4-20
[4.5]
[4.6]
[4.7]
[4.8]
[4.9]
CONVERSORES RESSONANTES
J. A. Pomilio
http://www.dsce.fee.unicamp.br/~antenor
4-21
CONVERSORES QUASE-RESSONANTES
J. A. Pomilio
5. CONVERSORES QUASE-RESSONANTES
Os conversores quase-ressonantes procuram associar as tcnicas de comutao
suave presentes nos conversores ressonantes s topologias usualmente empregadas em
fontes (buck, boost, Cuk, etc.).
Os conversores quase-ressonantes associam s chaves semicondutoras um circuito
ressonante (composto por um indutor e um capacitor) de modo que as mudanas de
estado das chaves ocorram sempre sem dissipao de potncia, seja pela anulao da
corrente (ZCS: zero current switch), seja pela anulao da tenso (ZVS: zero voltage
switch).
A figura 5.1. mostra as estruturas das chaves ressonantes, as quais, substituindo os
interruptores nas topologias bsicas, permitem oper-los sempre com comutao suave.
S
Lr
Lr
Cr
Cr
a)
S
Lr
Lr
Cr
Cr
b)
Lr
Cr
Lr
Cr
Cr
a)
Lr
Cr
b)
Figura 5.2. Interruptores ZCS com:
a) Configurao de meia-onda e b) configurao de onda completa
Da mesma forma que para os interruptores ZCS, os ZVS tem as configuraes de
meia-onda (nas quais a tenso sobre o interruptor s pode assumir uma polaridade) e de
onda completa (quando ambas polaridades so possveis de serem suportadas pelo
interruptor), como se v na figura 5.3.
http://www.dsce.fee.unicamp.br/~antenor
5-1
CONVERSORES QUASE-RESSONANTES
J. A. Pomilio
Lr
Lr
Cr
Cr
a)
Lr
Lr
Cr
Cr
b)
Lr
Cr
Cr
Buck - ZCS
Buck
Cr
Buck - ZVS
Lr
Lr
Cr
Boost
Boost - ZCS
Boost - ZVS
Figura 5.4. Conversores Buck e Boost nas configuraes bsica, ZCS e ZVS
Io
E
iL
Lr
Lf
vC Cr
Cf
Vo
http://www.dsce.fee.unicamp.br/~antenor
5-2
CONVERSORES QUASE-RESSONANTES
J. A. Pomilio
iT
2E
vC
E/Zo
E
Io
to t1
t1'
t3
t1" t2
Figura 5.6. Formas de onda para conversor buck, ZCS, meia onda
Com a chave aberta, Io flui pelo diodo e vC e iL so nulas. Em t0 a chave ligada e
iT cresce linearmente. Enquanto iT<Io o diodo continua a conduzir. Em t1, iT=Io, o diodo
desliga e se inicia a ressonncia entre Lr e Cr.
O excesso de iT em relao a Io circula por Cr, carregando-o. Em t1' tem-se o pico
de iT e vC=E. Em t1'' iT se torna menor que Io e vC=2E. A corrente iT continua a cair e a
diferena para Io suprida pela descarga de Cr. Em t2 iT vai a zero e a chave desliga
naturalmente, j que no h caminho para a inverso da corrente. A partir deste momento
deve ser removido o sinal de acionamento do transstor.
Entre t2 e t3 Cr se descarrega a corrente constante. Quando sua tenso se anula o
diodo torna a entrar em conduo.
As equaes pertinentes ao circuito so:
o =
1
Lr Cr
(5.1)
Zo =
Lr
Cr
(5.2)
Lr Io
E
(5.3)
E
sin[ o ( t t1)],
Zo
(5.4)
http://www.dsce.fee.unicamp.br/~antenor
5-3
CONVERSORES QUASE-RESSONANTES
J. A. Pomilio
Zo Io
asin
E
t2 =
+ t1
o
(5.5)
(5.6)
Io
( t t 2) ,
Cr
(5.7)
v C ( t 2) Cr
Io
(5.8)
Note que Vo a tenso mdia sobre o capacitor Cr (pois a tenso mdia sobre Lf
nula). Como a forma de vC depende a corrente Io, a regulao deste circuito (em malha
aberta) no boa. Registre-se ainda que o capacitor fica sujeito a uma tenso com o dobro
da tenso de entrada, enquanto a corrente de pico pela chave maior do que o dobro da
corrente de sada.
A tenso de sada dada por:
t2
t3
1
Io
Vo = E {1 cos[o ( t t1)] } dt + v C ( t 2)
( t t 2) dt
T
Cr
(5.9)
t2
t1
0.6
0.4
0.2
2fs
fs
0
0
0.2
0.4
0.6
0.8
Io .
Z
E
http://www.dsce.fee.unicamp.br/~antenor
5-4
CONVERSORES QUASE-RESSONANTES
J. A. Pomilio
0.5
0.8
0.7
0.6
0.9
0.4
0.2
0.2
0.4
0.6
0.8
fs
f
Figura 5.8. Variao da tenso de sada com a freqncia de chaveamento, para diferentes
correntes de carga.
Para que seja possvel a ocorrncia de comutao no-dissipativa, necessrio que
o valor de pico da senide de corrente, E/Zo, (que se inicia em t1) seja maior que Io, uma
vez que isto garante que a evoluo de iT se far de modo a inverter sua polaridade (veja
eq. 5.4).
Uma outra possibilidade de se obter um circuito ZCS mostrada na figura 5.9.,
alterando-se a posio do capacitor. Neste caso a mxima tenso sobre o capacitor fica
limitada a +/-E. A figura 5.10. mostra as formas de onda pertinentes.
Cr
Lr
E
Lf
Cf
http://www.dsce.fee.unicamp.br/~antenor
5-5
CONVERSORES QUASE-RESSONANTES
J. A. Pomilio
quando se anular iT, o que ocorrer para um valor muito menor de vC, em relao ao caso
anterior.
vC
+E
iL
Io
T
-E
to t1
t1" t2
t3
2E
vC
E
Io
to t1
t1'
t1"
t2 t3
http://www.dsce.fee.unicamp.br/~antenor
5-6
CONVERSORES QUASE-RESSONANTES
J. A. Pomilio
2fs
0.3
0.2
0.1
fs
0.2
0.4
0.6
Io Z
0.8
Cr
Lr
iL
Lf
+
Cf
Vo
+ vC
Figura 5.13. Conversor buck-ZVS
A figura 5.14. mostra as formas de onda do circuito ressonante.
Inicialmente, pela chave circula Io, mantendo vC=0. Em to a chave aberta sob
tenso nula.
A tenso vC cresce linearmente (com o capacitor sendo carregado por Io) at
atingir a tenso de alimentao E (t=t1). Neste instante o diodo de circulao, D, fica
diretamente polarizado e passa a conduzir. Cr e Lr ento iniciam sua ressonncia.
A corrente iL diminui, enquanto a corrente que circula por D vai crescendo
complementarmente, a fim de perfazer Io. Em t1', iL =0 e vC atinge seu pico, vC=E+Zo.Io.
Em t1'' vC=E e iL =-Io. Em t2, vC=0 e no se inverte por causa do diodo Dr, que
entra em conduo, permanecendo assim enquanto a corrente iL for negativa (at t2').
Entre t2 e t2', iL varia linearmente.
O sinal de comando para a entrada em conduo do transstor deve ser aplicado
durante a conduo do diodo, de modo que, apenas a corrente pelo indutor ressonante se
inverta, em t2, o transistor entre em conduo. A corrente continua crescendo de forma
linear, at atingir Io, em t3, desligando o diodo de livre-circulao.
http://www.dsce.fee.unicamp.br/~antenor
5-7
CONVERSORES QUASE-RESSONANTES
vC
Io
J. A. Pomilio
iL
Zo.Io
to t1
t1'
t1" t2
t2'
t3
E Cr
Io
(5.10)
(5.11)
1
E
a sin
Zo Io
o
(5.12)
para t1 t t2
(5.13)
E
( t t 2) ,
Lr
para t2 t t3
(5.14)
Lr [ Io i L ( t 2)]
E
(5.15)
http://www.dsce.fee.unicamp.br/~antenor
(5.16)
5-8
CONVERSORES QUASE-RESSONANTES
J. A. Pomilio
t1
t2
1 Io t
Vo = E
dt + [ E + Zo Io sin[ o ( t t1)] dt
T 0 Cr
t1
(5.17)
0.8
0.6
Vo/E
0.4
Io=1
0.2
Io=2.5
Io=5
0.2
0.05
0.1
0.15
0.2
0.25
fs/fo
Figura 5.15. Variao da tenso de sada com a freqncia de chaveamento, para
diferentes correntes de carga.
5.2.1 Conversor ZVS com limitao da sobre-tenso
possvel um circuito operar em ZVS sem sobre-tenso, s custas de uma maior
complexidade. Neste caso, a tenso sobre a chave no ultrapassa a tenso de alimentao.
Quando a tenso sobre algum dos capacitores tende a ultrapassar E, o diodo do ramo
complementar entra em conduo, grampeando a tenso.
A figura 5.16. mostra o circuito, enquanto na figura 5.17. tem-se as formas de onda
nos componentes do circuito ressonante.
http://www.dsce.fee.unicamp.br/~antenor
5-9
CONVERSORES QUASE-RESSONANTES
i
S1
D1
J. A. Pomilio
Io
C1
E
Lf
S2
D2
+
Vo
Cf
C2
v C2
iL
Io=i L
S1
S1
D2
C1 C2
to t1
S2 C1 D1
C2
t2 t3
t4 t5
5-10
CONVERSORES QUASE-RESSONANTES
J. A. Pomilio
5-11
CONVERSORES QUASE-RESSONANTES
Dp
Io
iL
Lr
Sp
J. A. Pomilio
Lf
Da
Sa
Df
vc
Cf
vd
Cr
Vo
vd
vC
2E
iL
Vo = E * +
fo
(5.18)
1
Vo/E
0.5
0.1
0.2
0.3
fs/fo = 0.1
0.4
0.5
0.6
0.7
0.8
0.9
fs/fo = 0.001
5-12
CONVERSORES QUASE-RESSONANTES
J. A. Pomilio
Io
Cr
Sp
Lr
Lf
iL
Dp
E
Df
Cf
Ro
Vo
Sa
Cr
0
Io
IL
0
V
0
0
Lr
to t1
t2
t3 t4 t5
http://www.dsce.fee.unicamp.br/~antenor
5-13
CONVERSORES QUASE-RESSONANTES
J. A. Pomilio
Inicia-se ento a ressonncia entre Lr e Cr. A tenso sobre o capacitor cresce ainda
mais, por causa da energia presente em Lr, produzindo importante sobre-tenso sobre o
interruptor principal. A tenso prossegue o comportamento oscilante at que, em t3, se
anula, levando conduo o diodo em anti-paralelo com a chave principal, por onde passa
a circular a corrente presente em Lr. Esta corrente assume uma variao linear. Durante a
conduo do diodo envia-se o sinal de comando para o interruptor, o qual entra em
conduo apenas a corrente se torne positiva (em t4). A corrente de entrada cresce at
atingir o nvel da corrente de sada, quando o diodo de livre-circulao desliga,
completando o ciclo (em t5).
Nota-se que a tenso sobre o diodo obedece tenso de comando de S, a menos
de atrasos, que dependem do circuito ressonante e dos parmetros do circuito (como a
tenso de entrada, a corrente de carga, etc.).
[5.2]
[5.3]
[5.4]
http://www.dsce.fee.unicamp.br/~antenor
5-14
J. A. Pomilio
T1
D1
A
Lr
iL
Cr
+
T4
D4
D2
CARGA
T2
B
Ia
T3
D3
D1
D3
D2
D4
-Ip
-E
Ressonante (Cr)
http://www.dsce.fee.unicamp.br/~antenor
6-1
J. A. Pomilio
Cr
(6.1)
Lr
carga
Cr
+ Vc
vC
D
t1
t2
t3
T
t4
6-2
J. A. Pomilio
vC se torna negativa, atingindo um pico, em t2, cujo valor muito superior tenso de
entrada (em funo das condies iniciais da corrente do indutor e da tenso do
capacitor). A ressonncia prossegue e a tenso volta a ser positiva. Quando atinge um
valor igual ao da tenso de entrada (em t3) o diodo entra em conduo, mantendo vC
constante. Durante a conduo do diodo enviado o comando para ligar o transistor, o
que ocorre apenas quando a corrente se torna positiva (em t4), reiniciando o ciclo.
Co
Vo
Co
Vo
Lr
+
Co
Vo
Lr
+
S
E
Cr
Co
Vo
Cr
Co
Vo
(a)
(b)
(c)
Figura 6.6. Possibilidades de conversor boost semi-ressonante
Os conversores semi-ressonantes necessitam de uma quantidade menor de
componentes passivos do que os quase-ressonantes equivalentes, e so particularmente
adequados s aplicaes de baixa potncia, podendo operar em freqncias elevadas (na
faixa de MHz).
http://www.dsce.fee.unicamp.br/~antenor
6-3
J. A. Pomilio
vc
iL
Do
Cr
t1 t2
Cr
t3
Ds
t4 t5
6-4
J. A. Pomilio
ID
IL
Is
L
+
Vs
E
D1
S1 Vs1
Co
Vo
Is1
Figura 6.8. Conversor buck ZVS-QSC
No instante to o interruptor principal, S, desligado. A presena de Cr garante um
comportamento ZVS. O diodo D1 s entrar em conduo quando Vs atingir o valor da
tenso de entrada, o que ocorre em t1. No intervalo entre t1 e t2 a tenso aplicada sobre o
indutor negativa, de modo que sua corrente se reduz. O sinal de acionamento para o
interruptor auxiliar, S1, enviado durante este intervalo, de modo que quando a corrente
se tornar negativa, possa fluir por ele.
Antes do incio da prxima conduo de S, S1 deve ser desligado, o que produz
uma nova ressonncia entre L e Cr. A tenso sobre Cc se reduz e, quando atinge zero
(instante t3), leva o diodo em anti-paralelo com a chave conduo.Enquanto a corrente
for ainda negativa, envia-se o sinal de acionamento para S, o qual entra em conduo
apenas a corrente se inverta, completando o ciclo.
http://www.dsce.fee.unicamp.br/~antenor
6-5
J. A. Pomilio
S
S1
V S1
Vs=Vcr
Is+ID
0
S
S1
D1
to t1
Cr
t1'
t2
Cr
t3
S
T
http://www.dsce.fee.unicamp.br/~antenor
6-6
J. A. Pomilio
VD
Li
Is
Do
Lr
Ii
Cr I L
E
Vs
S2 D3
S1 D 1
Vo
Co Ro
D2
Figura 6.10. Conversor boost ZVT-MLP
A figura 6.11. mostra algumas formas de onda referentes a este conversor.
A figura 6.12. mostra os diferentes circuitos referentes a cada intervalo de
funcionamento do circuito.
S1
hard
S2
I Lr
Ii
Is
VD
Vo
0
S2 S2
Do Lr
Lr Cr
to
t1
S2 D1 S1
D1 D3 D3
t2
t3
t4
VS
Do
S1
Cr
t5 t6
Ii Lr
Vo
http://www.dsce.fee.unicamp.br/~antenor
(6.2)
6-7
Ii
Lr
Vo
Ii
to a t1
Ii
Lr
Vo
t3 a t4
Lr
Cr Ii
Lr
t2 a t3
t1 a t2
Ii
Ii
t4 a t5
J. A. Pomilio
Cr
t5 a t6
Ii
Vo
t6 a T
Lr Cr
(6.3)
http://www.dsce.fee.unicamp.br/~antenor
6-8
J. A. Pomilio
Is
Lr
Ii
Do
+
IL
E
Vc
Vs
S1 D 1
Co
Cr
Ro Vo
D3
D2
S2
6-9
J. A. Pomilio
possvel anular a corrente por S1 e faz-la passar a circular pelo diodo em anti-paralelo, a
partir de t1. Durante a conduo deste diodo se retira o sinal de comando de S1. Em t2 a
corrente IL igual a Ii (e est diminuindo), de modo que Do entra em conduo.
td
S1
S2
Vo
Vs
Vp
Vc
Is
"hard"
Ii
IL
S1
Do
S1
S1
t3 D2 t4
Lr
Cr
to t1 t2
Is
Ii
IL
S1
S2
to
Do
D3
S2 D1
t1
t2
t2'
t2"
IL
pico
Zo =
Vp
Zo
Lr
Cr
(6.4)
(6.5)
http://www.dsce.fee.unicamp.br/~antenor
6-10
J. A. Pomilio
carregando com uma corrente constante igual a Ii. Quando a corrente ressonante se tornar
menor do que a corrente de entrada Do entra em conduo.
Em regime, a tenso com que o capacitor se carrega, Vp, menor do que Vo de
modo que se pode escrever:
Vp =
Ii Zo
(6.6)
cos 2 d
To
To = 2 Lr Cr
(6.7)
Entre t2 e t3 conduz apenas o diodo Do, enviando energia para a sada. Em t3, S1
ligado de modo dissipativo. Por ele passa a corrente de entrada que se soma corrente
da ressonncia que se reinicia. A tenso Vc torna a se inverter e em t4 completa-se o
meio-ciclo ressonante, com uma tenso igual a -Vp.
A corrente por S1 torna-se igual corrente de entrada e mantm-se assim at o
interruptor S2 seja ligado, completando o ciclo.
Pelas formas de onda de I L e de Vc, nota-se que a energia presente no circuito
ressonante, em regime, constante, de modo que no existe transferncia de energia do
circuito ressonante para o restante do circuito.
Lr
Ii
Lr
Ii
Vo
Cr
+
to a t1
Cr
t1 a t2
Lr
Ii
Ii
Vo
Cr
Ii
t2 a t3
t3 a t4
t4 a T
Figura 6.15. Circuitos equivalentes em cada fase de operao.
http://www.dsce.fee.unicamp.br/~antenor
6-11
J. A. Pomilio
+ Ua -
+ Ub -
Ca
Cb
Li
va
vb
vc
+
Ls
Us
L
UD
+
N:1
IL
RL
UL
+
Figura 6.16. Conversor Cuk, isolado, com entrada trifsica e carga indutiva
Esta topologia apresenta vrios aspectos interessantes: alto fator de potncia
(desde que se opere em conduo descontnua nos indutores de entrada), uma nica chave
comandada, controle com frequncia fixa, isolao em alta frequncia. Como pontos
negativos tem-se a comutao dissipativa e o "stress" de tenso e de corrente a que fica
sujeito o interruptor. O uso deste conversor como fonte de tenso j foi descrito
anteriormente [6.7] [6.8].
Devido isolao em alta frequncia, aplicaes ficam limitadas a potncias
relativamente baixas (1 ou 2 kW).
Considera-se uma carga indutiva. Nestes casos, o valor da corrente de sada pode
ser fixo ou sujeito a ajustes.
O equacionamento desenvolvido na sequncia feito a partir das seguintes
suposies: conduo descontnua nos indutores de entrada (para que as correntes mdias
de entrada sejam senoidais) ; conduo contnua no diodo de sada (durante o tempo em
que o interruptor S est aberto, h sempre corrente por D); tenso constante, com
ondulao desprezvel nos capacitores; interruptores ideais; operao em regime. O ciclo
de trabalho denominado . O perodo de chaveamento, T. A tenso de alimentao
(valor RMS de linha), V. L L a indutncia da carga e RL sua componente resistiva. A
ondulao na corrente de sada suficientemente pequena para se poder considerar I L
constante. Demonstra-se que a relao entre a corrente de sada e a largura de pulso
constante, o que um resultado bastante interessante do ponto de vista da caracterstica
esttica do conversor.
I L = K.
(6.8)
http://www.dsce.fee.unicamp.br/~antenor
6-12
6V
4 RL T N 2
K=
1 + 1 +
4 N R L
3 Li
J. A. Pomilio
(6.9)
(6.10)
Este outro resultado importante, qual seja, a tenso a ser suportada pelo
interruptor constante, diferentemente do que ocorre no caso de fonte de tenso, quando
a tenso cresce com a diminuio de .
a) A comutao
O fato de o transistor estar submetido a uma tenso elevada praticamente impe o
uso de um IGBT, uma vez que um MOSFET para tal tenso, tipicamente apresenta uma
elevada resistncia de conduo. O processo de desligamento de um IGBT, por sua vez,
apresenta um fenmeno de "tail" de corrente, que pode tornar as perdas de desligamento
bastante significativas.
Por esta razo, a busca de uma alternativa para se obter comutao suave,
especialmente no desligamento, se torna importante [6.9]. No que se refere entrada em
conduo, uma possibilidade de que seja suave, que se realize a corrente nula [6.10], o
que pode ocorrer se se permitir um comportamento de conduo descontnua na sada.
O uso de comutao suave permite ainda uma relativa reduo nos nveis de
interferncia eletromagntica [6.11]. A necessidade de filtros na entrada do circuito
(trifsico), a fim de obter uma corrente praticamente senoidal na rede tambm auxilia a
reduo da IEM conduzida.
b) O circuito de proteo contra sobre-tenso e seu emprego para obter
desligamento a tenso nula
A figura 6.18. mostra as principais formas de onda do circuito, enquanto o
diagrama do conversor est na figura 6.19., indicando o circuito no-dissipativo
empregado para a limitao dos picos de tenso que ocorrem no desligamento da chave S,
devido, principalmente, indutncia de disperso do transformador.
possvel, mantendo a capacidade de limitao do pico de tenso, fazer este
circuito funcionar de modo a garantir um desligamento da chave S sob tenso nula.
Observe-se que o desligamento a comutao mais crtica, uma vez que ocorre quando a
corrente pela chave mxima, quando ocorrem sobre-tenses e quando existe o fenmeno
de rabo da corrente do IGBT.
Para a anlise da figura 6.18., suponhamos inicialmente que a indutncia de
disperso seja nula. Consideremos que ao final do intervalo em que o transistor est
desligado a corrente de sada do retificador seja nula, que a tenso Uc seja igual tenso
de sada refletida ao primrio e que o diodo de sada esteja em conduo.
Quando S entra em conduo, o capacitor Cc ressoa com Lc. Pelo interruptor
circula a soma da corrente do retificador com a componente ressonante e com a corrente
de sada refletida (D bloqueado). No instante T1 a tenso Uc atinge o valor -Ua e o
diodo D1 entra em conduo. Supondo Ca>>Cc, a tenso sobre Lc se torna praticamente
constante (igual a Ua) e sua corrente decai linearmente. Ao final do tempo de conduo
(T2), o transistor se abre sob tenso nula. O capacitor Cc se carrega com uma corrente
praticamente constante. Em T3 a tenso no primrio atinge o valor da tenso de sada
http://www.dsce.fee.unicamp.br/~antenor
6-13
J. A. Pomilio
ir
va
ia
Li
+
vb
Us
vc
S -
Ca
D1
D2
Lc i l
+ Ub
Cb
N:1
LL
D
+ ic
Uc
Cc
-
RL
UL
IL
http://www.dsce.fee.unicamp.br/~antenor
(6.11)
6-14
J. A. Pomilio
Ld I L
+ r
Cc N
(6.12)
uC
0
http://www.dsce.fee.unicamp.br/~antenor
6-15
J. A. Pomilio
0
Us
+ Vb Lo
Li
Cb
ii
Vi
Ti
To
Di
Vo
Do
(a)
+ Vb Li
Cb
ii
Vi
Ti
Do
To
Di
Vo
Lo
io
(b)
Figura 6.22 Conversores Cuk (a) e SEPIC (b) com capacitor flutuante.
http://www.dsce.fee.unicamp.br/~antenor
6-16
J. A. Pomilio
i
1 i
(6.13)
Vi
1 i
(6.14)
(6.15)
(6.16)
(6.17)
(6.18)
http://www.dsce.fee.unicamp.br/~antenor
6-17
J. A. Pomilio
+ Vb i i
Cb
To
Di
i o
Lo
Li
i i
Vo
Do
Ti
+ Vb -
i o
Lo
Li
Cb
To
Vo
Do
Ti
+
Di
+ Vb i i
Cb
To
Di
i i
Cb
To
Di
+ Vb -
Vo
Do
Ti
i i
i o
Lo
Li
Vo
Do
Ti
+ Vb -
i o
Lo
Li
i o
Lo
Li
Cb
Ti
To
Do
Vo
6-18
J. A. Pomilio
Ti
i Ti
Vg
Ti
(a)
Vds To
i To
Vg To
(b)
Figura 6.24. Tenso, corrente e sinal de comando nos transistores Ti e To.
Mltiplas sadas podem ser obtidas, cada uma delas com um ps-regulador
prprio.
A indutncia de disperso do transformador produz uma sobretenso no momento
em que Ti desligado, provocando uma inverso no sentido da corrente pelo
transformador. Um circuito snubber ou um limitador de tenso deve ser usado com o
objetivo de limitar o pico de tenso que se observa sobre os transistores.
6.8.2.3 Resultados experimentais
Conversor no-isolado
Um prottipo no-isolado foi construdo com as seguintes caractersticas:
Tenso de sada: 50V
Potncia de sada: 500W
Freqncia de chaveamento:100 kHz
O rendimento do circuito mostrado na figura 6.25 para diversos nveis de
potncia de entrada. Mesmo operando a 100 kHz obtm-se, para uma larga faixa de
potncia, uma eficincia superior a 90%.
Figura 6.26 mostra as formas de onda de tenso e de corrente sobre To. As
comutaes ZVS so claras. Quando Ti liga o diodo Do desliga e a corrente por To muda
de sentido. A oscilao observada na tenso devida a ressonncia entre Cs e indutncias
parasitas presentes na malha intermediria do conversor. O pico de corrente devido
corrente de recombinao reversa de Do.
http://www.dsce.fee.unicamp.br/~antenor
6-19
J. A. Pomilio
Eficincia (%)
96
94
92
90
88
200
300
400
500
Potncia [W]
Figura 6.25 .Rendimento medido do conversor.
V DS
ID
http://www.dsce.fee.unicamp.br/~antenor
6-20
J. A. Pomilio
[6.5]
http://www.dsce.fee.unicamp.br/~antenor
6-21
J. A. Pomilio
Rse
Lse
C = 100 uF L = 100 nH
10
R = 1 ohm (T = -40 C)
R = .01 ohm (T = 85 C)
1.0m
10Hz
100Hz
1.0KHz
10KHz
100KHz
1.0MHz
10MHz
100MHz
7-1
J. A. Pomilio
Para uma certa variao de corrente I, a resistncia srie produz uma variao de
tenso V=Rse.I, a qual pode ser muito maior que a variao determinada pela carga ou
descarga da capacitncia. Muitas vezes em funo da resistncia Rse que se determina o
capacitor a ser usado como filtro de sada de uma fonte, de modo a se obter a desejada variao
de tenso.
A figura 7.3 mostra a tenso de sada de um conversor abaixador de tenso, indicando
claramente a predominncia da variao de tenso causada pela queda resistiva em Rse. Os
valores utilizados foram obtidos do catlogo do fabricante.
L
+
Rse
E
Ro Vo
C
L=1mH
C=220uF
Rse=.45 ohm
Ro=.5 ohm
E=20V
Vo=10V
10.04V
10.02V
10.00V
9.98V
9.96V
0s
0.2ms
0.4ms
0.6ms
0.8ms
1.0ms
(7.1)
http://www.dsce.fee.unicamp.br/~antenor
7-2
J. A. Pomilio
uma corrente 40% maior do que a especificada para 120Hz (devido reduo de Rse). Para
uma temperatura ambiente de 40C, admite-se uma corrente 220% maior do que a especificada
para 85C, o que se justifica pela maior facilidade de troca de calor com o ambiente.
Por todos estes fenmenos, o valor equivalente do capacitor sofre profundas alteraes,
podendo, em ltima anlise, ser obtido para cada freqncia e temperatura, das curvas de
impedncia mostradas anteriormente. Em geral, capacitores para uso em CC sofrem menores
variaes do que aqueles para uso em CA.
7.1.1 Tecnologias de capacitores para fontes chaveadas
7-3
J. A. Pomilio
http://www.dsce.fee.unicamp.br/~antenor
7-4
J. A. om l o
http://www.dsce.fee.unicamp.br/~antenor
7-5
J. A. om l o
Br
-Hc
-3.0
-2.0
-1.0
0.0 Hc
1.0
2.0
3.0
H (A.esp/m)
-Br
1 T = 10000 G
-Bmax
-5.0K
Hg g+ Hm l
= Ni
http://www.dsce.fee.unicamp.br/~antenor
(7.2)
7-6
B = 0 H g = c H m
J. A. om l o
(7.3)
Hm =
B g
Ni
l c 0 l c
(7.4)
Nota-se em (7.4) que a introduo do entreferro permite que Hm seja atingido para
valores maiores de corrente. O efeito sobre a curva B x Ni mostrado na figura 7.5. A
indutncia incremental se reduz, mas linearizada. O valor de Br tambm se reduz. Bmax no se
altera por ser uma caracterstica do material.
O aumento do entreferro leva a uma diminuio da indutncia, mas aumenta o valor da
corrente na qual ocorre a saturao.
5.0K
B (G)
+Br
-10
-5
10
H(A.esp/m)
-5.0K
7-7
J. A. om l o
Cps
Rp
Lp
Rs
Cp Lm
Ls
Cs
Rfe
1:N
IDEAL
90d
-90d
10k
Rp=.01
Lp=1uH
Rfe=10k
Cp=10pF
Lm=100uH
Cps=10pF
N=40
Cs=100pF
Ls=10uH
Rs=1
Mdulo
10m
1.0kHz
10kHz
100kHz
1.0MHz
10MHz
100MHz
http://www.dsce.fee.unicamp.br/~antenor
7-8
J. A. om l o
NCLEO
Isolamento
Primrio
NCLEO
Secundrio
Secundrio
Figura 7.8 Posies de enrolamentos em transformador
Se, por um lado este arranjo reduz a disperso, por outro aumenta a capacitncia entre
os enrolamentos.
A reduo da capacitncia entre enrolamentos pode ser obtida pela colocao de um
filme ou fita entre cada enrolamento. Uma fita metlica pode ser usada ainda como uma
blindagem eletrosttica, o que pode ser til para efeito de reduo de interferncia eletromagntica. Obviamente a fita no pode se constituir numa espira em curto, devendo ser
adequadamente isolada.
7-9
J. A. om l o
Sada realimentada
100 120
Potncia de sada (%)
Figura 7.9 Tenses de sada normalizadas para fonte com mltiplas sadas
As medidas relativas aos enrolamentos e que podem minimizar estes fenmenos
referem-se tambm a buscar o mximo acoplamento possvel entre todos os enrolamentos. A
melhor maneira de se obter este acoplamentos se fazer um cabo com todos os fios que
performaro cada sada, enrolando-os juntos no ncleo (desde que a isolao propiciada pelo
verniz dos fios seja suficiente para a aplicao especfica). Isto permite que a variao de carga
em uma das sadas afete a tenso nas demais, de modo a que o circuito de controle perceba a
perturbao. A figura 7.10 mostra diferentes arranjos, e a tabela 7.I d os resultados
experimentais [7.2].
Caso este tipo de enrolamento no seja possvel, deve-se buscar a melhor disposio
relativa dos enrolamentos, como mostrado nas figuras abaixo.
T1
Primrio
T2
Secundrio 1
T3
T4
Secundrio 2
http://www.dsce.fee.unicamp.br/~antenor
7-10
J. A. om l o
TABELA 7.I
Resultados de variao da tenso da sada no realimentada (secundrio 2, 12 V) com a
variao da carga na sada realimentada (Vo1 = 5 V e Ro2 = 7,8 )
T1 (V)
18,20
17,97
17,78
17,59
17,41
17,20
17,13
16,85
13,36
T2 (V)
17,20
16,97
16,75
16,45
16,19
15,97
15,74
15,55
12,14
T3 (V)
16,40
16,26
16,15
15,96
15,76
15,61
15,51
15,36
12,27
T4 (V)
16,30
16,15
16,00
15,85
15,70
15,55
15,45
15,30
12,26
R01()
0,44
0,50
0,56
0,65
0,77
0,96
1,27
1,83
3,5
(7.5)
R fe = L (a B f + c f + e f 2 )
(7.6)
http://www.dsce.fee.unicamp.br/~antenor
7-11
J. A. om l o
4,35 10 3
f
(7.7)
: dimenso dentro da qual, para uma dada freqncia, no ocorre reduo significativa na
superfcie condutora (em metros)
Por exemplo, para 20kHz, = 0,47 mm, ou seja, um fio com dimetro de 0,94 mm
pode ser usado para conduzir uma corrente a 20kHz sem ter sua rea condutora
significativamente reduzida pelo efeito pelicular.
Relembre-se aqui que as correntes no so, via de regra, senoidais, de modo que deve
ser considerado um certo fator de folga para acomodar as perdas devidas s componentes
harmnicas.
A figura 7.11 mostra, para cada freqncia, qual condutor (de cobre) pode ser usado de
maneira evitar o aumento das perdas pelo efeito pelicular.
A maneira usual de se contornar este problema o uso de "fio Litz", o qual um cabo
composto por diversos fios (isolados entre si) de dimetro adequado freqncia de operao,
cuja seco transversal total permita uma densidade de corrente suficientemente baixa para no
causar perdas elevadas (em geral inferior a 3 A/mm2). Outra possiblidade o uso de fitas de
cobre com espessura inferior a 2. Como, geralmente, estas fitas no so isoladas, deve-se
tomar cuidados adicionais com este aspecto.
Um outro aspecto que deve ser lembrado refere-se induo de corrente nos
condutores prximos s regies do ncleo nas quais ocorre um estrangulamento do fluxo
magntico com uma consequente disperso local pelo ar. bvio que este problema mais
grave se for utilizado um enrolamento com fita metlica, a qual apresenta uma resistncia
menor do que um cabo Litz de rea equivalente (em virtude da isolao entre cada fio).
http://www.dsce.fee.unicamp.br/~antenor
7-12
J. A. om l o
Dimetro do fio em mm
10
0.1
1000
1 10
1 10
6
1 10
f(Hz)
Figura 7.11 Dimetro de fio que deve ser usado em funo da freqncia.
Em um transformador, caso se faa uso de condutores slidos, de cabos Litz e fitas, a
colocao de cada um no ncleo, deve seguir seguinte ordem: cabo Litz mais prximo ao
ncleo (e, assim, mais suceptvel ao fluxo disperso), metade do enrolamento do primrio, os
secundrio com fita, e a segunda metade do primrio. Note-se que a posio do secundrio
enrolado com fio Litz no contido pelo primrio, leva a um aumento do fluxo de disperso,
com os inconvenientes j citados. A figura 7.12 mostra o arranjo recomendado.
Fio Litz Secundrios
Fitas de isolao
Ncleo
1/2 primrio
Figura 7.12. Arranjo de enrolamentos em transformador de alta freqncia
[7.2]
http://www.dsce.fee.unicamp.br/~antenor
7-13
J. A. Pomilio
-180
-400
50
1.0kHz
10kHz
100kHz
1.0MHz
10MHz
http://www.dsce.fee.unicamp.br/~antenor
8-1
J. A. Pomilio
mostra a topologia com o sistema de controle. Na figura 8.3 tem-se a forma de onda da
corrente de entrada.
..
Vi
N1 : N2
Ii
L
Ro
+
Rse
Vs
Vo
io
Compensador
Vc
+
Vref
0
tT
(8.1)
Vi t 2T
Ii =
2 L
(8.2)
Ip =
Pi = Vi Ii =
Vi 2 t 2T
2 L
(8.3)
(8.4)
http://www.dsce.fee.unicamp.br/~antenor
8-2
J. A. Pomilio
tT
Vc
==
Vs
(8.5)
Vi 2 t 2T
io =
2 L Ro
Vi
Vc
2 L Ro f Vs
(8.6)
Seja:
A=
Vi
2 L Ro f
(8.7)
Desprezando Rse, o circuito de sada pode ser representado como na figura 8.4:
+
io
Ro
Vo
dv o vo
+
dt Ro
(8.8)
dv o
vo
A Vc
+
=
dt C Ro C Vs
(8.9)
Vo(s)
A
=
Vc(s)
Ro C C Vs
(8.10)
A funo de transferncia :
G(s) =
Vo(s)
=
Vc(s)
Vi
1
1
2 L Vs (1 + s Ro C)
Ro
(8.11)
Vi
1 (1 + s Rse C)
2 L Vs (1 + s Ro C)
Ro
http://www.dsce.fee.unicamp.br/~antenor
(8.12)
8-3
J. A. Pomilio
0
Ganho (dB)
Fase (graus)
Rse=0
-100
20
0
Ganho (dB)
Rse>0
Fase (graus)
-100
100mHz
1.0Hz
10Hz
100Hz
1.0KHz
10KHz
100KHz
1.0MHz
Figura 8.5 Diagramas de Bode do conversor fly-back, no modo descontnuo, para Rse=0 e
Rse>0.
8.1.1
O compensador
Considerando os diagramas de Bode apresentados anteriormente, pode-se afirmar
que deve haver preocupao quanto margem de fase, uma vez que, com realimentao
negativa e com o uso de algum elemento integrador, a mxima defasagem poder atingir
360, podendo levar o sistema instabilidade. Quanto ao ganho, deve-se buscar elevar o
ganho CC a fim de reduzir o erro esttico, alm disso, para freqncias elevadas, deve-se
garantir um ganho decrescente.
A freqncia de cross-over (ganho 0dB), em malha fechada, deve ser ajustada para
cerca de 1/5 da freqncia de chaveamento.
Um possvel compensador mostrado na figura 8.6, o qual tem uma caracterstica de
filtro passa-baixas, tendo o ganho CC ajustado pelas resistncias. Sua freqncia de corte
dada por: pa=1/RfCi.
Para evitar que a margem de fase se estreite muito, a freqncia de corte do
compensador deve ser colocada prxima freqncia determinada pelo zero da funo de
transferncia.
Mostram-se a seguir os diagramas relativos a 2 compensadores diferentes. Na figura
8.7 tem-se a freqncia de corte do filtro alocada em um valor bem abaixo da freqncia
determinada por Rse e pela capacitncia. Note-se a estreita margem de fase (menor que
12). No segundo caso (figura 8.8) a freqncia do filtro foi alocada para a freqncia
relativa ao zero da funo de transferncia. Observa-se claramente a melhoria na margem de
fase (70), a expanso da faixa de passagem para 266Hz (contra 16Hz do caso anterior),
mantendo-se o ganho CC (50dB) e a atenuao para freqncias crescentes.
http://www.dsce.fee.unicamp.br/~antenor
8-4
J. A. Pomilio
O deslocamento da freqncia de corte do filtro para valores mais elevados faz com
que a mudana na fase ocorra numa regio em que o zero tambm esteja atuando, o que
provoca a melhoria na margem de fase.
Rf
Ganho CC = Rf/Ri
Ci
Ri
Ve
Tenso de erro Ve=Vr-Vo
Vc
Fase (graus)
Ganho (dB)
-100
-180
100mHz
1.0Hz
10Hz
100Hz
1.0KHz
10KHz
100KHz
1.0MHz
Ganho (dB)
Fase (graus)
-100
-180
100mHz
1.0Hz
10Hz
100Hz
1.0KHz
10KHz
100KHz
1.0MHz
8-5
J. A. Pomilio
malha fechada, em virtude da existncia de um zero da funo de transferncia no semiplano direito (RHP). Os diagramas de Bode da funo de transferncia (8.13) so mostrados
na figura 8.9.
A funo de transferncia para pequenas perturbaes em torno do ponto de
operao :
Vo(s) Vi
=
Vc(s) Vs
(1 D)2
(1 D)2 1
s L
Ro
s L 1
1
2
1+
+ s L C
1 D
Ro 1 D
2
(8.13)
-0
Valores utilizados:
ganho (db)
-100
Vi=100V
Vo=100V
Vs=10V
Ro=100 ohms
L=10mH
C=100uF
fase (graus)
-200
10Hz
100Hz
1.0KHz
10KHz
100KHz
Ganho
Fase
50
100
freq
freq
8-6
J. A. Pomilio
(8.14)
Io
T
T
D
D
Figura 8.11 Efeito de variao de carga sobre o ciclo de trabalho em malha fechada.
Na ocorrncia de um aumento em degrau na carga (o que provoca uma reduo na
tenso de sada, devido s perdas do circuito e regulao do transformador), o
amplificador de erro produz um aumento no ciclo de trabalho do conversor, buscando elevar
a tenso de sada. No entanto, um maior ciclo de trabalho implica num menor intervalo de
tempo no qual ocorre a conduo do diodo de sada, intervalo este no qual ocorre a
transferncia de energia para a sada. Ora, se o crescimento da corrente mdia pelo indutor
demora alguns ciclos para se estabilizar, a reduo do intervalo de conduo do diodo
instantnea a partir da a mudana no ciclo de trabalho. Assim, o primeiro efeito que se
observa sobre a carga , na verdade, o de uma reduo ainda maior na tenso, causada pela
diminuio na corrente de sada. Isto continua at que a corrente pelo indutor cresa para o
novo e adequado valor.
fz =
1
2 L C
o =
1
L C
1
2 C Rse
http://www.dsce.fee.unicamp.br/~antenor
(8.15)
(8.16)
8-7
J. A. Pomilio
..
Vi
N3
V2
L C
+Vo
Rse
Ro
N1 N2
Vs
+
Compensador
Vc
Vr
N2
Vi N 2 Vc
=
N1
N 1 Vs
V2 Vi N 2
=
Vc Vs N 1
(8.17)
(8.18)
(8.19)
A funo de transferncia :
G(s) =
Vo(s)
Vi N 2
=
Vc(s) Vs N 1 (1 + s2 / o2 )
(8.20)
z =
Vo(s)
Vi N 2 (1 + s / z )
=
Vc(s) Vs N1 (1 + s2 / o2 )
1
Rse C
http://www.dsce.fee.unicamp.br/~antenor
(8.21)
(8.22)
8-8
J. A. Pomilio
Ganho (dB)
-200
0d
Fase (graus)
-200d
1.0Hz
10Hz
100Hz
1.0KHz
10KHz
100KHz
1.0MHz
Figura 8.13 Resposta de filtro de segunda ordem, para diferentes resistncias de carga.
50
Ganho (dB)
-200
0d
Fase (graus)
-200d
1.0Hz
10Hz
100Hz
1.0KHz
10KHz
100KHz
1.0MHz
Figura 8.14 Resposta de filtro de segunda ordem, considerando Rse, para diferentes
resistncias de carga.
8.3.1 O compensador
O compensador mostrado na figura 8.15 tem como principal caracterstica oferecer
uma defasagem positiva, o que vem a permitir uma melhoria na margem de fase.
Sua funo de transferncia dada por:
Vc(s)
=
Ve(s)
(1 + Riz Ci s) (1 + Cf Rfz s)
R R
s Cf ( Rip + Riz ) 1 + s Ci ip iz
Riz + Rip
http://www.dsce.fee.unicamp.br/~antenor
(8.23)
8-9
J. A. Pomilio
Ci
Rfz
Ve
Cf
Rip
Vc
Riz
+
R ip + R iz
Ci R ip R iz
(8.24)
1
Ci R iz
1
=
Cf R fz
z1 =
z2
Ganho (dB)
50
-50
Fase (graus)
-100
100mHz
1.0Hz
10Hz
100Hz
1.0KHz
10KHz
100KHz
1.0MHz
8-10
J. A. Pomilio
100
Ganho (dB)
Fase (graus)
-100
-200
100mHz
1.0Hz
10Hz
100Hz
1.0KHz
10KHz
100KHz
1.0MHz
s L 1
Vo(s) Vi
Ro 1 D
G(s) =
=
2
Vc(s) Vs 2
s L 1
+
s L C+
R 1 D
1
(8.25)
Vi 2 Ro
Vi
1
Vi
Vi
Vs
L
Vo
2
+ 1
s C Ro
Vo
Vo
(8.26)
Ganho (dB)
Valores utilizados
-0
Vi=100V
Vo=200V
Ro=100 ohms
L=100mH
-100
C=100uF
Vs=10V
Fase (graus)
-200
-300
10Hz
100Hz
1.0KHz
10KHz
100KHz
8-11
J. A. Pomilio
40
Ganho (dB)
Fase (graus)
20
0
50
20
40
10
100
1000
f(Hz)
1 10
100
10
100
1000
1 10
f(Hz)
Vs2
Vs1
Vc
1
2
Figura 8.20 Variao na amplitude da onda dente de serra e no ciclo de trabalho com
controle feed-forward.
O uso desta tcnica em fontes tipo abaixador de tenso e fly-back (modo
descontnuo), tem excelente resultado. J sua aplicao em conversores tipo push-pull, meiaponte e ponte completa, necessita de ateno para evitar a saturao do transformador, o
que poderia ocorrer caso a forma de onda deixasse de ser simtrica.
http://www.dsce.fee.unicamp.br/~antenor
8-12
J. A. Pomilio
Vr
Vc
Compensador
+
..
Comparador
+
C
Ro Vo
+
Acionador
Clock
+
Compensador
Vr
..
+
C
Ro Vo
Ir
Latch
Acionador
io +
Comparador
http://www.dsce.fee.unicamp.br/~antenor
8-13
J. A. Pomilio
Imin
a) Histerese
Imax=K.Vc
toff=cte
= cte
8-14
J. A. Pomilio
Ir
Kc
Ro
Io
+
Vo
1+sCRo
Hv
Figura 8.24 Diagrama de blocos de conversor abaixador de tenso com controle de corrente.
A funo de transferncia :
Vo(s)
Kc Ro
=
Ir (s)
1 + s C Ro
(8.27)
c) Modularidade. Sadas de mais de uma fonte podem ser facilmente paraleladas, mantendo
uma distribuio equilibrada de corrente, quando se usa uma mesma tenso de controle para
todos os mdulos.
d) Simetria de fluxo. Em conversores push-pull ou em ponte, o controle de corrente elimina
o problema de desequilbrio de fluxo, dado que se monitora os picos de corrente. Caso o
circuito tenda para a saturao, ocorre um aumento no valor instantneo da corrente,
levando a uma reduo da largura de pulso e, assim, da tenso aplicada, saindo-se da
saturao.
e) Comportamento antecipativo (feed-forward) em relao tenso de entrada. Como a
derivada da corrente depende do valor da tenso de entrada, caso ocorra uma alterao em
tal tenso, a nova inclinao da corrente produz uma variao na largura de pulso que
automaticamente compensa a perturbao, de modo que ela no seja observada na sada,
conforme se v na figura 8.25.
http://www.dsce.fee.unicamp.br/~antenor
8-15
J. A. Pomilio
Imdia
1
2
Figura 8.25 Efeito da variao da tenso sobre a taxa de crescimento da corrente.
claro que existem problemas com esta estratgia de controle, dentre as quais os
principais so:
a) Tendncia para oscilaes sub-harmnicas. Nos modos de controle de corrente nos
quais se realiza a comutao a partir do valor de pico da corrente, possvel que as
correes para um desvio na tenso de sada ocorram de modo a levar a tenso alm do
valor desejado, implicando numa variao da tenso numa freqncia abaixo da freqncia
de chaveamento.
b) Perda de resposta dinmica. O uso de controle pelo valor de pico da corrente apresenta
um desempenho dinmico inferior ao obtido com controle por histerese (controlando a
corrente mdia, efetivamente).
c) Sensibilidade a rudo. Especialmente para correntes baixas, os rudos presentes na
corrente, provenientes principalmente de ressonncias entre capacitncias parasitas
associadas ao indutor e indutncias parasitas do circuito, podem levar, erroneamente,
mudana de estado da chave. A reduo destes rudos pode ser obtida pelo uso de filtros
passa-baixas, os quais, no entanto, tambm afetaro a corrente real, levando a uma
deteriorao da resposta dinmica do sistema.
http://www.dsce.fee.unicamp.br/~antenor
8-16
Fontes Chaveadas - Cap. 9 MODELAMENTO DE FONTES CHAVEADAS NO ESPAO DE ESTADO E SNTESE DE COMPENSADORES J. A. Pomilio
Vi
Zi
Vc
+
Vr
Controlador
PWM
Estgio de
Potncia e
filtro
Vo
Compensador
Tm(s)=
Tc(s)
Vr=0
V
e
Vc
d
Vc
Controlador
Compensador
-
PWM
Vo
Vc
Tp(s)=
d
Vo
d
Estgio de
Potncia e
filtro
Vo
http://www.dsce.fee.unicamp.br/~antenor
9-1
Fontes Chaveadas - Cap. 9 MODELAMENTO DE FONTES CHAVEADAS NO ESPAO DE ESTADO E SNTESE DE COMPENSADORES J. A. Pomilio
durante
x&= A 2 x + B 2 v i
durante (1 - )
(9.1)
(9.2)
iL
x=
vC
A tenso de sada pode ser escrita em termos apenas de suas variveis de estado:
v o = C1 x
d ur ant e
(9.3)
v o = C2 x
d ur ante (1-)
(9.4)
(9.5)
v o = C1 + C 2 (1 ) x
(9.6)
http://www.dsce.fee.unicamp.br/~antenor
9-2
Fontes Chaveadas - Cap. 9 MODELAMENTO DE FONTES CHAVEADAS NO ESPAO DE ESTADO E SNTESE DE COMPENSADORES J. A. Pomilio
(9.7)
Em geral, vi =Vi +vi. Entretanto, como o objetivo aqui obter uma funo entre vo e ,
consideraremos a tenso de entrada sem variao, de modo que vi =Vi .
Usando as equaes precedentes e reconhecendo que X&=0, tem-se:
x&= A X + B Vi + A x+ [( A 1 A 2 ) X + (B 1 B 2 ) Vi ] d
(9.8)
(9.9)
B = B1 D + B 2 (1 D)
(9.10)
O comportamento em regime permanente pode ser obtido da equao (9.8), fazendose nulos os termos variveis no tempo e as perturbaes, resultando em:
A X + B Vi = 0
(9.11)
(9.12)
Analogamente,
Vo + v0 = C X + C x+ (C1 C 2) X d
(9.13)
C = C1 D + C 2 (1 D)
(9.14)
(9.15)
vo = C x+ (C1 C 2)X d
(9.16)
(9.17)
9-3
Fontes Chaveadas - Cap. 9 MODELAMENTO DE FONTES CHAVEADAS NO ESPAO DE ESTADO E SNTESE DE COMPENSADORES J. A. Pomilio
(9.18) ou,
x( s) = [s I A] [( A 1 A 2 ) X + ( B1 B2 ) Vi ] d( s)
(9.19)
vo( s)
1
= C [s I A] [( A 1 A 2 ) X + ( B1 B2 ) Vi ] + ( C1 C2 ) X
d( s)
(9.20)
9.2 Exemplo 1
Obter a funo de transferncia vo(s)/d(s) em um conversor abaixador de tenso,
operando no modo contnuo. As duas variantes da topologia esto indicadas na figura 9.3.
L
RL
x2
x1
L
+
Ro
Vi
RL
x2
x1
Vo
Ro
Rse
+
Vo
Rse
(a)
(b)
(9.21)
(9.22)
x&1
L ( Rse + Ro)
x& =
Ro
2
C ( Ro + Rse )
http://www.dsce.fee.unicamp.br/~antenor
Ro
1
L ( Ro + Rse ) x1
+ L Vi
1
x 2 0
C ( Ro + Rse )
(9.23)
9-4
Fontes Chaveadas - Cap. 9 MODELAMENTO DE FONTES CHAVEADAS NO ESPAO DE ESTADO E SNTESE DE COMPENSADORES J. A. Pomilio
Ro R se x 1 + Ro x 2
Ro + R se
(9.24)
Ento:
Ro R se
C1 = C 2 =
Ro + R se
Ro + R se
Ro
(9.25)
L
A = A1 = A2 =
1
L
1
C Ro
(9.26)
C = C1 = C 2 R se 1
(9.27)
1
B = B1 D = L D
0
(9.28)
A inversa da matriz A :
1
C Ro
A =
Ro + R se + R L 1
C
L C Ro
L
+
R
RL
se
L
1
(9.29)
(9.30)
9-5
Fontes Chaveadas - Cap. 9 MODELAMENTO DE FONTES CHAVEADAS NO ESPAO DE ESTADO E SNTESE DE COMPENSADORES J. A. Pomilio
Tp ( s) =
vo( s)
Vi
d( s)
1 + s Rse C
1
R + RL
1
L C s2 + s
+ se
+
L C
Ro C
L
(9.31)
Ganho (dB)
0
50
10
100
1000
1 10
1 10
1 10
Fase (graus)
100
200
10
100
1000
1 10
1 10
1 10
(rd/s)
Figura 9.4 Diagramas de Bode do conversor abaixador de tenso para pequenas perturbaes.
(9.32)
vc(t)= a sin( t + )
(9.33)
Vc a sin(t + )
+
+ componentes de freqncia maior
Vs
Vs
http://www.dsce.fee.unicamp.br/~antenor
(9.34)
(9.35)
9-6
Fontes Chaveadas - Cap. 9 MODELAMENTO DE FONTES CHAVEADAS NO ESPAO DE ESTADO E SNTESE DE COMPENSADORES J. A. Pomilio
v s(t)
Vs
v c (t)
Vc
t
Componente fundamental
(t)
1
D
0
(9.36)
Vc
Vs
(9.37)
D=
d( t ) =
a sin(t + )
Vs
(9.38)
d( s)
1
=
vc( s) Vs
(9.39)
http://www.dsce.fee.unicamp.br/~antenor
9-7
Fontes Chaveadas - Cap. 9 MODELAMENTO DE FONTES CHAVEADAS NO ESPAO DE ESTADO E SNTESE DE COMPENSADORES J. A. Pomilio
a) Tipo 1
10
Ri
ve
Cf
-
Tenso de erro
vc
vc( )
ve=Vref-vo
0.1
4
1 10
1000
5
1 10
(9.40)
onde v e ( s) = v ref ( s) v o ( s)
fc =
1
2 R i C f
(9.41)
b) Tipo 2
R2 C1
R1
ve
C2
-
Tenso de erro
ve=Vref-vo
Vc
http://www.dsce.fee.unicamp.br/~antenor
(9.42)
R2
R1
9-8
Fontes Chaveadas - Cap. 9 MODELAMENTO DE FONTES CHAVEADAS NO ESPAO DE ESTADO E SNTESE DE COMPENSADORES J. A. Pomilio
0d
Fase (graus)
-100d
Ganho (dB)
-20 dB/dec
AV
1.0mHz
100mHz
10Hz
1.0KHz
100KHz 1.0MHz
f p2 =
1
2 R2 C1
(9.43)
C1 + C2
1
2 R2 C1 C2 2 R2 C2
se C1 >> C2
(9.44)
c) Tipo 3
Este circuito, mostrado na figura 9.9, apresenta 2 zeros e 3 plos (sendo um deles na
origem). Isto cria uma regio em que o ganho aumenta (o que pode melhorar a resposta
dinmica) , havendo ainda um avano de fase.
AV1 =
R2
R1
AV2 =
R 2 (R1 + R 3) R 2
R1 R 3
R3
(9.45)
se R 1 >> R 3
C3
R3
R1
ve
(9.46)
R2 C1
C2
-
Tenso de erro
ve=Vref-vo
Vc
http://www.dsce.fee.unicamp.br/~antenor
9-9
Fontes Chaveadas - Cap. 9 MODELAMENTO DE FONTES CHAVEADAS NO ESPAO DE ESTADO E SNTESE DE COMPENSADORES J. A. Pomilio
f1 =
1
2 R 2 C1
(9.47)
f2 =
1
1
2 C3 (R1 + R 3) 2 C3 R1
(9.48)
f3 =
1
2 C3 R 3
(9.49)
f4 =
C1 + C2
1
2 C1 C2 R 2 2 C2 R 2
se C1 >> C2
(9.50)
-100
Ganho (dB)
AV2
-20 dB/dec
+20 dB/dec
-20 dB/dec
AV1
1.0mHz
10Hz
100mHz
f1
f2
1.0kHz
100kHz 1.0MHz
f3
f4
http://www.dsce.fee.unicamp.br/~antenor
(9.51)
9-10
Fontes Chaveadas - Cap. 9 MODELAMENTO DE FONTES CHAVEADAS NO ESPAO DE ESTADO E SNTESE DE COMPENSADORES J. A. Pomilio
(9.52)
Avano
de fase
(graus)
Tipo 3
150
100
Tipo 2
50
10
100
1000
1 10
Fator k
http://www.dsce.fee.unicamp.br/~antenor
9-11
Fontes Chaveadas - Cap. 9 MODELAMENTO DE FONTES CHAVEADAS NO ESPAO DE ESTADO E SNTESE DE COMPENSADORES J. A. Pomilio
1
2 Cf Ri G
(9.53)
1
2 R1 (C1 + C2 )
(9.54)
Tipo 2:
UGF =
C2 =
1
2 f G k R1
C1 = C2 (k 2 1)
R2 =
k
2 f C1
(9.55)
(9.56)
(9.57)
Tipo 3:
UGF =
C2 =
1
2 R1 (C1 + C2 )
1
2 f G R1
(9.58)
(9.59)
C1 = C2 (k 1)
(9.60)
R2 =
k
2 f C1
(9.61)
R3 =
R1
k 1
(9.62)
C3 =
1
2 f R3 k
(9.63)
9.4.3 Exemplo 1
Considere um conversor em meia ponte, operando a 20kHz, cuja funo de
transferncia apresenta os diagramas de Bode (vo(s)/vc(s)) mostrados na figura 9.12.
Determinar um compensador para que se tenha uma margem de fase de 60.
http://www.dsce.fee.unicamp.br/~antenor
9-12
Fontes Chaveadas - Cap. 9 MODELAMENTO DE FONTES CHAVEADAS NO ESPAO DE ESTADO E SNTESE DE COMPENSADORES J. A. Pomilio
Ganho(dB)
Fase (graus)
+ 40
+20 Ganho
+12
Fase
0
+90
-40dB/dec
-12
-20
-90
-155
-40
-180
0.1
4 10
100
Freq. (kHz)
Figura 9.12 Diagramas de Bode de conversor meia-ponte.
Soluo:
A freqncia de corte em malha fechada ser de 4kHz.
Nesta freqncia, o sistema apresenta uma atenuao de 12dB. Assim, o controlador
deve ter um ganho de 12dB (4 vezes).
Ainda em 4kHz, a defasagem provocada pelo sistema de 155. O avano de fase
necessrio :
Avano = 60 - (-155) - 90 = 125
Isto significa que devemos usar um controlador do tipo 3.
Usando as curvas mostradas anteriormente, determinamos um fator k = 16.
Os componentes so agora calculados, arbitrando um valor para R1 de 10k.
C2 = 1nF
C1 = 15nF
R2 = 10,6k
R3 = 667
C3 = 15nF
O zero duplo estar alocado em 1kHz, enquanto o plo duplo estar em 16kHz.
O diagrama de Bode do controlador est mostrado na figura 9.13.
50d
40
Ganho (dB)
30
0d
20
-50d
10
Fase (graus)
-100d
0
10Hz
100Hz
1.0KHz
10KHz
100KHz
9-13
Fontes Chaveadas - Cap. 9 MODELAMENTO DE FONTES CHAVEADAS NO ESPAO DE ESTADO E SNTESE DE COMPENSADORES J. A. Pomilio
9.4.4 Exemplo 2
Consideremos um conversor elevador de tenso, operando no modo contnuo. Como
j foi visto no captulo anterior, neste caso tem-se um sistema que apresenta um zero no semiplano direito, sendo de difcil controle.
Utilizando um compensador do Tipo 3, projetado de acordo com o roteiro visto, foi
simulado um sistema apresentando margem de fase de 10 graus e margem de ganho de 1,5 dB.
Tais valores estreitos indicam que a resposta do sistema a uma variao rpida na referncia
(ou na carga) deve ter um comportamento pouco amortecido, mas deve ser estvel.
A figura 9.14 mostra a resposta do sistema, em malha aberta (sem o compensador) e
em malha fechada, obtida a partir do circuito cujos parmetros esto mostrados na figura 9.15.
Na figura 9.16 tem-se a resposta no tempo a uma mudana de 5% na referncia, podendo-se
notar a variao da sada inicialmente no sentido oposto ao desejado (sistema de fase no
mnima) e o comportamento estvel mas subamortecido.
100
Ganho (dB)
0
Fase (graus)
-180 o
-360
100
Ganho (dB)
0
Fase (graus)
-180 o
-360
10Hz
100Hz
1.0KHz
10KHz
100KH
http://www.dsce.fee.unicamp.br/~antenor
9-14
Fontes Chaveadas - Cap. 9 MODELAMENTO DE FONTES CHAVEADAS NO ESPAO DE ESTADO E SNTESE DE COMPENSADORES J. A. Pomilio
400V
300V
Tenso de sada
200V
Tenso de referncia
100V
0s
10ms
20ms
30ms
40ms
50ms
Figura 9.16 Resposta no tempo a uma variao em degrau na referncia para um conversor
boost operando no modo contnuo, com compensador Tipo 3.
Middlebrook, R.D. and Cuk, S.: "A General Unified Approach to Modelling Switching
Converter Power Stage". 1976 IEEE Power Electronics Specialists Conference
Record, pp. 18-34
[9.2]
[9.3]
Venable, H.D.: "The k-factor: A New Mathematical Tool for Stability Analysis and
Synthesis" Proc. of Powercon 10, March 22-24, 1983, San Diego, USA
http://www.dsce.fee.unicamp.br/~antenor
9-15
Fontes Chaveadas - Cap. 10 MODELAGEM DE CONVERSORES UTILIZANDO MODELO DA CHAVE PWM J. A. Pomilio
ia
ic
Vi
Vi
ia
i a C1
L2
Vi
ia
Vi
p
C
L1
ic
ic
ic
Figura 10.1 Conversores bsicos indicando terminais ativo (a), passivo (p) e comum (c).
A chave pode ser modelada da seguinte forma:
ia
ic
p
Figura 10.2 Modelo da chave PWM.
onde o ciclo de trabalho e *=(1-), o seu complemento.
No modo contnuo, ic ser sempre diferente de zero. No intervalo (.) (chave
controlada fechada), independentemente da topologia, tem-se:
i a(t)= i c (t)
http://www.dsce.fee.unicamp.br/~antenor
(10.1)
10-1
Fontes Chaveadas - Cap. 10 MODELAGEM DE CONVERSORES UTILIZANDO MODELO DA CHAVE PWM J. A. Pomilio
v ap (t)= v cp (t)
(10.2)
No intervalo complementar:
i a(t)= 0
(10.3)
v cp (t)= 0
(10.4)
Novamente, tambm neste tipo de anlise, interessam os valores mdios das variveis
(uma vez que se pretende utilizar ferramentas de anlise linear de sistemas). No estudo do
comportamento dinmico, as perturbaes estudadas sero, por hiptese, em frequncia
muito menor do que a frequncia de chaveamento e de pequena amplitude.
As grandezas mdias sero expressas por tipos maisculos, enquanto os termos
relativos s perturbaes sero indicados com uma letra em estilo script: d, v, etc.
Pode-se demonstrar que a seguinte relao verdadeira:
I a = I c
(10.5)
Ia=Ic.
tT
i c (t)
Ic
t
Figura 10.3 Corrente nos terminais ativo e comum.
A forma retangular de vap(t) (exceto no conversor abaixador, quando vap(t)
sempre igual tenso de entrada), decorre, assim, da presena de resistncia no caminho da
corrente ic(t). Desprezando a ondulao desta corrente, a ondulao na tenso vap(t) pode
ser dada por:
Vr = I c Re
(10.6)
http://www.dsce.fee.unicamp.br/~antenor
10-2
Fontes Chaveadas - Cap. 10 MODELAGEM DE CONVERSORES UTILIZANDO MODELO DA CHAVE PWM J. A. Pomilio
vap (t)
vap (t)
Vr
Vap
tT
tT
vcp (t)
vcp (t)
Vcp
(a)
(b)
Figura 10.4 Tenses nos terminais da chave PWM sem (a) e com (b) a ondulao na
corrente considerada.
Nos conversores elevador e abaixador-elevador, o capacitor de sada est em
paralelo com a carga, de modo que o valor de Re a associao em paralelo de Rse e R. No
conversor Cuk Re = Rse.
Da figura anterior, pode-se obter:
Vcp = ( Vap I c Re * )
(10.7)
(10.8)
(10.9)
ia = D ic
(10.10)
vcp = D vap D * D R e i c
(10.11)
http://www.dsce.fee.unicamp.br/~antenor
10-3
Fontes Chaveadas - Cap. 10 MODELAGEM DE CONVERSORES UTILIZANDO MODELO DA CHAVE PWM J. A. Pomilio
a
ia
. .
D.D*.Re
ic
1: D
vap
vcp
Figura 10.5 Circuito equivalente (fictcio) para chave PWM com transformador CC.
(10.12)
(10.13)
vap =
vcp
D
+ i c R e D * V ap + I c ( D D* ) R e
d
D
(10.14)
V D = Vap + I c R e ( D D* )
(10.15)
- +
ia
VD d
D
d.Ic
. .
D.D*.Re
ic
1: D
vcp
http://www.dsce.fee.unicamp.br/~antenor
10-4
Fontes Chaveadas - Cap. 10 MODELAGEM DE CONVERSORES UTILIZANDO MODELO DA CHAVE PWM J. A. Pomilio
ef =
ic
(10.16)
I me
Ic
i a = D
i + Ic d
I me c
vap =
rm =
(10.17)
r V
+ i c Re D * + m D d
D
D D
vcp
VD
I me
(10.18)
(resistncia modulada)
(10.19)
c
ia
D.D*.Re
ic
p
Figura 10.7 Modelo da chave incluindo resistncias do diodo, do transistor e modulada.
Vcp = D ( Vap I c D * Re I c rt ) D * I c rd
(10.20)
vcp
D
+ i c rc d
VD
D
(10.21)
rc = rm + D rt + D * rd + D D * Re
(10.22)
VD = Vap + ( D D* ) I c Re + I c ( rd rt )
(10.23)
http://www.dsce.fee.unicamp.br/~antenor
10-5
Fontes Chaveadas - Cap. 10 MODELAGEM DE CONVERSORES UTILIZANDO MODELO DA CHAVE PWM J. A. Pomilio
- +
ia
. .
VD d
D
d.Ic
D.D*.Re
rm
D rt +D*rd i c c
1: D
p
Figura 10.8 Modelo completo da chave PWM.
ia
Vi
ic
C
p
Figura 10.9 Conversor abaixador de tenso.
VD d
D
a
ia
- +
vi
D.D*'.Re
c1
. .
r m D r +D* r
t
d
RL
io
+
Rse
vc1p
va1p
ic
1: D
d.Ic
vap
a1
Ro
vcp
vo
C
i1
http://www.dsce.fee.unicamp.br/~antenor
10-6
Fontes Chaveadas - Cap. 10 MODELAGEM DE CONVERSORES UTILIZANDO MODELO DA CHAVE PWM J. A. Pomilio
10.5.1 Anlise CC
Analisando o modelo, e considerando que: o ciclo de trabalho constante (d = 0); os
indutores so representados apenas por suas resistncias; os capacitores esto abertos; a
tenso de entrada; Vi constante; Re = 0, obtm-se:
Vap = Vi
(10.24)
Vc1p = D Vap
(10.25)
Vc1p Vo = ( RL + rm + D rt + D * rd ) I c
(10.26)
Io =
Vo
Ro
(10.27)
Vo
D Ro
=
Vi
Ro + R L + rm + rt D + rd D *
(10.28)
Vo
=D
Vi
(10.29)
di c
dt
(10.30)
vo = Ro i o
(10.31)
R1 = rm + D rt + D * rd + R L
(10.32)
vo = R se i 1 +
1
i dt
C 1
i c = i o + i1
(10.33)
(10.34)
Aplicando a transformada de Laplace s equaes anteriores e resolvendo-se, chegase ao diagrama de blocos mostrado na figura 10.11:
Pelo diagrama, obtm-se:
http://www.dsce.fee.unicamp.br/~antenor
10-7
Fontes Chaveadas - Cap. 10 MODELAGEM DE CONVERSORES UTILIZANDO MODELO DA CHAVE PWM J. A. Pomilio
D Ro (s C Rse + 1)
vo (s)
( Ro C L + Rse C L )
=
vi (s)
C ( Ro R1 + Ro Rse + R1 Rse ) + L
Ro + R1
s2 + s
+
L C ( Ro + Rse )
L C ( Ro + Rse )
vi
+
-
1
sL+R 1
ic
i1
Rse+
-
1
sC
(10.35)
vo
io
1
Ro
(10.36)
d
=0
D
vc1p = D va1p
(10.37)
(10.38)
(10.39)
Como no existe ondulao de tenso em vap (j que para este conversor Re = 0),
pode-se escrever, de (10.23):
V D = Vi + I c ( rd rt )
(10.40)
Definindo R2 = rd - rt +RL
(10.41)
http://www.dsce.fee.unicamp.br/~antenor
10-8
Fontes Chaveadas - Cap. 10 MODELAGEM DE CONVERSORES UTILIZANDO MODELO DA CHAVE PWM J. A. Pomilio
di c
dt
(10.42)
vo = Ro i o
vo = R se i 1 +
(10.43)
1
i 1 dt
C
(10.44)
i c = i o + i1
(10.45)
VD
+
-
1
sL+R 2
ic
i1
Rse+
1
sC
vo
io
1
Ro
(10.46)
Ro (1 + s C Rse )
L C ( Ro + Rse )
F(s) =
C ( Ro R2 + Ro Rse + Rse R2 ) + L
Ro + R2
s2 + s
+
L C ( Ro + Rse )
L C ( Ro + Rse )
(10.47)
V D = Vi + I c ( rd rt )
(10.48)
http://www.dsce.fee.unicamp.br/~antenor
10-9
Fontes Chaveadas - Cap. 10 MODELAGEM DE CONVERSORES UTILIZANDO MODELO DA CHAVE PWM J. A. Pomilio
50
Ganho (db)
0
Com Rse e R2
Sem Rse e R2
50
1
10
100
1000
110 4
1105
Fase (graus)
100
200
Valores usados:
rm=1
Vi=100
=0,5
Ro=10
Rse=0,3 C=100uF
L=10mH
Po=250W
rt=0,1
rd=0,3
10
100
1000
110 4
1105
f (Hz)
(10.49)
Do modelo, V in(s) = vi (s) e I in(s) = ia(s). Admitindo um ciclo de trabalho constante (d = 0),
tem-se:
ia = D ic
(10.50)
se +
+ 1
L C (Ro + Rse ) Ro s C Ro
i c (s)
=
D vi (s)
L + C (Ro ( R1 + Rse ) + R1 Rse )
R1 + Ro
s2 + s
+
L C ( Ro + Rse )
L C ( Ro + Rse )
(10.51)
L C ( Ro + Rse )
(10.52)
Z in =
vi (s)
1 E C L ( Ro + R se )
= 2
i a (s) D 1 + s C ( Ro + R se )
(10.53)
1
Zout = o / / Ro / / Rse +
S C
i c (S)
http://www.dsce.fee.unicamp.br/~antenor
(10.54)
10-10
Fontes Chaveadas - Cap. 10 MODELAGEM DE CONVERSORES UTILIZANDO MODELO DA CHAVE PWM J. A. Pomilio
Mdulo
[]
6
10
100
1000
1 10
10
100
1000
1 10 4
1 10
100
Fase
(graus)
50
1 10
f (Hz)
(10.55)
Zout
S L
Ro R1
1 +
[1 + s C Rse ]
L C ( Ro + Rse )
R1
=
E
(10.56)
1.5
Mdulo
[]
0.5
10
100
1000
1 10
10
100
1000
1 10
1 10
Fase
(graus)
20
40
1 10
f (Hz)
http://www.dsce.fee.unicamp.br/~antenor
10-11
J. A. Pomilio
Modo Corrente
Osc.
Tcnica de controle
(esquemtico)
Osc.
MLP
Osc.
S
Q
Ref.
Ref.
S
I
R
MLP
Ref.
Sada nica
Sada dupla
Caracterstica
MC34060
TL494/594
Baixo custo
MPC1600
SG3525/26/27
Limite digital de
corrente.
Boa imunidade a rudo
UC1842
UC1846
Especial para Fly-back.
Inerente compensao
da tenso de entrada
Formas de onda
11-1
J. A. Pomilio
. "soft start"
. limitao digital de corrente
. capacidade de sincronizao com outros osciladores
Elementos de
Chaveamento
Retificador e
Filtro de
Sada
Vo
Retificador e
Filtro de
Sada
Vo
T2
Amplif. de erro e
Controlador MLP
T1
Vi (ac)
Retificador de
entrada e filtros
Elementos de
Chaveamento
Ref
Controlador
MLP
Ampl.
erro
Isolador tico
http://www.dsce.fee.unicamp.br/~antenor
11-2
J. A. Pomilio
11.2 TL494
A figura 11.2 mostra o diagrama interno do CI TL494.
Modo de controle da sada
13
Vcc
.
.
Oscilador
FF
Comparador
com tempo morto
CK
0,12V
0,7mA
+
-1
+
0,7V
.
.
.
.
+
2-
GND
Referncia
Vcc
Vref
12
7
2
Q2
MLP
Amplif. de erro
.
.
Q1
15
16
5V
14
http://www.dsce.fee.unicamp.br/~antenor
11-3
J. A. Pomilio
mais elevada, o que leva menor largura de pulso nas sadas. A tenso neste pino
encontra-se entre 0,5 e 3,5V.
O CI dispe de uma fonte de referncia interna de 5V
11.3 UC1840
A famlia dos circuitos integrados UC1840 (Unitrode) foi desenvolvida
especialmente para uso no lado da entrada em conversores fly-back ou forward. A figura
11.3 mostra o diagrama de blocos do circuito.
11: Vin (sensor)
Ger.
Rampa
Clock
Rt/Ct : 9
10: Rampa
Osc.
15: Vin (fonte)
Drive
Latch
Compensao: 1
14: Polarizao
do driver
12: sada MLP
R
Ent. inv: 17
+Comp.
+ MLP
+
Amp
+
Ent. NI: 18
Start/sub-tenso: 2
S Latch
MLP
+
Comp.
200uA
Histerese
5V
16: Ref. de 5V
Fonte
S
Reset: 5
S
3V(int.)
Comp.
+
Start
latch
40V
Interna
3V (int.)
13: GND
Reset
Latch
R
8: Partida suave ou
limitador de largur
R
Parada ext.: 4
Comp.
+
sobre-tenso: 3
Comp.
+
R
S Erro
Latch
+
Comp.
6: Limiar de
limite de corrente
+
Comp.
7: sensor de corrente
400mV
http://www.dsce.fee.unicamp.br/~antenor
11-4
J. A. Pomilio
Entrada cc
Rr
Rin
N3
+Vin
Entrada ca
Vref
16
R4
N1
15
N4
Cin
11
Rt
Ger.
Vref
Rampa
10
Osc.
Ct
Cr
+Vin
N2
N5
R1
Rf
Cf
Drive
17
14
Vref
R5
18
Ampl.
Erro
Rb
Cd
12
PWM
Vref
Rd
R8
R6
sub-tenso
R2
6
sobre-tenso
7
Limite
corrente
R3
Stop
Rs
Remoto
Reset
R7
4
5
Partida
Rcs
Suave
13
UC1804
Cs
Rdc
(8.1)
11-5
J. A. Pomilio
A parte MLP do integrado formada pelo oscilador, pelo gerador de rampa, pelo
amplificador de erro, pelo comparador MLP, pelo FF de latch e pelo transistor de sada.
O amplificador de erro um operacional convencional, com uma tenso de modo
comum entre 1 e (Vin-2)V. Assim, qualquer das entradas pode ser conectada referncia
de 5V. A outra entrada deve monitorar a tenso de sada (ou a de entrada).
O comparador MLP possui entradas para o gerador de rampa, o amplificador de
erro, o circuito de partida lenta e o limitador de corrente. sada deste comparador tem-se
um pulso que se inicia ao final do pulso de clock do oscilador e termina quando a rampa
cruza o menor dos trs sinais de entrada citados. A durao do sinal do oscilador
determina a mxima durao possvel para o pulso MLP. O FF assegura a existncia de
apenas 1 pulso por perodo.
O transistor de sada capaz de fornecer 200mA, podendo acionar diretamente
transistores MOSFET ou bipolares.
Circuitos auxiliares para permitir deteco de sobre-tenso, parada e acionamento
comandados externamente tambm esto presentes.
Limitao de corrente e desligamento em caso de sobre-corrente so
implementados com comparadores de diferentes limiares. Na ocorrncia de uma
sobrecarga, estes comparadores estreitam o sinal MLP, ao mesmo tempo em que ligam o
transistor de partida lenta, descarregando Cs, assegurando um reincio de operao
adequado, quando cessar a falha.
11.4 UC1524A
O circuito integrado UC1524A uma verso melhorada dos primeiros
controladores MLP, o SG1524. O diagrama de blocos est mostrado na figura 11.5.
Um gerador de onda dente de serra tem sua freqncia determinada por um par RC
conectado externamente. O limite usual de 500kHz. A rampa gerada tem uma excurso
de aproximadamente 2,5V. O comparador MLP tem uma entrada (positiva) proveniente
deste gerador de rampa e a outra pode ser fornecida pelo amplificador de erro da tenso de
sada ou pelo limitador de corrente da sada..
O integrado possui um fonte interna de referncia de 5V, +1%. Desta forma, tal
tenso pode ser usada no amplificador de erro como referncia direta para sadas de 5V.
Caso a sada seja de maior valor, usa-se um divisor de tenso. O amplificador de erro do
tipo transcondutncia, ou seja, apresenta uma elevada impedncia de sada, comportandose como uma fonte de corrente. O compensador pode ser utilizado tanto entre a sada
(pino 9) e a entrada inversora ou entre a sada e o terra. O amplificador limitador de
corrente pode ser usado no modo linear ou com limitao pulso a pulso. Sua tenso de
limiar de 200mV.
Um sensor de subtenso inibe o funcionamento dos circuitos internos, exceto a
referncia, at que a tenso de entrada (Vin, pino 15) seja superior a 8V.
O sinal do oscilador aciona um flip-flop de modo a selecionar a qual das sadas ser
enviado o sinal MLP. Este sinal passa por um latch, de modo a garantir um nico pulso por
ciclo, podendo ainda ser inibido pela entrada de shutdown (pino 10), o qual atua em 200ns.
A sada dupla permite o acionamento de uma topologia push-pull. Os transistores podem
fornecer 200mA, suportando 60V, podendo ser paralelados.
A figura 11.6 mostra um conversor implementado com este CI.
http://www.dsce.fee.unicamp.br/~antenor
11-6
Vin
15
+ 5V
Referncia
Subtenso
Osc.
Rt
Ct
3
6
7
FlipFlop
. .
.
.
9
Inv.
N. Inv.
2
4
200mV
12
Vref
Ca
11 Ea
13
1k
10k
Cb
Eb
14
Limite de corrente
..
.
PWM
S Latch
Ampl. Erro
Compensao
16
Clock
Osc.
J. A. Pomilio
GND
Shutdown
10
http://www.dsce.fee.unicamp.br/~antenor
11-7
J. A. Pomilio
11.5 UC1846
Este CI, mostrado na figura 11.7, adequado ao controle no modo corrente [11.1].
Possui uma fonte interna de referncia de 5,1V +1%, usada tambm para alimentar
circuitos de baixo consumo. Um gerador de rampa, com freqncia fixa, determinada por
um par RC conectado externamente (pinos 9 e 8), pode produzir um sinal de 1MHz. Um
sinal de sincronismo fornecido no pino 10. O sinal de sada do oscilador tem um tempo
baixo mnimo, o qual inibe ambas as sadas durante um intervalo, garantindo um tempo
morto mnimo. A durao deste intervalo depende tambm do resistor e do capacitor do
oscilador, sendo coincidente com o intervalo de diminuio da tenso da onda dente de
serra.
Vin
15
+ 5,1 V
Referncia
Subtenso
Sinc.
10
Rt
Ct
Osc.
Clock
4
Sensor de corrente
Q
FF
Comp.
PWM
+
X3
+
.
..
Vref
Vc
13
Sada
11 A
.
.
S R
Q
S
14
12
Sada
B
GND
0,5 mA
0,5V
Ampl. Erro
6
5
16
Comp.
350mV
Limite de
Corrente
Shutdown
6k
7 Compensao
http://www.dsce.fee.unicamp.br/~antenor
11-8
J. A. Pomilio
Rs
Sada
+ 4
- 3
X3
X3
+
3
4
Rs
(c)
(a)
+ 4
- 3
X3
X3
+
3
4
Cf
Rs
Trafo de corrente
(d)
Spike
(b)
http://www.dsce.fee.unicamp.br/~antenor
11-9
J. A. Pomilio
11.6 GP605
O GP605 [11.2] utiliza modulao em freqncia ao invs de MLP. O pulso
mantido com largura constante enquanto a freqncia varia dentro de uma faixa
determinada por um capacitor (freqncia mnima) e por um resistor (freqncia mxima).
A figura 11.10 mostra seu diagrama de blocos.
OLRD
Vcc
GND
4
OL
RSD
UV/OV
VCO
R
C
Ton
Seq.
16
Sobrecarga
Sobretenso
Subtenso
Remoto
Shutdown
sncrono
12
Soft-start
Soft-start
15
13
14
VCO
Monoestvel
11
5V
Vref
9
8
10
Out A
FF
6
5
Out B
GND
http://www.dsce.fee.unicamp.br/~antenor
11-10
J. A. Pomilio
sadas podem ser conectadas de modo a atuarem conjuntamente, fornecendo uma sada
com o dobro da freqncia. A freqncia de operao vai at 2MHz.
O CI inclui ainda funes auxiliares como partida suave, desligamento remoto,
fonte interna de 5V, protees contra sub-tenso, sobre-tenso e sobre-carga, . Em caso de
desligamento (comandado ou por sobre-carga) o sistema se reinicializa sozinho quando a
causa da parada deixa de existir.
O atraso na volta ao funcionamento determinado por um par RC conectado ao
pino 2, o qual passa a atuar quando a sobre-carga (monitorada pelo pino 16) deixa de
existir.
A largura do pulso tambm determinada por um par RC conectado em paralelo e
ligados ao pino 9. A durao do pulso deve ser tal que, na mxima freqncia de operao,
seja possvel haver um tempo desligado mnimo de cerca de 300ns, necessrio para a
correta operao do CI.
O capacitor conectado ao pino 11 controla a mnima freqncia do VCO. J o
resistor ligado ao pino 14 determina a mxima freqncia. Seu mnimo valor 10k. A
partida lenta feita atravs de um capacitor conectado ao pino 12.
A entrada do VCO projetada para utilizar diretamente um opto-acoplador cujo
diodo esteja referenciado sada. A faixa de operao linear entre 1,1 e 6,5V.
A proteo contra sub e sobre-tenso feita por um comparador com janela. Na
ocorrncia de falha inibe-se a sada de pulsos, at que a falha cesse.
Uma aplicao tpica em conversor ressonante (meia ponte), com carga em
paralelo, mostrada na figura 11.11.
11-11
J. A. Pomilio
11.7 MC34262
A maneira mais simples de obter uma tenso CC para alimentar uma fonte
chaveada, a partir da rede, utilizar um retificador e um filtro capacitivo. O capacitor se
carrega apenas quando a tenso da entrada for maior do que a tenso sobre ele, o que
implica em um pico de corrente pela alimentao. Isto resulta em um fator de potncia
muito baixo (entre 0,5 e 0,7), alm de grande contedo harmnico da corrente. A figura
11.12 mostra o circuito e a figura 11.13 mostra as formas de onda da corrente e da tenso
de entrada .
Carga
Vac
Conversor
http://www.dsce.fee.unicamp.br/~antenor
11-12
J. A. Pomilio
Carga
MC
34262
Vac
Conversor
Cap. para
altas freq.
Pr-regulador
http://www.dsce.fee.unicamp.br/~antenor
11-13
J. A. Pomilio
Tenso da rede
Corrente de
entrada
IQ1
ID5
corrente mdia
ON
OFF
http://www.dsce.fee.unicamp.br/~antenor
11-14
J. A. Pomilio
http://www.dsce.fee.unicamp.br/~antenor
11-15
J. A. Pomilio
http://www.dsce.fee.unicamp.br/~antenor
12-1
J. A. Pomilio
+200%
+100%
+30%
+6%
100%
Regime
-30%
-70%
-13%
-42%
0%
.001
.01
100u
0.1
1m
1
8.33m
10
.1
100
.5
1000 ciclos
2s
+
Fonte
carga
nominal
sob teste
Vi
osciloscpio
Tenso de entrada
100%
0
Tempo de sustentao
Vo
Vomin
12-2
Regula o de Linha =
Vomax Vomin
100
Voideal
J. A. Pomilio
(12.1)
+
Fonte
Vi
Carga
nominal
sob teste
Vo
ajustvel
-
Vomax Vomin
100
Voideal
(12.2)
+
Fonte
1/2
carga
nominal
sob teste
Vi
nominal
-
1/2
carga
nominal
Vo
http://www.dsce.fee.unicamp.br/~antenor
12-3
12.5
J. A. Pomilio
+
Fonte
1/2
carga
nominal
sob teste
Vi
nominal
1/2
carga
nominal
osciloscpio
carga
100%
50%
tempo de resposta
Vo
http://www.dsce.fee.unicamp.br/~antenor
12-4
J. A. Pomilio
Fonte
sob teste
Entrada e retorno
curtocircuitados
Alta
Tenso
CC
Todas as
sadas e
retornos
curtocircuitados
conjuntamente
Fonte
sob teste
Entrada e retorno
curtocircuitados
Alta
Tenso
CC
Todas as
sadas e
retornos
curtocircuitados
conjuntamente
Chassis/terra
http://www.dsce.fee.unicamp.br/~antenor
12-5
J. A. Pomilio
http://www.dsce.fee.unicamp.br/~antenor
12-6
J. A. Pomilio
Todos os caminhos nos quais circula corrente elevada devem ter o menor
comprimento possvel, o que implica na proximidade fsica entre os componentes de
potncia. Os elevados dv/dt e di/dt advindos do chaveamento devem ser minimizadas por
meio de supressores e amaciadores.
Normalmente as fontes so colocadas dentro de caixas metlicas, as quais confinam
os campos magnticos produzidos (baseando-se na teoria da esfera Gaussiana). A blindagem
deve envolver todo o circuito que produz interferncia, formando um "curto-circuito" em
torno a ele. Qualquer juno na blindagem deve ter uma resistncia de contato muito baixa,
sob o risco de se perder sua eficcia.
Limite
dB(uV)
50
Medidas distncia de 10 m
40
37dB
30
10
30
100
300
Frequncia (MHz)
1000
Figura 12.8 Limites de IEM irradiada para equipamento ISM, grupo 1, classe B
12.7.2 IEM conduzida pela rede
A principal motivao para que se exija um limitante para a IEM que um
equipamento injeta na rede evitar que tal interferncia afete o funcionamento de outros
aparelhos que estejam sendo alimentados pela mesma rede. Esta susceptibilidade dos
aparelhos aos rudos presentes na alimentao no est sujeita a normatizao, embora cada
fabricante procure atingir nveis de baixa susceptibilidade.
A medio deste tipo de interferncia feita atravs de uma impedncia (LISN - Line
Impedance Stabilization Network) colocada entre a rede e o equipamento sob teste, cujo
esquema est mostrado na figura 12.9. A indutncia em srie evita que os rudos produzidos
pelo equipamento fluam para a rede, sendo direcionados para a resistncia de 1k, sobre a
qual feita a medio (com um analisador de espectro com impedncia de entrada de 50).
Os eventuais rudos presentes na linha so desviados pelo capacitor de 1F, no afetando a
medio.
Esta impedncia de linha pode ser utilizada na faixa entre 150kHz e 30MHz, que a
banda normatizada pela CISPR. A faixa entre 10kHz e 150kHz definida apenas pela VDE,
estando em estudo por outras agncias. Nesta faixa inferior, a LISN implementada com
outros componentes, como mostrado na mesma figura 12.9.
Tambm so feitas as distines quanto aplicao e ao local de instalao do
equipamento. A figura 12.10 mostra estes limites para a norma CISPR 11 (equipamentos
ISM). O ambiente de medida composto basicamente por um plano terra sobre o qual
colocada a LISN. Acima deste plano, e isolado dele, coloca-se o equipamento a ser testado.
As elevadas taxas de variao de tenso presentes numa fonte chaveada e correntes
pulsadas presentes em estgios de entrada (como nos conversores para correo de fator de
potncia) so os principais responsveis pela existncia de IEM conduzida pela rede.
http://www.dsce.fee.unicamp.br/~antenor
12-7
J. A. Pomilio
No caso das correntes pulsadas, esta razo bvia, uma vez que a corrente presente
na entrada do conversor est sendo chaveada em alta freqncia, tendo suas harmnicas
dentro da faixa de verificao de IEM conduzida.
.
Rede
CA
..
L1
L2
9 a 150 kHz
C1
C2
C3
R1
R2
R3
Fonte
Vo
L1=250uH
L2=50uH
C1=4uF
C2=8uF
C3=250nF
R1=10
R2=5
R3=1k
150kHz a 30MHz
L1=0
L2=50uH
C1=0
C2=1uF
C3=100nF
R2=0
R3=1k
Analisador
de Espectro
(50 ohms)
Figura 12.9 Impedncia de linha normatizada (LISN).
dBuV
100
90
80
70
60
Classe A
50
Classe B
10k
100k
1M
10M
100M
f (Hz)
Figura 12.10 Limites de IEM conduzida pela norma CISPR 11 (equipamentos de uso
Industrial, Cientfico e Mdico - ISM)
A reduo dos nveis de IEM conduzida pode ser obtida com o uso de filtros de linha
[12.6]. Seu objetivo criar um caminho de baixa impedncia de modo que as componentes
de corrente em alta freqncia circulem por tais caminhos, e no pela linha. Devem-se
considerar 2 tipos de corrente: a simtrica e a assimtrica.
No caso de correntes simtricas (ou de modo diferencial), sua existncia na linha de
alimentao se deve ao prprio chaveamento da fonte. A figura 12.11 mostra esta situao.
A reduo da circulao pela linha pode ser obtida pelo uso de um filtro de segunda ordem,
com a capacitncia oferecendo um caminho de baixa impedncia para a componente de
corrente que se deseja atenuar. Os indutores criam uma oposio fuga da corrente para a
rede. Em 60Hz a queda sobre tais indutncias deve ser mnima.
http://www.dsce.fee.unicamp.br/~antenor
12-8
J. A. Pomilio
J para as correntes assimtricas (ou de modo comum), como sua principal origem
est no acoplamento capacitivo do transistor com o terra, a reduo se faz tambm com um
filtro de segunda ordem. No entanto, o elemento indutivo deve ser do tipo acoplado e com
polaridade adequada de enrolamentos, de modo que represente uma impedncia elevada
para correntes assimtricas, mas no implique em nenhuma impedncia para a corrente
simtrica. Os capacitores fornecem o caminho alternativo para a passagem de tal
componente de corrente.
rede
..
fonte
aterramento
Filtro de linha
Figura 12.11 Circuito tpico com filtro de linha.
http://www.dsce.fee.unicamp.br/~antenor
12-9