Apostila SD EDB 2020 Oficial

MINISTÉRIO DA EDUCAÇÃO
CENTRO FEDERAL DE EDUCAÇÃO TECNOLÓGICA DE MINAS GERAIS
DEMAT – DEPARTAMENTO DE ENGENHARIA DE MATERIAIS

COORDENAÇÃO DE ELETROMECÂNICA • COORDENAÇÃO DE MECÂNICA
Eletrônica Digital
Sistemas Combinacionais
Teoria básica, exercícios e guias de aulas práticas
André Barros de Mello Oliveira

Sandro Malta Magalhães
Belo Horizonte - Campus I
 MINAS GERAIS
Departamento de
Engenharia de Materiais
2ª edição − Fevereiro de 2020

Campus I – Belo Horizonte
Av. Amazonas 5253 - Nova Suíça - Belo Horizonte - MG - Brasil
CEP 30.421-169 - Telefone: +55 (31) 3319-7000
Lista de alguns termos e siglas da área Eletroeletrônica
A - Abbreviation for "ampere" a unit of electrical current.

ABNT – Associação Brasileira de Normas Técnicas. Órgão responsável pela normalização técnica no Brasil,
fornecendo a base necessária ao desenvolvimento tecnológico brasileiro. Trata-se de uma entidade privada e sem
fins lucrativos e de utilidade pública, fundada em 1940.
AC/DC - Equipment that will operate on either an AC or DC power source.
AC generator - Device used to transform mechanical energy into AC electrical power.
AC voltage - A voltage in which the polarity alternates.
AC – Alternating Current. Polarity current moving from positive to negative.
Amplitude - the strength of an electronic signal.
AOP ou Amp-Op – Amplificador Operacional.
ANSI – American National Standards Institute, Instituto de normas dos Estados Unidos que publica
recomendações e normas em praticamente todas as áreas técnicas.
AWG - Abbreviation for "American wire gauge". A gauge that assigns a number value to the diameter of a wire.
Beta - (b) The ratio of collector current to base current in a bipolar junction transistor (BJT).
Bipolar junction transistor - (BJT), A three terminal device in which emitter to collector current is controlled by
base current.
BJT – Bipolar Junction Transistor.
CA – Corrente Alternada.
CAD - Abbreviation for "computer aided design"
Center TAP - Midway connection between the two ends of a winding.
Center tapped rectifier - Circuit that make use of a center tapped transformer and two diodes to provide full wave
rectification.
Center tapped transformer - A transformer with a connection at the electrical center of a winding.
CC – Corrente Contínua.
DC – Direct Current (corrente contínua).
Direct Current / DC - consistent current that moves in one direction.
Earth - a source that grounds the rest of the electronics.
Farad - a unit of measurement used with capacitance.
GND – de Ground (terra). Potencial de referência de um circuito elétrico, tomado como nível zero (0 V).
IEEE – Institute of Electrical and Electronics Engineers (Instituto de Engenheiros Eletricistas e Eletrônicos)
LCD – Liquid Cristal Display (Tela de Cristal Líquido)
LDR – Light Dependent Resistor
LED - Light Emitting Diode (diodo emissor de luz)
MOSFET – Metal Oxide Semiconductor Field Effect Transistor.
 - Rendimento energético.
Op-Amp – Operational amplifier.
PC – Personal Computer, computador pessoal.
RMS – Root Mean Square (valor médio quadrático).
RPM (ou rpm) – Rotações por minuto.
TJB - transistor (ou transistor) de junção bipolar.
VCC – Tensão Contínua (o mesmo que VDC).
RMS - acronym meaning Root Mean Squared.
Volt - unit measuring electromotive force.
Watt - unit measuring power.
Fontes:
1) Glossary / Dictionary of Electronics Terms, em http://www.hobbyprojects.com/dictionary/a.html

2) Glossary of Electronic Terms - http://www.datarecoverylabs.com/electronic-glossary.html
3) Electronic Engineering Electronic - http://www.interfacebus.com/Glossary-of-Terms.html
4) Dicionário Inglês-Português online: http://www.linguee.com.br/ingles-portugues/traducao/
CEFET-MG − Eletrônica Digital 1 Sistemas Combinacionais

SUMÁRIO
Capítulo 1 – Introdução aos Sistemas Digitais ..................................................................................................................... 4

1.1 – Introdução .............................................................................................................................................................. 4
Leitura: uso de simuladores para circuitos digitais ...................................................................................................... 15
Capítulo 2 – Sistemas de Numeração utilizados em Eletrônica Digital............................................................................ 20

2.1 – Sistemas de Numeração ....................................................................................................................................... 20
2.2 – Sistemas decimal, binário, octal e hexadecimal ................................................................................................... 20
2.2.1 – Sistema Decimal ........................................................................................................................................... 20
2.2.2 – Sistema Binário ............................................................................................................................................ 21
2.2.3 – Sistema Octal ................................................................................................................................................ 23
2.2.4 – Sistema Hexadecimal ................................................................................................................................... 24
2.3 – Conversão de bases .............................................................................................................................................. 26
2.3.1 – Conversão binário para decimal ................................................................................................................... 26
2.3.2 – Conversão decimal para binário ................................................................................................................... 27
2.3.3 – Conversões octal para binário e binário para octal ....................................................................................... 29
2.3.4 – Conversões hexadecimal para binário e binário para hexadecimal .............................................................. 29
2.3.5 – Conversões octal para decimal e decimal para octal .................................................................................... 30
2.3.6 – Conversões hexadecimal para decimal e decimal para hexadecimal ............................................................ 31
2.3.7 – Resumo das regras de conversão entre bases numéricas .............................................................................. 31
2.4 – Códigos numéricos ............................................................................................................................................... 32
2.4.1 − Código BCD 8421 (de Binary-coded decimal 8421) ................................................................................... 32
2.4.2 − Código Gray ................................................................................................................................................. 32
2.5 − Código ASC II (código alfanumérico) ................................................................................................................. 34
Capítulo 3 – Funções e Portas Lógicas ................................................................................................................................ 39

3.1 – Introdução ............................................................................................................................................................ 39
3.1.2 – Família Lógica TTL ..................................................................................................................................... 42
3.2 – Tabela-verdade ..................................................................................................................................................... 44
3.3 – Funções lógicas AND, OR, NOT, NAND, NOR, XOR e XNOR ........................................................................ 45
3.3.1 – Função E (AND) .......................................................................................................................................... 45
3.3.2 – Função OU (OR) .......................................................................................................................................... 48
3.3.3 – Função NÃO (NOT) ..................................................................................................................................... 49
3.3.4 – Função NAND .............................................................................................................................................. 50
3.3.5 – Função NOR ................................................................................................................................................. 51
3.3.6 – Função OU Exclusivo (EXOR) .................................................................................................................... 51
3.3.7 – Função Exclusive NOR (EX-NOR).............................................................................................................. 53
3.3.8 – Construção de circuitos lógicos através da universalidade das portas NAND e NOR ................................. 54
3.4 − Descrevendo circuitos lógicos algebricamente .................................................................................................... 55
Capítulo 4 – Álgebra de Boole ............................................................................................................................................. 66

4.1 – Introdução ............................................................................................................................................................ 66
4.2 – Postulados e teoremas da álgebra de Boole .......................................................................................................... 66
4.3 – Teoremas de DeMorgan ....................................................................................................................................... 68
4.4 – Aplicação da álgebra de Boole na simplificação de equações booleanas............................................................. 69
Capítulo 5 – Mapa de Karnaugh e Projeto de Circuitos Combinacionais ....................................................................... 75

5.1 – Introdução ............................................................................................................................................................ 75
5.2 – Minimização de expressões lógicas com o mapa K ............................................................................................. 75
5.2.1 – Uso do mapa de Karnaugh na simplificação de funções lógicas .................................................................. 77
5.3 – Projeto de circuitos combinacionais ..................................................................................................................... 82
5.3.1 – Circuito digital básico de automação residencial: sistema de segurança ...................................................... 83
5.3.2 – Circuito digital de controle de acesso a uma impressora .............................................................................. 85
5.3.3 – Circuito decodificador BCD para um display de 7 segmentos ..................................................................... 86
5.3.1.1 – Display de 7 Segmentos........................................................................................................................ 86
5.3.4 – Circuito comparador digital de 1 bit ............................................................................................................. 92
5.4 – Diagramação do mapa K com condições irrelevantes .......................................................................................... 94
5.5 – Circuitos Multiplexadores e Demultiplexadores .................................................................................................. 97
5.5.1 – Multiplexadores ............................................................................................................................................ 97

5.5.1.1 – Multiplexadores de 2 canais (entradas) – MUX 2  1 .......................................................................... 98
5.5.1.2 – Multiplexadores de 4 e de 8 canais de entrada...................................................................................... 99
5.5.2 – Associação de Multiplexadores − O MUX de 16 canais ............................................................................ 101
5.5.2.1 – Associação em paralelo de MUX ....................................................................................................... 101
5.5.2.2 – Associação em série de MUX ............................................................................................................. 102
5.5.3 – Demultiplexadores...................................................................................................................................... 105
5.5.3.1 – Operação do demultiplexador ............................................................................................................. 106
Capítulo 6 – Circuitos Osciladores e Temporizadores .................................................................................................... 122

6.1 – Introdução .......................................................................................................................................................... 122
6.2 – O circuito integrado 555 (timer ou temporizador).............................................................................................. 122
6.2.1 - Modos de operação ..................................................................................................................................... 124
6.2.1.1 – Operação MONOESTÁVEL .............................................................................................................. 124
6.2.1.2 – Operação ASTÁVEL (percurso livre) ................................................................................................ 126
6.2.1.3 – Operação BIESTÁVEL ...................................................................................................................... 129
LECTURE 1: 555 Timer .............................................................................................................................................. 130
Leitura 2: O CI 555 como disparador, acionado com baixa luminosidade................................................................. 131
Anexo I – Guias de Aulas Práticas .................................................................................................................................... 135

Aula prática 1 – Portas lógicas básicas .......................................................................................................................... 136
Aula prática 2 – Circuitos digitais: aplicações em segurança residencial e outros ........................................................ 138
Aula prática 3 – Circuito digital para monitoramento de trens de pouso de um avião ................................................... 140
Aula prática 4 – Circuito lógico para o controle de nível em um processo químico ....................................................... 142
Aula prática 5 – Circuito digital comparador de 1 bit .................................................................................................... 143
Aula prática 6 – Montagem e verificação de um circuito MUX 2  1 ............................................................................. 145
Aula prática 7 – Circuito de comando digital de demanda de motores elétricos ............................................................ 149
Anexo II – Informações úteis ............................................................................................................................................. 151
Bibliografia .......................................................................................................................................................................... 153

1 INTRODUÇÃO AOS SISTEMAS DIGITAIS
Capítulo 1 – Introdução aos Sistemas Digitais
1.1 – Introdução
Os circuitos eletrônicos são a essência de diversos equipamentos e dispositivos hoje em dia, como TVs de
alta definição, sistemas de som, aparelhos de telefonia celular, circuitos de automação residencial e industrial e
outros. De acordo com a sua natureza, os circuitos eletrônicos são classificados pelos engenheiros em circuitos
analógicos e digitais. Um equipamento utiliza circuitos digitais se são confirmadas as seguintes condições
(TOKHEIM, 2013):
- possui um display de sete segmentos e/ou alfanumérico (contendo letras e/ou números) – ver as Figuras
1.1a e 1.1b;
- possui memória ou pode armazenar informações;
- pode ser programado, como por exemplo a TV digital (Figura 1.2).
Catodo ou Anodo
Ponto
Ponto
c decimal
decimal
Catodo ou Anodo
(a) (b)
Figura 1.1 – (a) Display de sete segmentos. Fonte http://fritzing.org/projects/led-verde. (b) Aspecto de um display
alfanumérico. Fonte: https://www.electrofun.pt/display/kit-display-quad-alfanumerico-i2c-4-digitos-0-54-amarelo.
Figura 1.2 – Diferenças entre a TV analógica, digital e o padrão HD (high definition).

Fonte: https://assinartvsky.com.br/diferenca-entre-tv-analogia-digital-e-hd/

Em um sistema digital os sinais têm um número finito de valores discretos (Figura 1.3a), se contrapondo a
sistemas analógicos, nos quais os sinais têm valores pertencentes a um conjunto contínuo de pontos ou valores
(infinito) – Figura 1.3b. O sinal digital é um sinal binário, modelado de forma que assume apenas dois valores
discretos: 0 ou 1, Baixo/LOW ou Alto/HIGH, Falso ou Verdadeiro.
x S y x S y
x x y y x y y
S S
(digital) x S S
(analógico)
(digital)
(digital) (analógico)
(analógico)
x x
x x x x
y t y t
y y t t
y y t t
t t
t t t t
(a) (b)
Figura 1.3 – Característica de: (a) sinais digitais e (b) sinais analógicos. Profa. Fernanda Gusmão de Lima Kastensmidt.
Notas de aulas de Sistemas Digitais. UFRGS. Fonte: http://www.inf.ufrgs.br/~fglima/aula1.pdf.
Sistema BINÁRIO
O sistema binário é a forma mais simples de um sistema digital, utilizado por máquinas com circuitos digitais
para interpretar informações e executar ações. É por meio dessa linguagem que o computador exibe e processa textos,
números e imagens, por exemplo. “O computador não interpreta letras e dígitos, como os humanos. Ele só lê sinais
elétricos na sua forma mais simples: sem corrente ou com corrente, representados respectivamente pelos números 0 e
1”, explica o engenheiro de software Eugeni Dodonov.
Todos os comandos e dados processados pelo equipamento são formados por sequências desses algarismos. O
branco puro na tela, por exemplo, equivale a 11111111 em código binário e o número 8, para o computador, é 1000. A
primeira contagem binária de que se tem registro é do século 3 a.C., feita por um matemático indiano. Desde então, o
sistema jamais deixou de ser estudado, mas só em 1937 foi usado pela primeira vez, da maneira que vemos hoje, nos
circuitos digitais.
Fonte: https://super.abril.com.br/mundo-estranho/o-que-e-o-sistema-binario/
Sinais digitais  sinais analógicos
Se fizermos uma comparação, veremos que os sistemas digitais apresentam muitas vantagens em relação
aos sistemas analógicos. Estas vantagens, listadas a seguir, servem de motivação para a migração da tecnologia
analógica para a digital, nas mais diversas áreas (TOCCI, WIDMER e MOSS, 2011).
1. É mais simples projetar sistemas digitais, pois os circuitos utilizados nos mesmos são circuitos de chaveamento.
Nestes circuitos os valores exatos de tensão ou corrente não são levados em conta, mas apenas a faixa em que
ocorrem, entre os limites ALTO (HIGH) ou BAIXO (LOW).
2. A informação (memória) é armazenada com mais facilidade nos circuitos digitais, em razão da habilidade de
dispositivos e circuitos especiais (Figura 1.4). Estes circuitos guardam (ou salvam) a informação digital e a
mantém por um tempo necessário, utilizando técnicas de armazenamento de massa em um espaço físico
relativamente pequeno. Nos sistemas analógicos, a capacidade de armazenamento de dados, é extremamente
limitada e complexa. Uma questão importante é como preservar a memória digital - por exemplo, muitas fotos se
perdem em aparelhos celulares...
Figura 1.4 – Chips de memória em foto ilustrativa.
Fonte: http://seurobo.blogspot.com/2014/10/como-funciona-memoria-ram.html
3. Nos sistemas digitais a precisão e exatidão são mantidas com mais facilidade em todo o sistema, ou seja, após a
digitalização do sinal, não ocorre a sua degradação com o seu processamento. Nos sistemas analógicos há uma tendência de
ocorrer distorção nos valores de tensão e corrente. Estas distorções podem ser causadas, por exemplo, pelos efeitos da
variação na umidade, na temperatura e na tolerância dos componentes dos circuitos. Nos instrumentos de medida digitais,
são vistas diversas vantagens, como nos amperímetros e osciloscópios desta categoria. Os osciloscópios digitais (ver a Figura
1.5) oferecem a possibilidade de documentação, análise, e comparação de formas de onda com muito mais eficiência. Além
disso, apresentam imagens bastante nítidas e estáveis, com cores variadas.
Figura 1.5 – Osciloscópio digital. Fonte: https://www.rcbi.com.br/teste-e-medicao/osciloscopios/

bancada/msox4154a-osciloscopio-digital-1-5-ghz-4-canais-e-com-16-canais-digitais.
4. Em sistemas digitais as operações podem ser programadas. O seu projeto fica então bastante viável, pois a sua operação
é controlada por um conjunto de instruções armazenadas, denominado programa. A Figura 1.6 mostra o uso de um
microcontrolador para armazenar a informação de um sensor indutivo no formato digital. A programação em sistemas
analógicos também é possível, mas limitada e com muito menos recursos.
Figura 1.6 – Sistema de programação com o Arduino®. Fonte: https://br.pinterest.com/pin/514817801145280659/

5. Nos circuitos digitais, os ruídos (flutuações espúrias) não afetam seriamente o sinal e não comprometem a sua informação
(ver a Figura 1.7a), ou seja, o valor exato da tensão não fica comprometido. Isto só é verdade se a amplitude do ruído não
dificultar a distinção entre um nível ALTO (H) e um nível BAIXO (L). A Figura 1.7b mostra que o nível baixo do sinal está
entre 0 e 0,8 V e o nível alto entre 2 e 5 V, o que ocorre para diversos fabricantes de circuitos integrados digitais.
Ruído
v (V)
Nível ALTO
Nível BAIXO
(a) (b)
Figura 1.7 – (a) Exemplo de ruído em um sinal de onda quadrada. (b) Faixas de detecção de níveis alto e baixo.
6. A fabricação de CIs (circuitos integrados ou chips, Figura 1.8) digitais é mais viável do que a de CIs analógicos. Estes
últimos são relativamente complexos pois demandam dispositivos que apresentam inviabilidade em sua integração (inclusive
econômica), como resistores de precisão, capacitores de alto valor, indutores e transformadores etc. Os CIs digitais podem,
ao contrário, ser fabricados com o uso de mais dispositivos internos.
Encapsulamento
Chip Plástico
Pinos ou
terminais
Figura 1.8 – Vista em corte de um tipo de encapsulamento de CI, mostrando o chip
interno com as conexões aos pinos de entrada e saída (FLOYD, 2007).
Exemplo 1.1 – A Figura 1.9 mostra as principais tecnologias de fabricação de circuitos integrados digitais:
(1) as de prateleira ou “off-the-shelf” (disponível no mercado); (2) as de CIs customizados, conhecidos como
ASICs (Application Specific Integrated Circuits), ou seja, circuitos integrados de aplicação específica e (3) as de
lógica programável (FPGAs).
Figura 1.9 – Tipos de fabricação de CIs. Fonte: http://www.inf.ufrgs.br/~fglima/TD/TD01.pdf.

A tecnologia FPGA (Field Programmable Gate Array) ou matriz de portas lógicas programáveis, cujo diferencial é a
capacidade de configuração do seu hardware no desempenho de qualquer combinação de funções digitais. O FPGA pode ser
definido como “um hardware não pré-configurado”. Os projetos de circuitos digitais com FPGA permitem processar uma
enorme quantidade de dados de forma rápida e eficiente, pois podem-se implementados algoritmos de forma paralela ao
desenvolvimento do hardware.
Qual é a vantagem mais importante dos sistemas digitais?
A principal vantagem dos sistemas digitais consiste em sua capacidade para operar com sinais elétricos que tenham
sido degradados por ruídos. Pelo fato de as saídas serem discretas, uma ligeira variação numa entrada continua a ser
interpretada corretamente, como se verifica na Figura 1.10. Nos circuitos analógicos, um ligeiro erro na entrada provoca um
erro na saída.
Figura 1.10 – (a) Sinal digital sem ruídos e (b) com ruídos.
Existem desvantagens do uso de técnicas digitais?
Há poucas desvantagens no uso de técnicas digitais (TOCCI, WIDMER e MOSS, 2011):

- as grandezas do mundo real são essencialmente analógicas;
- o processamento destes sinais demanda tempo.
As grandezas físicas, em sua maioria de natureza analógica, são monitoradas ou medidas em tempo real, e controladas
em um determinado processo. Exemplos: temperatura, pressão, posição, velocidade, nível de líquido e vazão, dentre outras.
Geralmente expressamos estas grandezas em seus valores instantâneos, quando se diz que a temperatura é 23°C. Este
procedimento configura uma aproximação digital para uma grandeza analógica. A Figura 1.11 mostra a medição de um sinal
analógico de tensão elétrica, no formato senoidal. O valor instantâneo de + 180 V é o valor máximo deste sinal analógico,
que é formado de muitos pontos.
+ 180 V Vmax
0V
- 180 V
Figura 1.11 – Exemplo de sinal de tensão analógico.

As técnicas digitais trazem vantagens, como dito anteriormente, mas que dependem de alguns passos a serem
tomados (TOCCI, WIDMER e MOSS, 2011):
1. Conversão da variável física em um sinal elétrico (analógico). Esta etapa é realizada por um circuito denominado em
Eletrônica de transdutor1;
2. Conversão das entradas elétricas (analógicas) do mundo real no formato digital. Esta função é realizada por um
conversor analógico-digital (conversor A/D);
3. Efetuar o processamento (operação) da informação digital.
4. Conversão das saídas digitais de volta ao formato analógico, que é o formato do mundo real, função que fica a cargo
de um conversor digital-analógico (conversor D/A).
Conversor Analógico-Digital (A/D)
Um conversor A/D transforma um sinal analógico, contínuo no tempo, em um sinal digital, discreto no tempo,
quantizado dentro de um número finito de valores inteiros, determinado pela resolução característica do conversor em
bits (8, 10, 12, 16 etc.). A Figura 1.12a mostra um sinal analógico de temperatura de um processo ao longo das 24 h do
dia e a Figura 1.12b apresenta a sua “digitalização”, após a etapa de conversão A/D.
Nota-se, com a conversão A/D, a representação de sua variação contínua em pontos discretos, em intervalos
definidos. Este processo é denominado de amostragem.
Sinal contínuo
(a)
Tmax
Sinal
“discretizado”
(b)
Figura 1.12 – Exemplo de conversão A/D de um sinal analógico. (a) Sinal analógico (contínuo). (b) Sinal
digital, discretizado pela amostragem em intervalos discretos ao longo do tempo (FLOYD, 2007).
1
Emprega-se o termo transdutor na identificação do elemento que converte a informação “sentida” pelo sensor em um sinal
detectável (elétrico, mecânico, óptico etc.). Transdutor engloba o sensor o que torna possível a medição de determinada
grandeza.

Na curva da Figura 1.12b, cada ponto é representado por uma sequência de bits. Quanto melhor a resolução
do conversor A/D, mais fiel é a representação da grandeza analógica na forma digital. Por exemplo, se o conversor
é de 8 bits, o ponto máximo da temperatura, Tmax, é representado por 11111111. O ponto mínimo, T = 00 C, é
representado em 8 bits como 00000000.
Exemplo 1.2 – Em um conversor A/D de 8 bits, o sinal de entrada é transformado em intervalos com os
valores discretos compreendidos entre 0 e 255, ou seja, 256 valores. O número de valores em função do número
de bits é dado por (1.1) – é a contagem que podemos efetuar no sistema binário.
Contagem em binário = 2N, onde N = número de bits (1.1)
Para 8 bits: a contagem é feita de 00000000 até 11111111 = 28 = 256 valores.
Com N bits o maior valor representado é 2N - 1, ou seja, podemos contar em decimal representado em binário
até o número 2N - 1.
Para 3 bits: N = 3 → 8 valores = 23. Maior valor: 23 − 1 = 7 (000 a 111).

Para 8 bits: N = 8 → 256 valores = 28. Maior valor: = 28 – 1 = 255 (00000000 a 11111111).
Bit e byte
A palavra "bit" é a contração de "binary digit" ou "dígito binário", que pode ser o 0 (zero) ou o 1 (um). Um
conjunto de 8 bits forma um byte (ver a Figura 1.13) e um conjunto de 1024 bytes forma um kilobyte (ou kbyte).
O número 1024 foi escolhido por ser a potência de 2 mais próxima de 1000. É mais fácil para os
computadores trabalharem com múltiplos de dois do que usar o sistema decimal como nós.
Um conjunto de 1024 kbytes forma um megabyte e um conjunto de 1024 megabytes forma um gigabyte.
Figura 1.13 – Múltiplos do bit: nibble, byte e word.
Devido ao crescimento da quantidade de dados binários transportada ou utilizada em processos e

armazenamentos, foram estipulados para os dados os mesmos prefixos do Sistema Internacional utilizado pela
física, química, matemática e outras áreas – veja a Tabela 1.1.
Tabela 1.1 – Uso de prefixos nos sistemas de computação e no SI.

Nome Abrev. Tamanho em bytes Tamanho no SI
quilo k 210 = 1024 103 = 1 000
mega M 220 = 1 048 576 106 = 1 000 000
30
giga G 2 = 1 073 741 824 109 = 1 000 000 000
tera T 240 = 1 099 511 627 776 1012 = 1 000 000 000 000
50
peta P 2 = 1 125 899 906 842 624 1015 = 1 000 000 000 000 000
60
exa E 2 = 1 152 921 504 606 846 976 1018 = 1 000 000 000 000 000 000
zetta Z 270 = 1 180 591 620 717 411 393 424 1021 = 1 000 000 000 000 000 000 000
80
yotta Y 2 = 1 208 925 819 614 629 174 706 176 1024 = 1 000 000 000 000 000 000 000 000

Exemplo 1.3 – Como pode ser representado fisicamente um BIT?
Fisicamente, um bit pode ser representado de várias formas: através de dois valores de tensão em um
dispositivo de circuito, identificação de portão aberto ou portão fechado, medição de temperatura abaixo ou acima
de um valor de referência, entre outras. O importante é que seja possível identificar dois estados diferentes.
Exemplo 1.4 – Com N bits, quantos estados podem ser representados? Resposta: 2N estados (ver a Figura
1.14, com 1, 2 e 3 bits).
1 Bit 2 Bits = 4 estados 3 Bits = 8 estados
0 0 0 0 0 1 0 1 0 0 1 1
Pode ser 0 ou 1 0 0 0 1 1 0 1 1
1 0 0 1 0 1 1 1 0 1 1 1
Figura 1.14 – Com N bits podem ser representados 2N estados diferentes.
Exemplo 1.5 – READING - When 8 bits are not enough ...
For 30 years 8-bit processors have been the workhorses of embedded applications. You no doubt interact
with dozens of 8-bitters daily and probably don’t even know it. They are all around us but as the electronics in
our world becomes more sophisticated 8-bit processors are becoming less and less able to keep up. To be sure,
there will be 8-bitters used for many years – there are after all a few 4-bit processors that are still being used in
some applications. But the time for 8-bit processors is passing as new 32-bit processors shrink to sizes that are
comparable while offering an order of magnitude more performance, and advanced features that 8-bitters can
only dream of.
Source: https://blogs.synopsys.com/configurablethoughts/2012/12/when-8-bits-is-not-enough/
Figura 1.15 – Data traffic in 8, 16 and 32 bits.
Exemplo 1.6 – O sinal a ser convertido por um conversor A/D dificilmente se acomoda diretamente à sua
faixa de tensão de entrada. Ele precisa ser transformado adequadamente para isso.
Em geral a tensão de entrada de um conversor A/D é definida como a tensão de alimentação do conversor (+ 3,3 ou 5
V, por exemplo). Para realizar essa adaptação muitas vezes é necessário realizar um condicionamento do sinal, tipicamente
com auxílio de circuitos analógicos passivos ou ativos. A Figura 1.16 mostra a etapa de conversão A/D (CAD) de um sinal
de áudio de um microfone, que é condicionado para a faixa de um sinal do processamento digital (computador).
Figura 1.16 – Conversão A/D e D/A de um sinal de áudio: do microfone ao alto-falante.

Fonte: http://macao.communications.museum/por/exhibition/secondfloor/MoreInfo/ADConverter.html

Para a transformação de volta ao mundo analógico (saída do alto-falante), o sinal passa por uma conversão
digital-analógico (D/A ou CDA). A sua amplitude é alterada a um nível mais alto (ocorre um ganho de tensão).
Condicionamento de um sinal
O condicionamento de sinal2 é um processo de aquisição de dados, e um instrumento chamado

condicionador de sinal é usado para executá-lo. Este instrumento converte um tipo de sinal elétrico ou mecânico
(sinal de entrada) em outro (sinal de saída).
Condicionar um sinal, portanto, é convertê-lo de forma adequada para interfaceá-lo com outros elementos,
por exemplo colocar um sinal na faixa de 0 a +5V, para uso em um sistema digital. Esta etapa ocorre, por exemplo
em um osciloscópio digital, instrumento que realiza a medida de um sinal analógico, faz o seu processamento e o
apresenta em uma tela ou display – ver a Figura 1.17.
Esquema ilustrando a digitalização

de um sinal analógico medido por
um osciloscópio digital
Figura 1.17 – Diagrama em bloco de um osciloscópio digital (FLOYD, 2007).
Após o condicionamento do sinal existe um elemento na entrada do conversor A/D que realiza uma
amostragem periódica do sinal analógico e o mantém estável até que o conversor propriamente dito possa
convertê-lo para um código digital. Trata-se de um circuito de Sample & Hold (S/H), visto na Figura 1.18.
Figura 1.18 – Circuito Sample & Hold simplificado (TOCCI, WIDMER e MOSS, 2011).
2
Fonte: https://www.hbm.com/pt/7339/o-que-e-um-condicionador-de-sinal-funcoes/

Neste circuito, o sinal analógico vA é amostrado no instante t0 e a sua tensão instantânea v0 está na entrada
não inversora (+) do amplificador operacional (AOP) A1, um circuito buffer (seguidor de tensão) com ganho
unitário (TOCCI, WIDMER e MOSS, 2011). Este amplificador apresenta alta impedância para o sinal analógico
e baixa impedância de saída. Isto o torna capaz de carregar rapidamente o capacitor de retenção Ch, conectado à
saída de A1, quando a chave controlada digitalmente (S) for fechada.
Este processo é denominado operação de amostragem (sampling). A chave S, fechada, carrega o capacitor
Ch com o valor atual da entrada vA. Com a chave S aberta, o capacitor Ch mantém (hold) essa tensão, a qual será
aplicada ao conversor A/D pelo AOP A2. Este amplificador também é um buffer de ganho unitário, apresentando
alta impedância de entrada. Com isto o capacitor não se descarrega durante o tempo de conversão A/D. Logo, a
tensão contínua (CC) na entrada v0 será aplicada ao conversor A/D. A atuação de um circuito sample & hold na
amostragem de um sinal contínuo é vista na Figura 1.19.
v(t)
ventrada
Vsaida
0 t
Figura 1.19 – Saída de um circuito Sample & Hold quando estimulada por um sinal contínuo.
Fonte: https://www.embarcados.com.br/conversor-a-d/
Exemplo 1.7 – Conversor A/D de 2 bits (FAMBRINI, 2015). Este exemplo mostra que quanto mais bits o
conversor A/D tiver, maior será a sua resolução. Seja o sinal analógico variando de 0 a 5 volts na entrada de um
conversor A/D de 2 bits (veja a Figura 1.20). Neste conversor A/D são possíveis então 4 intervalos de amostragem
(2N, N = 2 bits). Estes intervalos são definidos pelos instantes t1 a t5: 00, 01, 10 e 11 (Tabela 1.2).
v
5,00 V
vin (sinal analógico)
3,75 V
vo (sinal digital)
2,50 V
1,25 V
0V t
t1 t2 t3 t4 t5
Instantes de amostragem
Figura 1.20 – tensão de entrada e de saída de um conversor A/D de 2 bits (FAMBRINI, 2015).
Tabela 1.2 – Combinações obtidas com uma resolução de 2 bits.
00 01 10 11
Definição dos valores instantâneos
Na Figura 1.20, temos 4 intervalos de amostragem para o sinal analógico, o qual varia de 0 a 5 V. Cada
intervalo vale 5/4 = 1,25 V. No instante t1 o sinal de amostragem é de 0 V (intervalo 00). O circuito de sample &
hold armazena este sinal no capacitor Ch, o qual é transmitido à entrada do conversor A/D.

Instante t2: marca o início do intervalo 01, onde o sinal analógico apresenta um valor instantâneo de 1,25
V, valor armazenado no capacitor até o próximo instante de amostragem, t3. Esta sequência (amostragem e
retenção do valor) se repete até o instante t5, onde o valor instantâneo é de 5 V. Portanto, na Figura 1.20, a linha
azul descreve as mudanças na tensão de entrada analógica do conversor A/D e a linha vermelha representa os
níveis digitais na saída do conversor A/D. Certifica-se que o sinal vermelho está longe de ser ideal, ou seja, não
reproduz com fidelidade os valores de tensão de entrada analógica original.
Conclui-se que este conversor A/D de 2 bits possui uma baixa resolução e observa-se uma grande diferença
entre os valores instantâneos reais da tensão de entrada analógica e os valores digitais representados na saída. Se
for utilizado um conversor A/D de 3 bits, ocorre uma melhoria significativa na amostragem do sinal analógico e
a sua reprodução como sinal digital, como mostra a Figura 1.21.
v
5,000 V
vin (sinal analógico) 4,375 V
3,750 V
3,125 V
2,500 V
vo (sinal digital) 1,875 V
1,250 V
0,625 V
0V t
t1 t3 t5 t7 t8 t9
t2 t4 t6
Instantes de amostragem
Figura 1.21 – tensão de entrada e de saída de um conversor A/D de 3 bits (FAMBRINI, 2015).
Temos agora 8 intervalos de amostragem, identificados de 000 a 111 (eixo vertical da curva v  t). Cada
intervalo tem uma resolução de 625 mV (da razão 5V / 8 intervalos de amostragem).
Codificadores e decodificadores
Os circuitos codificadores e decodificadores têm a função de efetuar a transferência de dados de um código

para outro. No circuito codificador ocorre a passagem entre um código conhecido e um desconhecido. Por
exemplo, no circuito de uma calculadora onde um número decimal é selecionado no teclado (como o número 9,
na Figura 1.22), ocorre a sua codificação para o sistema binário. Para nós, humanos, o sistema decimal é o código
conhecido, e o sistema binário é o código desconhecido.
9 em código binário,
usado para
armazenamento
e/ou cálculo
Figura 1.22 – Codificação e decodificação de um número decimal em uma calculadora (FLOYD, 2007).
Na etapa de decodificação, na Figura 1.20, o número 9 em binário (código desconhecido) é transformado

para o sistema decimal no display (código conhecido). Obviamente que o uso dos termos codificador ou
decodificador depende do referencial utilizado. Se o computador ou calculadora (máquina) for a referência, vale
o raciocínio inverso para o que foi dito acima.

LEITURA: uso de simuladores para circuitos digitais
Existem diversas ferramentas, gratuitas e online por exemplo, para a simulação de circuitos elétricos e
eletrônicos em computadores e no telefone celular. Para o estudo de circuitos digitais, o uso de simuladores irá
proporcionar:
- resultados rápidos para os diversos tópicos em estudo e
- evitar montagens complicadas devido principalmente à dificuldade de se encontrar componentes caros e
de difícil acesso.
Além disso, a simulação de circuitos traz outras vantagens como:
- não se corre o risco de ocasionar danos aos circuitos e/ou componentes;
- se obtém uma melhor fixação do conteúdo estudado em sala de aula e
- abre caminho para o desenvolvimento de novos projetos.
As ferramentas computacionais disponíveis para simulação de circuitos digitais proporcionam um
detalhado e rico ambiente para a simulação de qualquer circuito lógico. Elas contêm, em sua maioria, uma
excelente interface gráfica e amigável, proporcionando ao usuário uma interação rápida e eficiente com as técnicas
digitais.
Dentre os principais softwares disponíveis, podemos citar:
▪ Multisim (National Instruments) – simulador que possui instrumentos reais de bancadas de laboratório,
como osciloscópios, multímetros, analisadores lógicos, componentes virtuais em 3D e etc. (veja a Figura
1.23).
Figura 1.23 – Aspecto do ambiente de trabalho do software Multisim. Fonte: [1] ______ Simuladores de circuitos.
Disponível em: <http://blogmasterwalkershop.com.br/eletronica/simuladores-de-circuito/> Acesso em 20 jun 2019.
▪ Proteus (Isis) (Labcenter Electronics) – simulador de circuitos robusto que possui uma vasta biblioteca
de componentes. Possui integração direta com o software Ares, que permite projetar placas de circuito
impresso (PCB). Site: https://www.labcenter.com/

▪ PSPICE 9.1 – Simulador que possui versão mixed mode (PSpice A/D), capaz de simular
simultaneamente circuitos analógicos e digitais. A versão Student, limitada, porém gratuita é
facilmente encontrada na Internet.
▪ Fritzing – Software para desenvolvimento de projetos de eletrônica, voltado para atender a todos
os interessados em eletrônica de qualquer nível. Basta montar um circuito em protoboard, que
é 3D e a partir dele uma placa em circuito impresso. Inclui o microcontrolador Arduino.
Disponível para download em: http://fritzing.org/download/.
LEP 1 – Lista de Exercícios e Problemas

ASSUNTO: Introdução aos Sistemas Digitais
1.1 – O que caracteriza um sinal analógico? O que o difere de um sinal digital?
1.2 – O que é um sistema binário? Cite duas aplicações.
1.3 – Conceituar comunicação serial e paralela de dados. Citar algumas vantagens e desvantagens de cada.
1.4 – Citar três vantagens das técnicas digitais.

1.5 – O que é um sinal PWM (Pulse Width Modulation)? Cite uma aplicação.
1.6 – Seja o esquema da Figura 1.24, para um processo de controle de temperatura, digital. Que tipo de processo
é realizado no bloco 1? E no bloco 2?
Figura 1.24 – Processo de controle de temperatura com processamento digital (TOCCI, WIDMER e MOSS, 2011).
1.7 – Um telefone celular utiliza somente sinais digitais? Justifique.
1.8 – Na Figura 1.25, que tipo de sinal indica a linha contínua? E os pontos indicados sobre a curva T  h?
Figura 1.25 – Curva: Temperatura 0C  horas do dia (h) (TOCCI, WIDMER e MOSS, 2011).

1.9 – Explicar em poucas palavras, o que é o condicionamento de um sinal, para um processo de aquisição de
dados (exemplo, medição de temperatura).
1.10 – Em processamento de sinais, o que é AMOSTRAGEM?
APRENDENDO...
A Figura 1.26 mostra um sistema digital, como um computador (PC), utilizado para monitorar
um processo físico. Obviamente percebe-se as diferenças entre a natureza digital do computador e a natureza
analógica das variáveis deste processo. O diagrama apresentado mostra os cinco elementos envolvidos quando
um PC monitora uma variável física seguramente analógica (TOCCI, WIDMER e MOSS, 2011):
Figura 1.26 – Conversores analógico-digital (ADC) e digital-analógico (DAC), usados para interfacear um PC
com o mundo analógico, de modo que monitore uma variável física (TOCCI, WIDMER e MOSS, 2011).

1. Transdutor
A variável física geralmente é uma grandeza não elétrica. Um transdutor é um dispositivo que converte a energia de
uma natureza para outra, por exemplo, uma variável física em elétrica. Exemplos mais comuns: sensores de temperatura (veja
a Figura 1.27), fotocélulas, fotodiodos, medidores de vazão, transdutores de pressão e tacômetros.
Sinal
convertido
Termopar (sensor
de temperatura)
SENSOR TRANSDUTOR
Energia ou sinal Energia ou sinal
de ENTRADA de SAÍDA
Figura 1.27 – O processo de sensoriamento.

Fonte: https://www.citisystems.com.br/sensor-voce-sabe-que-quais-tipos/
O sinal de saída do transdutor é uma tensão ou corrente analógica proporcional à variável física monitorada. Seja esta
variável a temperatura da água de um tanque, a qual está em uma faixa de 80 a 150 graus Celsius, por exemplo. Sendo
utilizado nesta situação um sensor de temperatura cujo circuito converte a mesma para uma faixa de 800 a 1500 mV, ocorre
então uma relação diretamente proporcional - a cada variação de 1 oC ocorre uma variação de 10 mV na saída do transdutor.
2. Conversor analógico-digital (ADC, de Analog to Digital Converter)
A saída elétrica analógica do transdutor é a entrada analógica do ADC, o qual converte essa entrada analógica em
saída digital. O número de bits de sua saída representa o valor da entrada analógica. O ADC, na Figura 1.26, poderia ser
usado na conversão dos valores analógicos de 800 a 1500 mV para valores binários na faixa de 010100002 (80 graus Celsius)
a 100101102 (150 graus Celsius). A saída binária do ADC é proporcional à sua tensão de entrada analógica.
3. Computador (PC)
A temperatura da água do tanque, representada digitalmente, é transmitida do ADC para o PC, onde é
armazenado o seu valor digital. No PC se processam as instruções do programa ou software, o qual realiza o controle da
temperatura dentro de determinadas especificações de projeto.
4. Conversor digital-analógico (DAC, de Digital to Analog Converter)
A digital do PC é conectada a um DAC, onde é convertida em tensão ou corrente analógica proporcional. O PC pode
gerar uma saída digital em uma faixa a ser convertida pelo DAC para a faixa de tensão de 0 a 12 V, por exemplo, para acionar
um relé.
5. Atuador
O sinal analógico na saída do DAC é, geralmente, conectado a algum dispositivo ou circuito que serve como atuador
para controlar a variável física. Este atuador, no exemplo de controle de temperatura da água, poderia ser uma válvula
controlada eletricamente para regular o fluxo de água quente para o tanque em função da tensão analógica do DAC. A
velocidade deste fluxo poderia variar proporcionalmente a essa tensão analógica: com 0 V não ocorreria fluxo de água e com
10 V ocorreria o seu fluxo máximo.

SISTEMAS DE NUMERAÇÃO
2 UTILIZADOS EM SISTEMAS DIGITAIS
Capítulo 2 – Sistemas de Numeração utilizados em Eletrônica Digital
2.1 – Sistemas de Numeração
Os sistemas de numeração sempre estiveram presentes no nosso dia-a-dia. O mais conhecido é o

sistema decimal, como mostra a Figura 2.1, com base nos dedos de nossas mãos. Outros sistemas
possuem aplicações fundamentais nas áreas de sistemas digitais, como o sistema binário e o
hexadecimal, por exemplo.
Neste capítulo serão apresentados os sistemas decimal, binário, octal e hexadecimal e as
conversões de base entre eles.
Figura 2.1 – A base para o uso do sistema decimal.
2.2 – Sistemas decimal, binário, octal e hexadecimal
2.2.1 – Sistema Decimal
O sistema de numeração decimal é o primeiro que aprendemos e utilizamos no nosso dia-a-dia. Ele utiliza
a base 10, ou seja, 10 algarismos (símbolos) diferentes para representar todos os números. Estes símbolos são os
algarismos 0, 1, 2, 3, 4, 5, 6, 7, 8 e 9.
O sistema decimal é posicional, isto é, a posição do algarismo no número formado modifica o seu valor.
Portanto, um número no sistema decimal pode ser representado pela soma de cada um de seus dígitos multiplicado
pelo seu respectivo peso (potência de 10).
Para números inteiros: o expoente da potência de 10 é positivo → 104, 103, 102, ...
Para números não inteiros ou fracionários: o expoente da potência de 10 é negativo → 10-1, 10-2, ...
Exemplo 2.1 – O número decimal 2015 é escrito na base 10 como 201510. Ele pode ser representado com as
casas de unidade, dezena, centena e milhar.
2 0 1 5
milhar centena dezena unidade
201510 = 2 x 103 + 0 x 102 + 1 x 1
2 0 1 5
milhar centena dezena unidade
201510 = 2 x 103 + 0 x 102 + 1 x 101 + 5 x 100

O número 2 tem peso 1000, ou 103 O número 0 tem peso 100 ou 102
No número 201510 
O número 1 tem peso 10, ou 101 O número 5 tem peso 1, ou 100
Exemplo 2.2 – Expressar o número decimal 254,31 como uma soma dos valores de cada dígito.
254,3110 = 2  102 + 5  101 + 4  100 + 3  10-1 + 2  10-2
Em resumo:
- No sistema de numeração DECIMAL a base é 10.

- Em um número, o valor de um dígito é determinado por sua posição.
CONTAGEM no sistema decimal
A contagem no sistema decimal é feita de forma posicional, levando em conta que este possui 10 algarismos
ou símbolos. Assim, os números são agrupados em uma sequência de 10 em 10: unidades, dezenas, centenas,
milhares etc., seguindo os passos:
- inicia-se a partir do 0 (zero), utilizando-se todos os símbolos: 0, 1, 2, 3, 4, 5, 6, 7, 8 e 9;
- reinicia-se a contagem, após o 9, com a unidade recomeçando em zero e a dezena recebendo um
incremento: ... 9, 10, 11, 12, 13 ... 19, 20... (ver a Figura 2.2).
Figura 2.2 – Exemplo de sequências com a contagem em decimal.
Esta regra vale para as demais posições, como por exemplo, uma contagem de 0 até 29, como visto
graficamente abaixo. Assim, tem-se a sequência 0, 1, 2, 3, ..., 9, 10, 11, 12, 13 ... 19, 20, 21, 22, ..., 29.
- Quando se atinge o número 99, por exemplo, a unidade recomeça em zero e a dezena tem um incremento,
passando de 9 para zero e tem-se o avanço para a centena. Logo, tem-se 99 → 100.
2.2.2 – Sistema Binário
O sistema binário de numeração possui apenas dois algarismos: 0 (zero) e 1 (um). No sistema binário
também se emprega o conceito de valor posicional, com a diferença de que se utiliza a potência de 2. Logo, a base
do sistema binário é o número 2.
No número binário 1101012 a seguir, cada algarismo ocupa uma posição, com o seu respectivo peso. Cada
algarismo neste número é denominado de bit (binary digit).

1101012
1  25 + 1  24 + 0  23 + 1  22 + 0  21 + 1  20
- O bit mais à direita ocupa a posição cujo peso é 20. Ele é denominado de bit menos significativo (LSB, de least
significant bit).
- O bit mais à esquerda ocupa a posição cujo peso é 25, sendo denominado de bit mais significativo (MSB, de
most significant bit).
• Representando os pesos no sistema binário
Na sequência a seguir, n é o número de bits a partir da vírgula binária. Os bits situados à esquerda da vírgula
binária possuem pesos que são potências positivas de dois. Nos bits situados à direita da vírgula binária os pesos
são potências negativas de dois (sendo denominados também de pesos fracionários).
A Tabela 2.1 mostra alguns exemplos de potências de dois e os seus pesos decimais equivalentes para: um
número binário inteiro de 8 bits e um número binário fracionário de 6 bits (FLOYD, 2007).
Tabela 2.1 – Exemplos de pesos binários (FLOYD, 2007).
• Número de combinações possíveis com n bits no sistema binário
Com n bits → obtém-se 2n combinações possíveis.
Exemplo 2.3 – Quais são as possíveis combinações em binário com números de 2 bits?
Solução:
Com n = 2, são possíveis 22 ou 4 combinações. São elas: 00, 01, 10 e 11.
Primeiro número (inteiro) da série: 0 0

0 1
1 0
Último número (inteiro) da série: 1 1
CONTAGEM no sistema binário
Com n bits o maior valor representado na série é 2n – 1, ou seja, podemos contar em decimal representado
em binário até o número 2n – 1.

Exemplo 2.4 – Qual é o maio número em decimal que pode ser representado com 3 bits e com 8 bits?
– Para 3 bits, o número de combinações com 3 bits é 2N = 23 = 8.

Com n = 3 → Contagem até 23 – 1 = 7 (000 a 111). Logo, o número 710 = 1112 é o último número.
– Para 8 bits, são possíveis 28 combinações, ou seja, 256.
Com n = 8 → Contagem até 28 – 1 = 256 – 1 = 255 (00000000 a 11111111). O número 25510 é o último
número da série.
Exemplo 2.5 – Tabela-verdade de um sistema digital.
Continuando o exemplo 2.4, com n bits se constrói uma tabela de dados de 2n linhas. Esta tabela é
denominada Tabela-verdade, utilizada em Lógica para determinar se a sua fórmula ou equação de um
sistema é válido. Seja um sistema digital de 3 bits, cujas variáveis de entrada são A, B e C e S é a sua
variável de saída. Para este sistema, o nível lógico de S é alto (1) somente quando duas variáveis de
entrada apresentam nível lógico alto (1).
A tabela-verdade deste sistema (Tabela 2.2) é obtida preenchendo-se as colunas A, B e C a partir
do bit menos significativo (coluna C, mais à direita). O preenchimento é feito alternando-se zeros (0s) e
uns (1s), de um em um, para a coluna A, de dois em dois para a coluna B de quatro em quatro para a
coluna A. Tal procedimento garante que todas as suas linhas da tabela serão diferentes ou distintas.
Tabela 2.2 – Tabela-verdade de 3 bits.

A B C S
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 0
2.2.3 – Sistema Octal
O sistema octal foi uma das primeiras alternativas ao sistema binário, no sentido de torná-lo mais compacto
no uso da programação em linguagem de máquina (endereçamento de memória). Suas características são:
- Base: 8, equivalente à quantidade de símbolos.
- Elementos: 0, 1, 2, 3, 4, 5, 6 e 7.
A representação de qualquer digito no sistema octal é realizada com o uso de três dígitos binários, variando
de 000 a 111, como mostra a Tabela 2.3.
Tabela 2.3 – Conversão de um digito octal em binário.

Dígito octal Equivalente binário
0 000
1 001
2 010
3 011
4 100
5 101
6 110
7 111

Qualquer número neste sistema pode ser expresso como potência de 8, como por exemplo, 378:
378 = 3  81 + 7  80 = 3  8n-1 + 7  8n-2,
com n = 2 (número de dígitos à esquerda da vírgula).
CONTAGEM no sistema octal
A contagem em octal é simples: após o uso de todos os dígitos octais na primeira série (0 a 7) –
lembre-se de que os dígitos 8 e 9 não são utilizados. Inicia-se a série seguinte com repetição dos dígitos
octais com a adição de um (1) ao dígito à sua esquerda:
0, 1, 2, ..., 6, 7, 10, 11, 12, ..., 15, 16, 17, 20, 21, ... (ver a Tabela 2.4).
Tabela 2.4 – Conversão de um digito octal em binário.
2.2.4 – Sistema Hexadecimal
É um sistema muito utilizado em circuitos de memória. É composto por 16 símbolos (0, 1, 2, 3, 4,

5, 6, 7, 8, 9, A, B, C, D, E, F). Qualquer número neste sistema pode ser expresso como potência de 16.
As letras de A até F assumem valores numéricos de 10 a 15 na realização de operação de conversão de
bases.
As posições dos dígitos neste sistema assumem pesos como potências de 16, em vez de usar as
potências de 10 como no sistema decimal, como mostrado a seguir (TOCCI, WIDMER e MOSS, 2011):
Vírgula hexadecimal
A Tabela 2.5 mostra a representação de números decimais de 0 a 15 nos sistemas decimal, binário
e hexadecimal. Os sistemas digitais, em sua maioria, processam dados binários agrupados múltiplos de
quatro bits. O sistema hexadecimal se mostra então muito conveniente pois cada um de seus dígitos ou
caracteres representa um número binário de 4 bits, simplificando muito a sua escrita. Nesta tabela, vê-
se, por exemplo, o número 14 em decimal, representado como:
1410 = 11102 = F16

Tabela 2.5 – Contagem de 0 a 1510 em binário e em hexadecimal (FLOYD, 2007).
CONTAGEM no sistema hexadecimal
Como contar em hexadecimal uma vez atingida a contagem F?

Regra: iniciar uma nova linha ou coluna e continuar como mostrado a seguir, onde se inicia a série
seguinte com repetição dos dígitos hexadecimais com a adição de um (1) ao dígito à sua esquerda. Na
Tabela 2.6, verifica-se que com dois dígitos hexadecimais, por exemplo, pode-se até FF16,
correspondente ao decimal 255.
0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, F,
10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 1A, 1B, 1C, 1D, 1E, 1F,
20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 2A, 2B, 2C, 2D, 2E, 2F,
30, 31...
Tabela 2.6 – Contagem no sistema hexadecimal.

2.3 – Conversão de bases
As conversões entre as bases numéricas são utilizadas em muitos casos na área de computação.
Isso se explica porque os seres humanos estão habituados com o uso da base decimal (0, 1, 2, 3, 4, 5, 6,
7, 8, 9, 10 , 11, 12, ..., 2500, ... 1  106...), mas no ambiente da tecnologia digital (dispositivos eletrônicos
como computadores, celulares etc.) é utilizada a base numérica binária (0 ou 1). Esta base é denominada
de “baixo nível”, onde os números binários são representados através de pulsos elétricos. O termo “baixo
nível” ou linguagem de máquina representa uma linguagem não compreensível para nós, seres humanos.
A base decimal seria classificada para nós como de “alto nível”, assim como uma linguagem de
programação que utiliza termos compreensíveis em sua biblioteca de comandos, ou seja, longe do código
de máquina e mais próximo à linguagem humana.
Mas o que vem a ser uma linguagem de programação? Basicamente, uma linguagem de
programação é o conjunto de métodos utilizados para passar instruções às máquinas, através de
compiladores que transcrevem o código fonte para comandos de máquina (binário). Estes comandos são
então compilados e executados pelos processadores do computador (SCUDERO, 2017).
Exemplo 2.6 – Diferença entre as linguagens de baixo e de alto nível.
Seja o código para se escrever na tela do computador a mensagem “Hello, world” ou “Olá, mundo”
(SCUDERO, 2017). Em Assembly (baixo nível), o código é mostrado na Figura 2.3a. Em Python, o código é
apresentado na Figura 2.3b.
Serão apresentadas neste item as conversões de base entre os sistemas decimal, binário,
octal e hexadecimal, estes dois últimos muito utilizados pela facilidade de representação de dados binários.
(a)
(b)
Figura 2.3 – (a) Código em Assembly e (b) código em Python (SCUDERO, 2017).
2.3.1 – Conversão binário para decimal
Regra: multiplicar cada bit pelo seu valor de posição e somar os resultados. Para converter os
números binários 11012 e 11112 para decimal (X10), veja os procedimentos nas Figuras 2.4a e 2.4b.

Binário 1 1 0 1
Valor de posição 23 2 2
21 20
Cálculo 1  23 = 8 12 =42
0  21 = 0 1  20 = 1
Valor final 8 + 4 + 0 + 1 = 13 (em decimal)
(a)
Binário 1 1 1 1
Valor de posição 23 2 2
2 1
20
Cálculo 1  23 = 8 12 =42
12 =0
1
1  20 = 1
Valor final 8 + 4 + 2 + 1 = 15 (em decimal)
(b)
Figura 2.4 – Conversão de (a) 11012 e 11112 para a base decimal, X10.
2.3.2 – Conversão decimal para binário
A conversão numérica de números decimais para o sistema binário é realizada efetuando-se

divisões sucessivas do número decimal por 2, até que não seja mais divisível, ou seja quando o quociente
da divisão for igual a 1 (um).
O algoritmo utilizado nestas divisões é visto na Figura 2.5, onde o quociente q é um número que,
multiplicado pelo divisor d, apresenta como resultado o dividendo D, de acordo com (2.1). Se esta
divisão tiver resto (r), pode-se escrever (2.1) como em (2.2).
onde:
D d D = dividendo
D = divisor
r q q = quociente
r = resto
Figura 2.5 – Ilustração da regra da divisão entre dois números.
D = q·d (2.1)
D = r + q·d (2.2)
Exemplo 2.7 – Para o número decimal 43, a sua transformação em binário é vista na Figura 2.6. A
divisão se encerra quando o quociente é igual a 1.
- Observações:
LSB
1) Quando o dividendo for ímpar, ao dividi-lo por 2, o
resto será considerado 1, para que o dividendo seja um
número inteiro.
Na Figura 2.6, a divisão 43/2 é igual a 21,5. Logo, MSB
escreve-se r = 1 e q = 21.
2) Para dividendos pares, a regra é simples: o resto sempre
será 0 (zero), como se verifica nas divisões 10/2 e 2/2. Figura 2.6 – Conversão de 4310 para X2.
Na conversão 4310 para binário, o número transformado é composto pelo último quociente
(algarismo mais significativo, MSB) e todos os restos, até o algarismo menos significativo (LSB), na
ordem inversa às divisões.
Portanto, 4310 = 1010112.

Exemplo 2.8 – Converta o número 71510 para binário (IDOETA e CAPUANO, 2008).
Solução:
A Figura 2.7 mostra as divisões sucessivas por 2 do número 715, até obtermos q = 1. O resultado é: 71510
= 10110010112.
757 2
1 357 2
LSB 1 178 2
0 89 2
1 44 2
0 22 2
0 11 2
1 5 2
1 2 2
0 1
MSB
Figura 2.7 – Divisões sucessivas de 715 por 2.
Conversão de números decimais não-inteiros para binário
A conversão deve ser realizada por partes. Para a parte inteira, deve-se realizar divisões sucessivas do
número na base 10 por 2, até encontrarmos um quociente igual a 1. O número inteiro convertido consiste do
quociente, MSB, seguido pelos restos, na ordem inversa de sua obtenção.
A parte fracionária será convertida através de sua multiplicação sucessiva por 2, isolando-se, a cada
multiplicação, a parte inteira do resultado, até encontrarmos uma fração nula. Em alguns casos não será possível
obter-se um resultado exato. Tem-se, então, uma aproximação em termos de número de casas após a vírgula
desejadas.
Exemplo 2.9 – Converter o número 7,312510 para a base 2.

A conversão da parte inteira do número é realizada por divisões sucessivas por 2, como demonstrado na
Figura 2.8. Assim, 710 = 1112.
7 2
1 3 2
LSB 1 1
MSB
Figura 2.8.
Conversão da parte decimal: 0,312510
Para a conversão da parte fracionária decimal 0,3125 para binário, multiplica-se 0,3125 por 2 a
cada parte fracionária resultante do produto até que o produto seja 0 ou até que o número desejado de
casas decimais seja alcançado. Os dígitos de carry, ou carries, gerados pela multiplicação formarão o
número binário. O primeiro carry gerado é o MSB e o último é o LSB, conforme mostrado a seguir
(FLOYD, 2007) na Figura 2.9.

Figura 2.9 – Algoritmo para as multiplicações sucessivas por 2 (FLOYD, 2007).
2.3.3 – Conversões octal para binário e binário para octal
OCTAL → BINÁRIO
A conversão octal para binário é obtida transformando cada número octal no seu correspondente binário,
como mostra a Tabela 2.7. Este método também pode ser utilizado na conversão binário para octal.
Tabela 2.7 – Representação de cada dígito octal no seu correspondente binário.

Octal 0 1 2 3 4 5 6 7
Binário 000 001 010 011 100 101 110 111
Exemplo 2.10 – Transformar o número octal 472 em binário.

Solução: 48 = 1002 ; 78 = 1112 e 28 = 0102. Logo, 4728 = 1001110102.
BINÁRIO → OCTAL
Regra: aplicar o processo inverso ao utilizado na conversão de octal para binário. Separar o número em binário em
grupos de 3 bits a partir da direita, e efetuar a conversão de cada grupo de bits diretamente para o sistema octal.
Exemplo 2.11 – Obter o número octal correspondente ao binário 110010.

Solução: separa-se este número em dois grupos: 110  010.
Grupo 1: 1102 = 68; grupo 2: 0102 = 28.
Logo, o octal correspondente a 1100102 é 628.
2.3.4 – Conversões hexadecimal para binário e binário para hexadecimal
BINÁRIO → HEXADECIMAL
Para a conversão de um número hexadecimal em binário, faz-se a conversão dígito a dígito de hexadecimal em binário,
partindo da direita para a esquerda, em grupos de 4 bits. Ao último grupo à esquerda, se necessário, completamos com zero(s).
Exemplo 2.12 – Sejam os seguintes números em binário. Converta-os para a base hexadecimal.
Solução:
- Separa-se os bits em grupos de 4 bits;
- Cada grupo de 4 bits é convertido ao seu equivalente em hexadecimal:
- Agrupa-se os caracteres da base hexadecimal e obtém-se o número desejado.

- Ao número em binário do item (b) foram acrescentados 2 zeros para completar o grupo
mais à esquerda.
a) 11001010010101112 b) 1111110001011010012
1100 1010 0101 0111 0011 1111 0001 0110 1001
C A 5 7 3 F 1 6 9
11001010010101112 = CA5716 1111110001011010012 = 3F16916
HEXADECIMAL → BINÁRIO
Para converter um número de hexadecimal para binário, o processo é inverso, sendo que substituímos cada
símbolo hexadecimal pelos quatro bits correspondentes.
Exemplo 2.13 – Determinar os números binários correspondentes aos números hexadecimais (FLOYD, 2007):
a) 10A416 b) CF8E16 c) 974216
Solução:
No item (a), considera-se o MSB precedido de três zeros, para a formação de um grupo
de 4 bits, se necessário.
2.3.5 – Conversões octal para decimal e decimal para octal
OCTAL → DECIMAL: X8 → Y10
A conversão de números octais em decimais se obtém pela soma dos dígitos do número octal multiplicados
pela base 8, elevada à sua posição na coluna, começando em 0 (zero), da direita para a esquerda.
Exemplo 2.14 – Determinar conversão do número 3318 para a base decimal.
3 3 1
3  82 3  81 1  80
192 24 1
192 + 24 + 1 = 21710
DECIMAL → OCTAL: X10 → Y8
Regra: o número octal se obtém dividindo-se o número decimal sucessivamente por 8. Resulta então um
número formado a partir dos restos de cada divisão, da última para a primeira, como mostra a Figura 2.10 –
exemplo de conversão dos números 21710 e 3710 para octal. Resultados: 21710 = 3318 e 3710 = 458.
Figura 2.10 – Conversão de números decimais para octal – divisões sucessivas por 8.

2.3.6 – Conversões hexadecimal para decimal e decimal para hexadecimal
HEXADECIMAL → DECIMAL: X16 → Y10
A conversão de números hexadecimais para a base decimal é realizada pela soma dos dígitos do número
hexadecimal multiplicados pela base 16, elevada à sua posição na coluna, iniciando em 0 (zero), da direita para a
esquerda. Como exemplo, realiza-se a conversão do número 10A16 para Y10, como mostrado a seguir.
1 0 A
1  162 0  16 1
10  160
16 0 10
256 + 0 + 10 = 26610
DECIMAL → HEXADECIMAL: X10 → Y16
A conversão de números da base decimal para a base hexadecimal é idêntica à conversão de decimal para
binário, exceto que as divisões sucessivas são realizadas pelo número 16, base dos hexadecimais. A Figura 2.11
mostra um exemplo de conversão dos números 22310 e 7610 para hexadecimal.
Resultados:
22310 = DF16 e 7610 = 4C16.
Figura 2.11 – Conversão de números decimais para hexadecimal – divisões sucessivas por 16.
2.3.7 – Resumo das regras de conversão entre bases numéricas
Graficamente, a Figura 2.12 resume as regras de conversão entre as bases decimal (D), binária (B), octal
(O) e hexadecimal (H). Não se preocupe em decorar esta regra, ela deve ser consultada sempre. O importante é
entender o algoritmo de cada processo de conversão.
Figura 2.12 – Resumo dos algoritmos das conversões entre as bases numéricas (DIAGO, MOREIRA e HORTA, 2011).

2.4 – Códigos numéricos
A Eletrônica Digital trabalha com vários códigos numéricos, utilizados em função de demandas específicas.
Podemos definir códigos numéricos como aqueles que operam, em sua composição, somente com valores
numéricos. Dentre os diversos códigos numéricos existentes em sistemas digitais, podemos citar:
2.4.1 − Código BCD 8421 (de Binary-coded decimal 8421)
Este código, que significa decimal codificado em binário, é um sistema para a codificação de números
decimais, de 0 a 9, em binários de quatro bits, de 0000 a 1001, como mostra a Tabela 2.8. Os valores 8421 são
respectivamente os valores de 2 elevado ao valor de sua posição (3,2,1,0), ou seja, 20 a 23.
Tabela 2.8 – Código BCD.

Decimal 23 (8) 22 (4) 21 (2) 20 (1)
0 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1
Ilustrando a aplicação deste código, seja um número decimal, por exemplo, 874. Cada dígito deste número
é convertido no equivalente binário (TOCCI, WIDMER e MOSS, 2011):
Neste número, vimos que cada dígito decimal foi convertido no equivalente binário puro. Segundo o código
BCD, sempre se utiliza 4 bits para cada dígito; portanto, o este código representa cada dígito de um número
decimal por um número binário de 4 bits. Como os números que constituem o sistema decimal variam de 0 a 9,
evidentemente, são usados apenas os números binários de 4 bits, entre 0000 e 1001. Assim, não são em BCD os
números 1010, 1011, 1100, 1101, 1110 e 1111, ou seja, são usados somente 10 dos 16 possíveis grupos de 4 bits.
Se um desses números de 4 bits ‘proibidos ou inválidos’ surgir alguma vez em um dispositivo operando em BCD,
pode-se diagnosticar um erro em sua operação.
2.4.2 − Código Gray
O código Gray constitui um sistema de código binário onde, na sequência de um número para outro ocorre
a variação de apenas um bit. Esta alteração de um único bit é a sua marca característica, e a sua contribuição para
os sistemas digitais é a minimização da ocorrência de erros. No código Gray não existem pesos associados às
posições dos bits; logo, ele não é um código aritmético.

Uma aplicação importante do código Gray ocorre em codificadores de posição de eixo (encoders),
utilizados em tacômetros digitais, por exemplo, onde a suscetibilidade a erros aumenta com o número de mudanças
de bits entre números adjacentes em uma sequência (FLOYD, 2007).
Na Tabela 2.9 é apresentado o código Gray para os números decimais de 0 a 15, tendo como referência os
números em decimal (0 a 15) e os binários, em 4 bits.
Tabela 2.9 – Representação do Código Gray (FLOYD, 2007).
Exemplo 2.15 (FLOYD, 2007) – A Figura 2.13 mostra um esquema simplificado de um mecanismo
codificador de posição de eixo (encoder) de 3 bits. Um encoder é, portanto, um dispositivo/sensor eletro-mecânico
que transforma a variável posição (ângulo, por exemplo) em sinal elétrico digital. Com os encoders podemos
medir distâncias, ângulos, números de rotações, monitorar velocidades, posicionamentos e rotacionar braços
robóticos, dentre outras funções.
(a) Binário (b) Código Gray

Figura 2.13 – Ilustrando como o código Gray soluciona a questão
do erro em encoders, codificadores de posição de eixo (FLOYD, 2007).
Os três anéis do encoder na Figura 2.13 são segmentados em oito setores. Quanto mais setores forem
utilizados, maior será a precisão do posicionamento representada. Em cada anel um setor é fixado a uma tensão
de nível alto (1 binário) ou a uma tensão de nível baixo (0 binário). O setor colorido na figura indica 1 e o branco
indica 0. Os oito setores se movimentam sob três escovas e produzem uma saída binária de 3 bits, indicando a
posição do eixo, à medida que ele gira no sentido anti-horário ao longo dos 360º.
Os setores na Figura 2.13a estão dispostos de forma a produzir um padrão binário direto,
gerando na passagem das escovas a sequência 000 até 111. As escovas nos setores coloridos produzem a saída
lógica 1 e nos setores brancos, a saída lógica 0. Se uma escova estiver um pouco deslocada das outras na transição
de um setor para outro, podem ocorrer erros de medida de posição. Seja a mudança das escovas do setor

111 para o setor 000. Se ocorrer que a escova relativa ao MSB estiver um pouco adiantada, teríamos a posição
011 indicada incorretamente ao invés da transição direta de 111 para 000. Com este tipo de aplicação,
é praticamente inviável conseguir um alinhamento mecânico preciso para todas as escovas; logo alguns erros
podem ocorrer nas transições entre setores.
O que ocorre se for utilizado na leitura dos setores o código Gray? Este código, se utilizado como mostra
a Figura 2.13b, elimina o problema de erro inerente ao código binário. O código Gray assegura que apenas um bit
altere entre setores adjacentes, o que significa que mesmo que as escovas não estejam precisamente alinhadas,
não ocorrerão erros na transição. Por exemplo, considerando a movimentação do setor 111 para o próximo setor,
101, as duas únicas saídas possíveis durante a transição são 111 e 101, não importando como as escovas estão
alinhadas. Uma situação similar ocorre na transição de cada um dos outros setores.
2.5 − Código ASC II (código alfanumérico)
Os códigos alfanuméricos são aqueles que representam dados como números, caracteres alfabéticos (letras),
símbolos matemáticos e sinais de pontuação, dentre outros. Através destes códigos, de fácil interpretação, os
dados são processados por computadores.
Código ASCII
O código ASCII é um código alfanumérico aceito universalmente e usado na maioria dos computadores
e outros equipamentos eletrônicos, publicado em 1967. A maioria dos teclados de computadores é
padronizada com o código ASCII (FLOYD, 2007). A abreviação ASCII vem de American Standard Code for
Information Interchange ou Código padrão Americano para o Intercâmbio de Informações. Ao digitarmos uma
letra ou um número no teclado, um código ASC II correspondente é enviado ao computador. O ASCII possui
128 caracteres e símbolos, os quais são representados por um código de 7 bits, como mostrado a seguir, para
alguns caracteres como símbolos gráficos no teclado – ver a Tabela 2.10.
Tabela 2.10 – Representação do Código Gray (FLOYD, 2007).

Código ASC II – Exemplos para símbolos gráficos
SÍMBOLO DECIMAL BINÁRIO HEXA
Espaço 32 0100000 20
# 35 0100011 23
/ 47 0101111 2F
@ 64 1000000 40
= 61 0111101 3D
^ 94 1011110 5E
Curiosidades
1) No link https://www.pontodefusao.com/codigosalt/ há uma sequência de comandos com o uso da tecla ALT

do teclado, simultaneamente com um dos números do teclado numérico (à direita), que disponibilizam diversos
números, símbolos e caracteres. Por exemplo:
Alt+1 = ☺ Alt+230 = µ Alt+169 = ®

Alt+16 = ► Alt+253 = ² Alt+18 = ↕
2) Caracteres e a tabela ASCII – Fonte: https://www.ime.usp.br/~pf/algoritmos/aulas/bytes.html#ascii-alphabet
Um byte pode ser interpretado como um caractere (letra, dígito, sinal de pontuação, etc.). Essa
interpretação tem por base a tabela ASCII, Por razões históricas, a tabela ASCII usa apenas bytes cujo primeiro

bit é 0 e portanto, tem apenas 128 linhas. O conjunto de caracteres coberto pela tabela é conhecido como alfabeto
ASCII. A parte principal desse alfabeto consiste nos seguintes caracteres:
!"#$%&'()*+,-./
0123456789
:;<=>?@[\]^_`{|}~
ABCDEFGHIJKLMNOPQRSTUVWXYZ
abcdefghijklmnopqrstuvwxyz

ASSUNTOS: Sistemas de numeração e códigos numéricos. Conversão de Bases.
2.1 − Converta para o sistema decimal:
a) 1001102 b) 110101102
c) 11,112 d) 10100002
e) 0111102 f) 0110011001101012
2.2 − Converta para o sistema binário:
a) 7810 b) 10210
c) 21510 d) 1688310
e) 4310 f) 0,062510

2.3 − Transforme os seguintes números octais para o sistema decimal:
a) 148 b) 1538
c) 5578 d) 7778
e) 10248 f) 20638
2.4 − Por que o número 15874 não pode ser octal?
2.5 − Relacione os números octais em sequência, desde 1658 até 2008.
2.6 − Converta para o sistema octal:
a) 10710 b) 18510 c) 6410
2.7 − Converta os seguintes números octais em binários:

a) 4778 b) 47648 c) 100218

2.8 − Converta os seguintes números binários em octais:
a) 1112 b) 10112 c) 100111002
d) 11010001012 e) 1011000110012 f) 1111111011110002
2.9 − Converta para o sistema decimal os seguintes números hexadecimais:
a) 4AB16 b) 47916 c) F0CA16
2.10 − Converta para o sistema binário:
a) 7F16 b) 3B8C16 c) 47FD16
2.11 − Quantos dígitos hexadecimais são necessários para representar números decimais até 20000?
2.12 − Para representar os números decimais de 1 até 1.000.000, quantos dígitos hexadecimais são necessários?

2.13 − Converta os números 1D216 e 8CF16 para o sistema octal.
2.14 − Codificar cada número decimal abaixo em BCD.
a) 47 b) 57 c) 125
d) 220 e) 962 f) 12044

3 FUNÇÕES E PORTAS LÓGICAS
Capítulo 3 – Funções e Portas Lógicas
Um circuito integrado (CI) monolítico é definido como um circuito eletrônico formado em

um único chip de silício. Os CIs digitais são divididos em dois grupos, de acordo com a função lógica que
executam: os de funções lógicas fixas e os de funções lógicas programáveis. Nos CIs de funções lógicas fixas, as
funções são estabelecidas pelo fabricante e não podem ser alteradas (FLOYD, 2007).
O CI é construído a partir de um cristal semicondutor, habitualmente de silício, que contém os componentes
eletrônicos (transistores, diodos, resistores e capacitores) para formar os circuitos digitais. A Figura 3.1 mostra
alguns exemplos e aspectos de fabricação de um CI (ROMA,2014).
Wafer Bridge via Plug via

level Dielectric
Substrate
3rd
Bond
Dielectric
Substrate
2nd
Bond
Multi-level on-chip interconnects

1st
Substrate Device surface
Figura 3.1 – Exemplos e aspectos de fabricação de um CI (ROMA, 2014).
A importância da integração está no baixo custo e alto desempenho, além do tamanho reduzido dos
circuitos, aliado à alta confiabilidade e estabilidade de funcionamento. Uma vez que os componentes são formados
ao invés de montados, a resistência mecânica destes permitiu montagens cada vez mais robustas a choques e
impactos mecânicos, permitindo a concepção de portabilidade dos dispositivos eletrônicos.
No processo de formação do chip, é fundamental que todos os componentes sejam implantados nas regiões
apropriadas da pastilha. É necessário que a isolação seja perfeita, quando for o caso. Isto é obtido por um processo
chamado difusão, que se dá entre os componentes formados e as camadas com o material dopado com fósforo, e
separadas por um material dopado com boro, e assim por diante.
Após sucessivas interconexões, por boro e fósforo, os componentes formados ainda são interconectados
externamente por uma camada extremamente fina de alumínio, depositada sobre a superfície e isolada por uma
camada de dióxido de silício.
A escala de integração miniaturizou os componentes eletrônicos de tal forma que os circuitos integrados
possuem o equivalente a milhares de componentes em sua constituição interna.
O circuito integrado, para ter funcionalidade e ser conectado a outros circuitos, apresenta ligações do seu chip
para os pinos externos, conforme mostra a Figura 3.2.

A quantidade de pinos varia conforme a funcionalidade do CI podendo ser de 8 até centena de pinos
(ROMA,2014). Ela é dada conforme são feitas as ligações internas dos transistores do CI. Este dispositivo é o
componente eletrônico básico que permite criar os principais circuitos digitais. Em função do nível de integração
(quantidade de transistores dentro do CI) eles recebem uma classificação conforme mostrado na Tabela 3.1.
Observe que quanto maior a complexidade do chip, maior é o número de pinos, isto significa que ele é capaz de
executar funções lógicas e/ou matemáticas mais complexas.
Figura 3.2 – Colocação de pinos em um CI (ROMA, 2014).
Tabela 3.1 − Classificação dos circuitos integrados (ROMA, 2014).
Com o desenvolvimento tecnológico, foi criado séries de circuitos integrados formando então as Famílias
Lógicas. Desta forma, os CIs de cada família possuem as mesmas especificações como por exemplo níveis
máximo e mínimo de tensão, nível de integração, retardo de propagação, clock máximo etc. Segundo ROMA
(2014), as principais famílias lógicas estão mostradas na Tabela 3.2.
Tabela 3.2 − Principais Famílias lógicas (ROMA, 2014).

A família RTL foi a primeira a ser desenvolvida, mas atualmente está em desuso. A família DTL (Lógica
Diodo Transistor), utiliza como elementos eletrônicos básicos o diodo e o transistor bipolar de junção. Com ela
foi possível desenvolver além dos blocos AND e OU as funções lógicas NAND e NOR (todas estas funções serão
estudas na seção 3.3). A família TTL (Logica de Transistores Bipolares) é derivada da família DTL (vide
comparação na Figura 3.3), diferenciando-se no uso de transistores multi-emissores, o que resulta em uma série
de vantagens ,tais como: eliminação da rede de diodos e resistores de entrada, maior velocidade de comutação e
ainda, maior facilidade de construção em escala integrada, tornando-se menor o custo por unidade. Neste curso
de Eletrônica digital, serão utilizados nas aulas de laboratório, CIs da família TTL.
Figura 3.3 – Comparação da Famílias Lógicas DTL e TTL (JR e SCHNEIDER, 2012).
De acordo com Jr. E Schneider (2012), a família ECL (Lógica de Emissores acoplados) utiliza nos circuitos
o acoplamento direto entre emissores dos transistores conforme mostra a Figura 3.4. Esse fato faz com que os
transistores não trabalhem na região de saturação e traz como consequência, um menor tempo de resposta, ou seja,
uma velocidade de trabalho alta. De fato, dentre as famílias lógicas aqui estudadas, é a que permite a maior
velocidade de comutação (1,55 ns).
Figura 3.4 – Família lógica ECL (JR e SCHNEIDER, 2012).
A família MOS (Lógica de transistores MOS-FET) é formada a partir de transistores MOSFETs, que são
transistores de efeito de campo, construídos a partir da tecnologia MOS (semicondutor de óxido metálico). Ilustra-
se na Figura 3.5 estes transistores (JR e SCHNEIDER, 2012).
Figura 3.5 – Transistor MOSFET (JR e SCHNEIDER, 2012).

MOSFET é a abreviação de Metal-Oxide-Semiconductor Field Effect Transistor ou Transistor de Efeito de
Campo de Óxido de Metal Semicondutor. Segundo Jr. E Schneider (2012), para o transistor MOS canal n (nMOS)
enquanto VGS for menor do que 0V o transistor estará cortado. Quando a tensão VGS for de aproximadamente 1,5
V começa a formação de um canal condutivo entre o dreno (D) e a fonte (source, S). Quanto maior o valor de VGS
maior o canal de condução e, portanto, menor a resistência entre dreno e fonte. O transistor pMOS (MOSFet canal
p) funciona de maneira complementar de modo que podemos fazer o seguinte resumo. Nível lógico zero (baixo)
no gate faz o pMOS conduzir e o nMOS cortar, enquanto o nível lógico um (alto) no gate faz o pMOS cortar e o
nMOS conduzir.
A tecnologia MOS apresenta como característica uma maior densidade de integração que os transistores
bipolares utilizados na família TTL, de forma a conseguirmos muitos componentes dentro de um mesmo
encapsulamento. Graças a esta característica, têm grande aplicação em circuitos de memórias de grande
capacidade e microprocessadores. Como vantagens desta família temos o baixo custo de fabricação; menor
consumo (não utiliza resistores na fabricação de CIs. Os transistores fazem o papel de resistores); menor espaço
ocupado (ótimo para CIs com alta escala de integração como memórias e microprocessadores). A principal
desvantagem desta família é sua menor velocidade de operação.
Na família CMOS (MOS com simetria complementar) sempre haverá um transistor pMOS trabalhando
com um outro nMOS em simetria complementar. Tem seus circuitos construídos basicamente de pares de MOS
canal n e MOS canal p. Suas configurações básicas permitem, como na família MOS, uma grande escala de
integração, com os blocos formados a partir dessa técnica, consumindo a mais baixa potência de todas as famílias
estudadas, sendo esta uma de suas mais importantes características. Outra característica importante é o seu grande
Fan-out por se trata vários de circuitos de alta impedância de entrada. Quanto à alimentação, essa família permite
uma larga faixa de tensões que garante um bom funcionamento: desde 3V até 15V (série 40XX) ou de 3V até 18V
(série 40XXB).
A família lógica BiCMOS combina as vantagens das tecnologias Bipolar (Alta velocidade) e CMOS (Baixo
Consumo). Esta tecnologia de alta performance tem uma maior facilidade de projeto (projeta-se de modo análogo
aos de baixa performance), uma vez que a minimização dos problemas de ruído intrínseco, ruídos de chaveamento
e consumo em altas frequências, juntamente com outras características desta tecnologia híbrida, reduz os esforços
de projeto (JR e SCHNEIDER, 2012).
A família lógica GaAs utiliza o Arsenieto de Gálio como matéria prima permitindo a fabricação dos chips
mais rápidos do mundo, os quais, embora mais caros do que os que utilizam substrato de apenas silício, são muito
mais velozes na transmissão de informações, além de possibilitar uma redução significativa nos tamanhos dos
equipamentos.
3.1.2 – Família Lógica TTL
A família lógica TTL é identificada pela série 54 ou 74. A série 54 é destinada para aplicações militares e
a 74 para aplicações padrão como por exemplos nas áreas de ensino, pesquisa projetos de circuitos digitais dentre
outros. Além disso é composta por letras que podem ser: L / LS / S / H. Isto é usado para identificar diferentes
características como velocidade versus dissipação de potência e tipo dos transistores utilizados na fabricação. Esta
distinção é mostrada na Tabela 3.3. A família LS é a mais utilizada.
Tabela 3.3 − Característica da família TTL (ROMA, 2014).

Na família TTL encontramos as principais funções lógicas como por exemplo AND, OR, NOT dentre
outros. Cada CI recebe uma numeração conforme a quantidade de entradas da porta lógica que vem nele e sua
respectiva função. Portas lógicas são circuitos integrados que implementam funções lógicas. As funções lógicas
foram desenvolvidas pelo matemático inglês George Boole e atualmente são usadas nos circuitos eletrônicos
digitais. Este assunto será detalhado na seção 3.3. A Tabela 3.4 mostra alguns exemplos de portas lógicas da
família TTL. Por exemplo, o circuito integrado 74LS08, pertence à série 74, sub-família TTL-LS e implementa a
função lógica 08 (4 portas AND de 2 entradas). Na internet os fabricantes disponibilizam os datasheets (manuais)
de todos os CIs da família TTL onde o leitor pode buscar todas as informações necessárias.
Tabela 3.4 − Exemplos de componentes da família TTL (ROMA, 2014).
Os CIs da família TTL trabalham com níveis de tensão contínua que variam entre 0 e 5V. Para o correto
funcionamento do circuito a tensão de entrada deve estar entre 0 e 0,8V para representar o nível lógico baixo
(Low, representando pelo binário 0) e entre 2V e 5V para representar o nível lógico alto (High, representando pelo
binário 1). Isto é ilustrado na Figura 3.6.
t t
Níveis de saída Níveis de entrada
Figura 3.6 – Níveis de tensão TTL (JR e SCHNEIDER, 2012).
Ao ser aplicada uma tensão na entrada entre 0 e 0,8V o circuito integrado envia para a saída um nível de
tensão variando entre 0 a 0,5V. A tensão máxima de entrada interpretada pela porta lógica como nível lógico
baixo, representado por VIL, é de 0,8V. O nível tensão VOL de 0,5V é a tensão máxima de saída fornecida pela
porta lógica quando a saída se encontra no nível lógico baixo. Para representar o nível lógico alto na entrada do
CI, deve ser aplicada uma tensão de no mínio 2V, chamada VIH. Quando é aplicado este nível de tensão, a saída
do circuito responde com a tensão mínima de 2,5V, denominada de VOH. A partir de 2 V até 5V, o circuito também
entende com nível lógico alto, conforme mostrado na Figura 3.6. Observa-se nesta figura existe uma faixa de
tensão entre 0,8V e 2V na qual o componente TTL não reconhece os níveis lógicos alto e baixo, a qual deve ser
evitada.

Em projeto de circuitos digitais é comum a saída de um CI alimentar a entrada de diversos outros CIs.
Como consequência há um consumo de corrente interna do dispositivo que pode alterar os níveis lógicos de saída
(alto ou baixo) degradando o sinal. Para evitar esse problema, há o parâmetro chamado fator de carga de saída
ou Fan-out que indica a quantidade máxima de entradas que o CI pode alimentar. Por outro lado, os circuitos
lógicos necessitam de uma determinada corrente em cada uma das suas entradas, para interpretar corretamente os
níveis lógicos alto e baixo. Este parâmetro é chamado de Fator de Carga de Entrada, ou Fan-in. A Figura 4 ilustra
esses conceitos.
Exemplo 3.1 – A Figura 3.7 mostra a ligação da saída de uma porta lógica AND (U5A) às 4 entradas de
outras portas lógicas. Considere que a corrente na saída da porta U5A seja de 400 A quando o circuito enviar
nível lógico alto e que cada circuito mostrado precise de 100 A para interpretar corretamente esse sinal. O Fan-
400 𝜇𝐴
out da porta U5A, é, portanto, de = 4, ou seja, ela pode ser ligada a até 4 entradas.
100 𝜇𝐴
100 A
400 A 100 A
100 A
100 A
Figura 3.7 – Conceito de Fan-in e Fan-out.
3.2 – Tabela-verdade
Tabela-verdade é a resposta de um circuito digital em função dos níveis lógicos presentes na entrada do
circuito. A Figura 3.8a mostra exemplos de tabelas-verdade para circuitos lógicos com 2, 3 e 4 entradas.
Figura 3.8 – Exemplos de tabelas-verdade (TOCCI, WIDMER e MOSS, 2011).

A Figura 3.8(a) mostra que a saída x do circuito vai para nível lógico alto sempre que A e B são iguais a 0
ou que A = 1 e B = 0. Nas demais combinações o circuito vai para nível lógico baixo. As Figuras 3.8b e 3.8c
mostram exemplos de tabelas-verdade para circuitos lógicos de três e quatro entradas. Veja novamente que cada
tabela relaciona, no lado esquerdo, todas as combinações para os níveis lógicos de entrada e, no lado direito, os
níveis lógicos resultantes para a saída x. O valor atual da saída x depende do tipo de circuito lógico. Observe que
temos que temos 8 e 16 linhas para as tabelas-verdade com 3 e 4 entradas (Figuras 3.8b e 3.8c). Esta quantidade
de linhas é dada por 2N onde N é o número de variáveis de entrada do circuito lógico e indica o total de
combinações possíveis das variáveis de entrada.
3.3 – Funções lógicas AND, OR, NOT, NAND, NOR, XOR e XNOR
Em meados do século XIX o matemático inglês George Boole desenvolveu um sistema de análise lógica,
a qual foi usada nos sistemas computacionais, proposto por Claude Elwood, somente na metade do século XX.
George Boole foi considerado um dos pais da computação mesmo não existindo os computadores em sua época.
Segundo Baranauskas (2012), os circuitos digitais (presentes em computadores, processadores de dados, sistemas
de controle, codificadores, decodificadores etc.) empregam um pequeno grupo de circuitos lógicos básicos, que
são conhecidos como portas E (AND), OU (OR), e NÃO (NOT). Com a utilização adequada dessas portas é
possível implementar todas as expressões geradas pela álgebra de Boole, as quais serão apresentadas a seguir.
3.3.1 – Função E (AND)
A função E ou AND realiza a conjunção booleana (multiplicação) de duas ou mais variáveis booleanas.
Esta função pode ser comparada ao circuito elétrico mostrado na Figura 3.9, que mostra um circuito elétrico série
constituído de duas chaves A e B e uma lâmpada.
Figura 3.9 – Circuito elétrico série: analogia com a função lógica AND de 2 entradas (BARANAUSKAS, 2012).
Neste circuito elétrico serão adotadas as seguintes convenções:

chave aberta = nível lógico 0;
chave fechada = nível lógico 1;
lâmpada apagada = nível lógico 0 e
lâmpada acesa = nível lógico 1.
A condição para a lâmpada ligar é:
chaves A e B fechadas, ou seja, A = 1 e B = 1.
Nesta condição a lâmpada ficará ligada. Esta situação é mostrada na Figura 3.10.
Figura 3.10 – Condição para a lâmpada ligar (BARANAUSKAS, 2012).

Qualquer outra combinação nas entradas A e B, resultará na lâmpada desligada. Como ilustração considere
o seguinte exemplo: A = 1, B = 0, o que faz a lâmpada ficar desligada (S = 0), situação mostrada na Figura 3.11.
Figura 3.11 – Uma das condições para a lâmpada desligar (BARANAUSKAS, 2012).
Todas as combinações das entradas A e B para a função AND com o respectivo valor lógico da saída podem
ser expressos na Tabela 3.5.
Tabela 3.5 – Tabela-verdade da função AND.

A B S = AB
0 0 0
0 1 0
1 0 0
1 1 1
Para identificar a expressão S = A and B será adotada a seguinte representação: S = A.B = AB, onde é lido
A e B. Esta função é análoga a uma multiplicação (basta o leitor fazer a multiplicação dos valores lógicos de A e
B que o resultado será o mostrado na Tabela 3.5). Desta forma, para a lâmpada ligar (ilustrado pela saída S) a
condição necessária é que as entradas A e B tenham nível lógico alto (1). Em qualquer outra combinação das
entradas a lâmpada ficará desligada (S = 0).
O circuito digital que implementa a função lógica AND é chamado de porta lógica AND ou porta lógica E.
Sua representação é mostrada na Figura 3.12. A saída será S somente se ambas as entradas A e B forem iguais a
1; nos demais casos, a saída S será 0.
A
S
B
Figura 3.12 – Porta AND de duas entradas.
De acordo com Baranauskas (2012) é possível estender o conceito de uma porta E para um número qualquer
de variáveis de entrada. Nesse caso, temos uma porta E com N entradas e somente uma saída S a qual será 1 se e
somente se as N entradas forem iguais a 1; nos demais casos, a saída será 0.
Exemplo 3.2 – Suponha uma porta lógica AND de 4 entradas dada pela equação lógica S = A.B.C.D (Figura
3.13, símbolo). Neste caso sua tabela-verdade é dada pela Tabela 3.6. A saída S será nível lógico alto 1 somente
quando as entradas A, B, C e D forem para nível lógico alto (1), nos demais casos a saída S será sempre nível
lógico baixo (0).
A
B
C S
D
S = ABCD
Figura 3.13 – Porta AND com quatro entradas.

Tabela 3.6 – Tabela-verdade da função AND para 4 entradas.
A B C D S = ABCD
0 0 0 0 0
0 0 0 1 0
0 0 1 0 0
0 0 1 1 0
0 1 0 0 0
0 1 0 1 0
0 1 1 0 0
0 1 1 1 0
1 0 0 0 0
1 0 0 1 0
1 0 1 0 0
1 0 1 1 0
1 1 0 0 0
1 1 0 1 0
1 1 1 0 0
1 1 1 1 1
EF Exercícios de Fixação – Série 3.1
EF 3.1 – Desenhar um circuito lógico utilizando portas AND de 2 entradas, para a função lógica S = ABCDE.
EF 3.2 – Determinar a forma de onda de saída em S na porta AND abaixo, para as 3 entradas x, y e z apresentadas.

EF 3.3 – Determine novamente a forma de onda em S para o circuito do EF3.2, para a variável x em nível alto
permanentemente.
3.3.2 – Função OU (OR)
A função OU executa a soma (disjunção) booleana de duas ou mais variáveis binárias, ou seja, a saída
vai para nível lógico alto sempre que uma das entradas for para nível lógico alto. Esta função pode ser
comparada ao circuito mostrado na Figura 3.14.
Figura 3.14 – Circuito elétrico análogo à função lógica OU (BARANAUSKAS, 2012).
Conforme foi usado para explicar a função AND, serão adotadas as convenções:
chave aberta = nível lógico 0;
chave fechada = nível lógico 1;
lâmpada apagada = nível lógico 0 e
lâmpada acesa = nível lógico 1.
A condição para a lâmpada ligar ocorre quando a chave A OU a chave B estiver fechada, ou seja, basta
apenas uma das chaves fechadas. Todas as combinações são mostradas nas Figuras 3.15a – d.
(a) (b)
(c) (d)
Figura 3.15 – Funcionamento da função lógica OU (BARANAUSKAS, 2012).

A expressão S = A OU B é representada por S = A + B, onde o símbolo de soma corresponde à função
logica OU e não à operação matemática de soma. Com isso temos em matemática 1 + 1 = 2 e em lógica 1 + 1 = 1
(já que somente dois valores são permitidos, 0 ou 1). A sua tabela-verdade é apresentada na Tabela 3.7.
Tabela 3.7 – Tabela-verdade da função OU.

A B A+B
0 0 0
0 1 1
1 0 1
1 1 1
O circuito lógico da função OU é a porta lógica OU (OR). Sua a saída será 1 se A OU B forem 1 (basta
apenas uma das entradas em 1). O símbolo da porta OU e sua tabela-verdade são mostrados na Figura 3.16.
A
S
B
Figura 3.16 – Símbolo e tabela verdade da porta OU (OR).
De acordo com Baranauskas (2012), “[...] é possível estender o conceito de uma porta OU para um número
qualquer de variáveis de entrada”. Nesse caso, temos uma porta OU com N entradas e somente uma saída. A saída
terá nível lógico baixo (0) se e somente se as N entradas tiverem nível lógico baixo; nos demais casos, a saída terá
nível lógico alto (1). Como exemplo considere uma porta OU de 4 entradas, ou seja, S = A + B + C + D, como
mostra a Figura 3.17. Para a saída S ir para o nível lógico alto, basta uma das entradas A, B, C e D estar em nível
lógico alto.
Figura 3.17 – Porta OU com quatro entradas e sua tabela-verdade (BARANAUSKAS, 2012).
3.3.3 – Função NÃO (NOT)
A função NOT pode ser comparada ao circuito elétrico análogo, ilustrado na Figura 3.18. Considerando as
mesmas convenções adotadas anteriormente, temos que quando a chave A estiver aberta passará corrente elétrica
pela lâmpada e ela ligará. Fechando a chave A, a lâmpada será desligada pois estará em curto e não passará
corrente por ela. Com isso temos que o estado lógico da lâmpada é o oposto da chave A, ou seja, se A = 1, S = 0
e se A = 0, S = 1.

Figura 3.18 – Analogia com a função lógica NÃO ou NOT (BARANAUSKAS, 2012).
Para representar a expressão lógica S = não A ou NOT A será adotado a seguinte simbologia: S = A ou
S = A′ , onde S é lido como S = não A ou S = A “barrado”. Para a função lógica não (NOT) a sua tabela-verdade
é mostrada na Tabela 3.8.
Tabela 3.8 – Tabela-verdade da função NOT.

A 𝐒= 𝐀
0 1
1 0
O circuito digital que implementa a função lógica NOT é a porta lógica NOT ou inversor, cujo símbolo é
mostrado na Figura 3.19. O inversor executa a tabela verdade da função NÃO. Se a entrada for 0, a saída será 1;
se a entrada for 1, a saída será 0.
NOT A S
A S 0 1
1 0
Figura 3.19 – Porta lógica NOT (inversor) e sua tabela verdade.
3.3.4 – Função NAND
A função NAND executa a lógica inversa da função AND, ou seja, apresenta nível baixo quando todas as
entradas estiverem em nível lógico alto e nível alto nas demais condições. Isto é expresso pela seguinte equação
lógica: S = AB. Sua tabela verdade é apresentada pela Tabela 3.9.
Tabela 3.9 – Tabela-verdade da função NAND.

A B 𝐒 = 𝐀𝐁
0 0 1
0 1 1
1 0 1
1 1 0
Para implementar esta função basta acrescentar na saída da porta AND um inversor, como mostra a Figura 3.20a
ou usar diretamente a porta lógica NAND (Figura 3.20b). Ela também pode ter mais de uma entrada, onde a saída será
0 se e somente se as N entradas forem iguais a 1; nos demais casos, a saída será 1 (BARANAUSKAS, 2012). Como
exemplo considere a porta lógica de 3 entradas mostrada na Figura 3.21.
(a) (b)
Figura 3.20 – Porta lógica NAND (BARANAUSKAS, 2012).

A B C S
0 0 0 1
0 0 1 1
A
0 1 0 1
B S
0 1 1 1
C
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 0
(a) (b)
Figura 3.21 – (a) Porta lógica NAND de 3 entradas. (b) Tabela-verdade.
3.3.5 – Função NOR
A função NOR executa a lógica inversa da função OR, através da associação de uma porta OR com uma
porta NOT, conectada à sua saída, como mostra a Figura 3.22a. Esta porta pode ser desenhada como mostra a
Figura 3.22b.
(a) (b)
Figura 3.22 – (a) Porta lógica NOR: conexão de uma porta OR com uma
porta NOT em cascata. (b) Porta NOR redesenhada (BARANAUSKAS, 2012).
A função NOR é expressa por S = A + B e a sua tabela-verdade é dada pela Tabela 3.10, onde se observa
que a saída S terá nível 1 se e somente se as entradas A e B forem iguais a 0; e nos demais casos, terá nível 0.
Tabela 3.10 – Tabela-verdade da função NOR.

A B 𝐒= 𝐀+𝐁
0 0 1
0 1 0
1 0 0
1 1 0
3.3.6 – Função OU Exclusivo (EXOR)
A função OU EXCLUSIVO ou EXOR apresenta nível lógico alto sempre que as entradas A e B forem
diferentes. A sua função lógica, para duas entradas A e B é dada por S = A  B . O símbolo desta porta é
apresentado na Figura 3.23 e sua tabela verdade é vista na Tabela 3.11.
Figura 3.23 – Porta lógica OU Exclusivo ou EXOR (BARANAUSKAS, 2012).

Tabela 3.11 – Tabela-verdade da função EXOR.
A B 𝐒=𝐀𝐁
0 0 0
0 1 1
1 0 1
1 1 0
Na equação lógica S = A  B , o símbolo  representa a função EXOR. Analisando a sua tabela verdade
pode-se concluir que a saída S também pode ser escrita como em (3.1), a qual mostra os estados lógicos dos sinais
A e B para a saída S assumir o valor lógico 1: A = 0 e B = 1 ou A = 1 e B = 0.
S=AB + AB (3.1)
O circuito digital que implementa a função EXOR em (3.1) é chamado de porta lógica EXOR, a qual é
mostrada na Figura 3.24. Este circuito é montado a partir das portas lógicas AND, OR e NOT.
S =A B
Figura 3.24 – Porta lógica OU Exclusivo (EXOR), construída com portas AND, NOT e OR (BARANAUSKAS, 2012).
Exemplo 3.3 – A Figura 3.25 mostra a resposta X de uma porta EXOR aos sinais A e B aplicados em suas
entradas (formas de digitais variantes no tempo).
Figura 3.25 – Formas de onda de uma porta EX-OR com sinais de

entrada digitais nas entradas (TOCCI, WIDMER e MOSS, 2011).

3.3.7 – Função Exclusive NOR (EX-NOR)
A função lógica Exclusive NOR (EX-NOR) implementa a lógica inversa da função EXOR, ou seja, a saída
S vai para nível lógico alto sempre que as entradas A e B forem iguais. É conhecida por isto como função
coincidência. Isto é ilustrado na tabela verdade apresentada na Tabela 3.12.
Tabela 3.12 – Tabela-verdade da função EX-NOR.

A B 𝐒= 𝐀𝐁
0 0 1
0 1 0
1 0 0
1 1 1
Esta função é expressa pela equação lógica S = A  B, onde temos a função EXOR negada (invertida).
Analisando a tabela verdade pode-se concluir que a saída S também pode ser escrita através de (3.2).
S = A B + AB (3.2)
A expressão (3.2) mostra a condição na qual a função vai para nível lógico 1, ou seja, quando tivermos:
A = 0 e B = 0 OU A = 1 e B = 1.
A porta lógica EX-NOR tem o seu símbolo apresentado na Figura 3.26, para duas entradas.
Figura 3.26 – Porta lógica Exclusive NOR ou EX-NOR (TOCCI, WIDMER e MOSS, 2011).
A equação de saída da função lógica EXOR, para duas entradas A e B, S = A B + AB, também pode ser
implementada por portas AND, NOT e OR como mostra a Figura 3.27.
Figura 3.27 – Função lógica EX-NOR obtida a partir de S = A B + AB (TOCCI, WIDMER e MOSS, 2011).
Postulados, identidades e propriedades booleanos. Teoremas de DeMorgan
A Tabela 3.13 mostra, de forma resumida, os postulados e as identidades utilizados na Álgebra Booleana,
bem como os Teoremas de DeMorgan, que serão explorados com maior profundidade no capítulo 4.

Tabela 3.13 – Postulados, identidades e propriedades Booleanos e Teoremas de DeMorgan.
POSTULADOS E IDENTIDADES
Complementação Adição Multiplicação
̅=1
A=0→A 0+0=0 0+1=1 0 . 0=0 0 . 1=0
̅=0
A=1→A 1+0=0 1+1=1 1 . 0=0 1 . 1=1
A+0=A A+1=1 A . 0=0 A . 1=A
̿=A
A A+A=A ̅=1
A+ A A . A=A ̅=0
A . A
PROPRIEDADES
Comutativa A+B=B+A (1) A.B = B.A (2)
A + ( B + C) = ( A + B) + C = A + B + C
Associativa
A.( B.C) = ( A.B).C = A.B.C
Distributiva A.(B + C) = A.B + A.C
Identidades Auxiliares
__
x + x.y = x (1) x + x .y = x + y (2) (A + B).(A + C) = A + BC (3)
Teoremas de DeMorgan
̅̅̅̅̅̅ ̅+B
A .B = A ̅ (1) ̅̅̅̅̅̅̅
A+B= A ̅ .B
̅ (2)
3.3.8 – Construção de circuitos lógicos através da universalidade das portas NAND e NOR
Todas as expressões booleanas são formadas e implementadas por combinações das funções AND, OR e
NOT. Entretanto sabe-se que qualquer circuito digital pode ser implementado utilizando-se apenas portas NAND
e NOR de 2 entradas, desde que sejam feitas as combinações apropriadas. Com isso pode-se dizer que estas portas
lógicas são universais. Estas configurações são mostradas nas Figuras 3.28 e 3.29.
Figura 3.28 – Universalidade das portas NAND de 2 entradas (TOCCI, WIDMER e MOSS, 2011).

O circuito mostrado na Figura 3.28a implementa um INVERSOR lógico, pois a saída é dada pela
expressão x = A. ̅̅̅̅̅
A = A, a qual é o resultado lógico de sua saída. Na Figura 3.28b temos a
implementação da porta lógica AND, pois a saída da porta NAND foi conectada em um inversor e o
resultado é expresso por x = ̅̅̅̅̅̅
A . B = AB.
Por fim temos que o circuito mostrado na Figura 3.28c, que executada a função lógica da porta
OR, pois pelo Teorema de DeMorgan temos x = A ̅̅̅̅̅̅
̅ .B̅= A̿+B ̿ = A + B.
Na Figura 3.29a temos um INVERSOR implemento a partir de uma porta NOR de 2 entradas, pois
̅̅̅̅̅̅̅̅
na saída temos a expressão x = A + A = A.
Figura 3.29 – Universalidade das portas NOR de 2 entradas (TOCCI, WIDMER e MOSS, 2011).
O circuito da Figura 3.29b implementa a função lógica da porta OR, pois temos uma porta NOR
de duas entradas A e B conectada a uma porta NOR de 2 entradas, a qual exerce a função inversora. Esta
ação resulta na expressão x = ̅̅̅̅̅̅̅
A + B = A + B.
Pelo Teorema de DeMorgan, o circuito lógico mostrado na Figura 3.29c implementa uma porta
lógica AND, pois a expressão de saída é
x = ̅̅̅̅̅̅̅
̅+B
A ̿ .B
̅= A ̿ = A .B
A partir dos circuitos mostrados nas Figuras 3.28 e 3.29 pode-se concluir que qualquer circuito
digital pode ser implementado utilizando apenas portas NAND ou NOR de duas entradas.
3.4 − Descrevendo circuitos lógicos algebricamente
Qualquer circuito lógico pode ser descrito usando as funções lógicas descritas no item 3.3.
Considere o circuito mostrado na Figura 3.30. A expressão para a saída de uma porta AND como a da
Figura 3.30a é escrita assim: A  B. Esta saída é conectada em uma entrada da porta OR onde a outra
entrada é a variável lógica C. A porta OR opera sobre as entradas de modo que a saída é uma soma lógica
delas. Assim, podemos expressar a saída da porta OR como x = A · B + C (essa expressão final poderia
ser escrita como x = C + A · B, visto que não importa qual termo da soma lógica é escrito primeiro).
Ocasionalmente, pode haver alguma confusão em determinar qual operação deve ser realizada
primeiro em uma expressão. A expressão A · B + C pode ser interpretada de duas maneiras diferentes:

(1) operação OR de A · B com C ou
(2) operação AND de A com a soma lógica B + C.
Figura 3.30 – (a) Circuito lógico e suas expressões booleanas; (b) circuito lógico
com expressão que requer parênteses (TOCCI, WIDMER e MOSS, 2011).
Para evitar essa confusão, deve ficar entendido que se uma expressão tiver operações AND e OR,
a operação AND é realizada primeiro, a menos que existam parênteses na expressão. Nesse caso, a
operação dentro dos parênteses é realizada primeiro. Essa regra para determinar a ordem das operações
é a mesma usada na álgebra convencional (TOCCI, WIDMER e MOSS, 2011).
Para ilustrar mais as operações lógicas e a sua escrita, consideremos o circuito da Figura 3.30b. A
expressão para a saída da porta OR é simplesmente A + B. Essa saída é usada como uma entrada da
porta AND onde a outra entrada é C. Assim, expressamos a saída da porta AND desta figura como x =
(A + B) · C. Observe que, nesse caso, o uso dos parênteses indica que a operação OR entre A e B é
realizada antes e, a seguir, a operação AND com C. Sem os parênteses, a expressão seria interpretada
incorretamente, visto que A + B · C significaria uma operação OR de A com o produto lógico B · C.
Para um circuito contendo INVERSORES, a saída do bloco inversor será o valor da entrada com
uma barra conforme mostra a Figura 3.31a. Nesta figura a porta OR recebe A ̅ juntamente com B, de
forma que a saída será x = A ̅ + B, ou seja, primeiro deve ser feita a inversão lógica em A e depois a
operação OR com a variável B. No circuito da Figura 3.31b primeiro será feita a operação lógica A + B
e depois o resultado será invertido.
(a)
(b)
Figura 3.31 – Circuito lógico com inversores (TOCCI, WIDMER e MOSS, 2011).
Na Figura 3.32a é apresentado mais um exemplo contemplando o que foi mostrado anteriormente.
O leitor deve observar o circuito com atenção e verificar o uso dos parênteses nas expressões logicas.

(a)
(b)
Figura 3.32 – (a) e (b) Outros exemplos de obtenção de expressão lógica de saída (TOCCI, WIDMER e MOSS, 2011).
Com a obtenção da expressão lógica de saída do circuito, é possível verificar o resultado da saída para
qualquer combinação das variáveis de entrada. Por exemplo, considere o circuito mostrado na Figura 3.32a, onde
sua saída é
 ________ 
x = ABC   A + D 
 
Suponha que desejamos saber o valor da saída x para a seguinte situação: A = 0, B = C = D = 1. Utilizando
a álgebra de Boole chega-se ao seguinte resultado (TOCCI, WIDMER e MOSS, 2011):
Com mais um exemplo, vamos determinar a saída do circuito da Figura 3.32b, considerando A = B = 0 e C
= D = E = 1.
De acordo com TOCCI (2011), as regras a seguir têm de ser obedecidas quando avaliamos uma expressão
booleana:

1. Primeiro, realize as inversões de termos simples; ou seja, 0 = 1 ou 1 = 0.
2. Em seguida, realize as operações dentro de parênteses.
3. Realize as operações AND antes das operações OR, a menos que os parênteses indiquem o contrário.
4. Se sobre uma expressão tiver uma barra, realize a operação indicada pela expressão e, em seguida, inverta o
resultado.

ASSUNTOS: Famílias lógicas. Portas lógicas e universalidade de portas lógicas NAND e NOR.
Seção 1 - Famílias lógicas
3.1 − Defina o que é circuito integrado e cite três exemplos de dispositivos que os utiliza.
3.2 − Explique a vantagem em utilizar CIs em placas de circuitos eletrônicos ao invés de usar circuitos montados
discretamente.
3.3 − Cite 5 características da família lógica TTL.

Seção 2 - Portas lógicas e universalidade das portas lógicas NAND e NOR. Descrição de circuitos lógicos de
forma algébrica.
3.4 − Determine a forma de onda da saída x do circuito da Figura 1.
Figura 1 – Formas de onda aplicadas a uma porta OU de 3 entradas (TOCCI, WIDMER e MOSS, 2011).
3.5 − Repetir o exercício 3.4 considerando A = 0 e mantendo as entradas B e C conforme mostra a Figura 1.
Troque a porta OR por uma porta AND e mostre a forma de onda da saída x.
a) O que ocorre caso A seja mantido em nível lógico baixo?
b) O que ocorre caso A seja mantido em nível lógico alto? Mostre as formas de onda para estes dois casos.

3.6 − O circuito da Figura 2 mostra uma aplicação de portas lógicas que simulam interruptores utilizados em
residências para acender e apagar uma luz de dois lugares diferentes. Aqui a luz é um diodo LED que será ligado
quando a saída da porta NOR estiver em baixo. Note que saída é denominada ̅̅̅̅̅̅̅̅
LIGHT para indicar que é ativa-
BAIXO. Mostre as condições necessárias para ligar o LED e a expressão lógica de saída do circuito.
Figura 2 – Circuito lógico da questão 3.6 (TOCCI, WIDMER e MOSS, 2011).
Solução:
3.7 − Suponha que você tenha uma porta de duas entradas de função desconhecida, que pode ser uma porta OR ou uma
porta AND. Qual combinação de níveis de entrada você colocaria nas entradas da porta para determinar seu tipo?

3.8 − Quantos conjuntos diferentes de condições de entrada produzem uma saída em nível ALTO em uma porta OR de
cinco entradas?
3.9 − Determine a expressão de saída S dos circuitos das Figura 3, 4 e 5 (TOCCI, WIDMER e MOSS, 2011):
Figura 3.
Figura 4.
Figura 5.

3.10 (TOCCI, WIDMER e MOSS, 2011) − Um avião a jato emprega um sistema para monitoração dos valores
de rpm, pressão e temperatura dos motores utilizando sensores que operam como segue (ver a Figura 6):
Saída do sensor RPM = 0 somente para velocidade < 4800 rpm;

Saída do sensor de pressão = 0 somente para pressão < 1,5  106 N/m2;
Saída do sensor de temperatura = 0 para temperatura < 95 0C.
Figura 6 – Circuito lógico do problema 3.10 (TOCCI, WIDMER e MOSS, 2011).
a) Determinar a expressão lógica de saída W.
b) Determine que condições do motor darão um alerta para o piloto.
c) Altere o circuito para um outro que utilize apenas portas NAND e depois com NOR.

3.11 − Converta os circuitos dos exercícios 3.6 e 3.10 para um circuito que utilize:
(a) apenas portas NAND de 2 entradas;
(b) apenas portas NOR de 2 entradas.

3.12 (TOCCI, WIDMER e MOSS, 2011) − O circuito lógico da Figura 7 é usado para ligar um display de cristal
líquido (LCD) de um dispositivo eletrônico de mão quando o microcontrolador está enviando para ou recebendo
dados do controlador do LCD. O circuito ligará o display quando LCD = 1. Determine as condições de entrada
necessárias para ligar o LCD e a expressão lógica de saída do circuito.
Figura 7 – Circuito lógico do problema 3.12 (TOCCI, WIDMER e MOSS, 2011).

3.13 (TOCCI, WIDMER e MOSS, 2011) − Determine a expressão lógica de saída do circuito mostrado na Figura
8 e as condições de entrada necessárias para gerar uma saída x =1.
Figura 8 – Questão 3.13 (TOCCI, WIDMER e MOSS, 2011).
3.14 (TOCCI, WIDMER e MOSS, 2011) − Determine a forma de onda da saída do circuito da Figura 9.
Figura 9 – Questão 3.14 (TOCCI, WIDMER e MOSS, 2011).

4 ÁLGEBRA DE BOOLE
Capítulo 4 – Álgebra de Boole
Capítulo 4 – Álgebra de Boole
Neste capítulo estudaremos a Álgebra Booleana e suas aplicações em Sistemas Digitais. A construção de
um circuito digital tem como base a análise matemática de um problema lógico, o que é realizado através das
propriedades e teoremas da Álgebra de Boole.
Um filósofo e matemático britânico, George Boole (Figura 4.1),
escreveu um texto, em 1854, Uma investigação das leis do pensamento,
em que descrevia o modo como se toma decisões lógicas com base em
circunstâncias verdadeiras ou falsas. George Boole (1815-1864) é
considerado um dos fundadores da Ciência da Computação, apesar de não
existirem em seus dias os computadores. É reconhecido também como o
“pai” da era da informação. Sem ele não teríamos computadores,
smartphones, tablets, a internet... tal a importância da álgebra booleana
nestes dispositivos e sistemas.
Pela lógica booleana, pode se descrever uma situação do mundo real
através de uma equação, com um resultado lógico, cujas variáveis só
podem assumir um dentre dois valores possíveis: [V, F] (verdadeiro ou
Figura 4.1 – George Boole, filósofo
falso), [H, L] (high and low) ou ainda [0, 1] (algarismos do sistema
e matemático britânico.
binário).
A álgebra booleana utiliza símbolos e operadores, como A, B e C, para descrever as mais diversas situações
e circunstâncias do nosso dia-a-dia, com seus possíveis estados. A saída de uma expressão lógica (designada por
S, por exemplo) pode ser a porta está fechada, o botão está pressionado ou o nível do combustível está baixo, o
motor está desligado etc.
As expressões lógicas têm como principal utilidade descrever a relação entre as saídas do circuito lógico
(as decisões ou respostas) e as entradas (as circunstâncias). Através do estudo de circuitos lógicos básicos,
denominados de portas lógicas, serão construídos outros circuitos lógicos mais complexos. Com o uso apropriado
da álgebra booleana, pode-se simplificar a expressão booleana e obter circuitos digitais mais simples, com menos
portas lógicas e/ou menos conexões (TOCCI, WIDMER e MOSS, 2011).
4.2 – Postulados e teoremas da álgebra de Boole
A Figura 4.1 mostra os teoremas booleanos para uma variável lógica (TOCCI, WIDMER e MOSS, 2011).
O teorema (1) diz que caso seja feita a operação lógica AND de uma variável x com o nível lógico 0 o resultado
sempre será 0, pois como a AND é uma multiplicação convencional o resultado da multiplicação de qualquer
valor com 0 sempre será nível lógico baixo.
O teorema (2) também é óbvio se fizermos a comparação com multiplicação convencional.
O teorema (3) pode ser verificado com o teste de cada caso, ou seja, caso x = 0, 0.0 = 0 ou caso x = 1, 1.1
= 1. Com isso, x.x = x.
No teorema (4) sempre ocorrerá a multiplicação de x com 0, logo o resultado sempre será 0. Suponha x =
1. Com isso, x̅ = 0, logo 1.0 = 0.
O teorema (5) é simples, visto que 0 somado a qualquer valor não afeta este valor, tanto na adição
convencional como na operação lógica OR.

Figura 4.2 – Teoremas booleanos para uma variável (TOCCI, WIDMER e MOSS, 2011).
O teorema (6) diz que, se for realizada uma operação OR de qualquer variável com 1, o resultado sempre
será 1. Verificamos isso para os dois valores de x: 0 + 1 = 1 e 1 + 1 = 1. De modo equivalente, podemos lembrar
que a saída de uma porta OR será 1 se quaisquer das entradas for 1, independentemente do valor das outras
entradas.
O teorema (7) pode ser provado pelo teste dos dois valores de x: 0 + 0 = 0 e 1 + 1 = 1. O teorema (8) pode
ser provado de maneira parecida ou podemos argumentar que em qualquer instante x ou x̅ tem de ser nível 1, de
modo que faremos uma operação OR entre 0 e 1 que sempre resultará em 1.
Teoremas Booleanos para duas variáveis
A Figura 4.3 mostra os teoremas Booleanos para duas variáveis.
Figura 4.3 – Teoremas booleanos para duas variáveis (TOCCI, WIDMER e MOSS, 2011).
De acordo com TOCCI (2011), os teoremas (9) e (10) são chamados de leis comutativas, as quais mostram
que a ordem em que as variáveis aparecem nas operações OR e AND não importa, o resultado é o mesmo. Os
teoremas (11) e (12) são as leis associativas, que dizem que podemos agrupar as variáveis em expressões AND
ou OR como desejarmos.
A lei distributiva, no teorema (13), que diz que uma expressão pode ser expandida multiplicando-se termo
a termo, assim como na álgebra convencional. Esse teorema também indica que podemos fatorar (colocar em
evidência termos comuns) uma expressão, ou seja, se tivermos uma soma de dois (ou mais) termos e cada um
tiver uma variável em comum, ela poderá ser colocada em evidência, como na álgebra convencional.

Ainda na Figura 4.3, os teoremas (14) e (15) não possuem equivalentes na álgebra convencional e podem
ser demonstrados testando todas as possibilidades para x e y. Isso está ilustrado a seguir, na Tabela 4.1, para o
teorema (14), a partir de uma tabela de análise para a equação x + xy. Observe que o valor da expressão toda (x +
xy) é sempre igual a x.
Tabela 4.1 − Demonstração dos teoremas (14) e (15) (TOCCI, WIDMER e MOSS, 2011).
x y xy x + xy
0 0 0 0
0 1 0 0
1 0 0 1
1 1 1 1
Todos estes teoremas podem ser utilizados na simplificação de circuitos lógicos onde o resultado na maioria
das vezes será um circuito menos complexo e mais fácil de ser analisado e montado.
4.3 – Teoremas de DeMorgan
Outros Teoremas muito importantes são os Teoremas de DeMorgan, dados por (16) e (17):
O teorema (16) mostra que uma se uma soma OR de duas variáveis for invertida o resultado equivale a
realizar a multiplicação destas variáveis invertidas. Já o teorema (17) mostra que se uma operação AND de duas
variáveis for invertida o resultado é equivalente a fazer uma operação OR com as variáveis invertidas.
Embora esses teoremas tenham sido apresentados em termos das variáveis únicas x e y, são igualmente
válidos para situações em que x e/ou y são expressões com mais de uma variável. Por exemplo, vamos aplicá-los
na expressão a seguir (TOCCI, WIDMER e MOSS, 2011):
Com o uso do teorema (16), considera-se AB como x e C como y. O resultado obtido pode passar por outra
̅ invertido. Através do teorema (17), obtém-se:
simplificação, pois temos um produto AB
̿ por B, tem-se, finalmente:

Substituindo B
Teoremas de DeMorgan para mais de duas variáveis
Os teoremas de DeMorgan são válidos também para mais de duas variáveis, como, por exemplo, para as
expressões vistas a seguir (TOCCI, WIDMER e MOSS, 2011):

Exemplo 4.1 – Simplificar a expressão ̅̅̅̅̅̅̅̅̅̅̅̅̅̅
̅̅̅̅
AB . ̅̅̅̅
CD . ̅EF
̅̅̅.
Utilizando o teorema ̅̅̅̅̅̅̅̅

x . y . z = x̅ + y̅ + z̅, e fazendo x = AB, y = CD e z = EF, obtemos:
̅̅̅̅
AB + ̅̅̅̅
CD + ̅EF
̅̅̅ = AB + CD + EF
Exemplo 4.2 – Observando o teorema (16) percebe-se que uma porta NOR é idêntica a uma porta AND com
as entradas invertidas conforme mostra a Figura 4.4.
Figura 4.4 – Implicação do teorema de DeMorgan (16) (TOCCI, WIDMER e MOSS, 2011).
Exemplo 4.3 – Analisando o teorema (17) percebe-se que uma porta NAND é idêntica a uma porta NOR
com as entradas invertidas conforme mostra a Figura 4.5.
Figura 4.5 – Implicação do teorema de DeMorgan (17) (TOCCI, WIDMER e MOSS, 2011).
4.4 – Aplicação da álgebra de Boole na simplificação de equações booleanas
Nesta seção serão mostrados dois exemplos do uso dos teoremas booleanos na simplificação de circuitos
lógicos (TOCCI, WIDMER e MOSS, 2011).
Exemplo 4.4 – Simplifique a expressão y = AB

̅D + AB
̅D̅.
Evidenciando os termos comuns, AB ̅, e aplicando-se o teorema (13), obtém-se y = AB

̅ (D + D
̅ ).
Através do teorema (8), o termo entre parênteses é igual a 1.
Pelo teorema (2), se obtém y = AB̅ . (1). Logo, y = AB̅.
Exemplo 4.5 – Simplificar z = (A

̅ + B)(A + B).
Solução: esta expressão pode ser expandida com o uso do teorema (13). A expressão pode-se reescrita como:
̅A+ A
z= A ̅ B + BA + BB

̅ A = 0.
Pelo teorema (4), o primeiro termo de z é nulo, pois A
Pelo teorema (3), BB = B. Assim, z = A ̅ B + BA + B.
̅ + A + 1).
Pelo teorema (13a), colocando-se a variável B em evidência, tem-se: z = B(A
Finalizando, com o uso dos teoremas (2) e (6) se obtém z = B.
Resumo do capítulo:
gera
Expressão lógica circuito lógico
Circuito simplificado
O circuito e otimizado
não é o Simplificar (álgebra
mais booleana, por ex.)
simples?
EF 4.1 − Complete as expressões a seguir (TOCCI, WIDMER e MOSS, 2011):
EF 4.2 (TOCCI, WIDMER e MOSS, 2011) − Simplifique a expressão a seguir, com os teoremas (13b), (3) e (4):
EF 4.3 – Qual é o resultado da simplificação para as seguintes funções lógicas?

______________________
̅BCD
a) x = ACD + A b) z = ( A + C ) . ( B + D )

____________________________ ____________
c) w = ( A + BC ). ( D + EF ) d) z = A + B.C
Respostas: (a) x = ACD + BCD. (b) z = AC̅ + B ̅B

̅D. (c) w = A ̅C̅ + D
̅+A ̅E̅ +D ̅ (d) 𝑧 = 𝐴̅(𝐵 + 𝐶̅ ).
̅ F.
EF 4.4 – Obtenha o resultado da simplificação de 𝑆 = ̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅

𝑥𝑧̅ + 𝑥 (̅̅̅̅̅̅̅
𝑦 + 𝑧) + 𝑦(̅̅̅̅̅̅̅
𝑦 + 𝑧). Desenhar o circuito lógico de
S, antes e após a simplificação.
EF 4.5 – Encontre a expressão de S no circuito lógico da Figura 4.6, utilizando os teoremas de DeMorgan (TOCCI,
WIDMER e MOSS, 2011).
A
B S
C
C
Figura 4.6 – Circuito do EF 4.5.
EF 4.6 − Seja o circuito lógico da Figura 4.7 (FLOYD, 2007).
a) Verifique se as formas de onda de Y1 a Y4 estão corretas no oscilograma da Figura 4.8.
b) Desenhar neste oscilograma a forma de onda da saída X.

Figura 4.7.
Figura 4.8.

ASSUNTO: Álgebra Booleana
4.1 − Simplifique as expressões a seguir:
a) Z = (A+B)(A+C) b) S = A’.B’.C’ + A’.B.C’ + A.B’.C

c) Z = Ā. + Ā.B d) S = (A+B+C).(Ā+B’+C)
4.2 − Simplifique a seguinte expressão usando os teoremas (13a), (8) e (6) (TOCCI, WIDMER e MOSS, 2011):
4.3 (TOCCI, WIDMER e MOSS, 2011) − Simplificar cada uma das seguintes expressões:

4.4 − Desenhar o circuito lógico de S = A
̅B̅C̅ + A
̅ BC + A
̅BC̅ + AB
̅C̅ + ABC̅.
a) Mostrar que a expressão de S é simplificada para S = C̅ + A

̅ B.
b) Desenhe o circuito lógico de S após a sua simplificação.
4.5 − Seja a expressão lógica s = (ab (c + ̅bd ̅̅̅) + ̅̅̅

ab)cd. Obter a sua expressão lógica simplificada e desenhar o
seu circuito lógico (original e simplificado).
4.6 − Use o teorema de DeMorgan para simplificar a expressão de saída do circuito da Figura 1
Figura 1.
4.7 – Dados os circuitos lógicos (Figuras 2 e 3), obter a expressão de S de cada um e simplificar a mesma,
aplicando os teoremas booleanos e os postulados de DeMorgan.
Figura 2.
Figura 3.

4.8 – Dada a Tabela 1, pede-se:
Tabela 1.
a) Escrever a sua expressão de saída S (lógica positiva, S = 1). A B C S
b) Desenhar o circuito lógico para a expressão obtida em (a). 0 0 0 1
0 0 1 1
c) Simplificar a expressão de S e desenhar novamente o circuito lógico. 0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 0
1 1 1 1
4.9 – Determinar a forma de onda de saída final X para o circuito mostrado na Figura 4, de acordo com as formas
de onda das entradas A, B e C. Adaptado de (FLOYD, 2007).
Figura 4 – Circuito lógico e forma de onda resultante (FLOYD, 2007).
4.10 − Reduza o circuito lógico da Figura 5 a uma forma mínima. Adaptado de (FLOYD, 2007).
Figura 5 – Circuito lógico do problema 4.10.

MAPA DE KARNAUGH E PROJETO
5 DE CIRCUITOS COMBINACIONAIS
Capítulo 5 – Mapa de Karnaugh e Projeto de Circuitos Combinacionais
O Mapa de Karnaugh (ou mapa K) é uma ferramenta de auxílio à minimização de funções booleanas. O
próprio nome mapa vem do fato dele ser um mapeamento biunívoco a partir de uma tabela-verdade. Usado
adequadamente, resulta em uma expressão de soma-de-produtos ou de produto-de-somas mais simples possível,
conhecida como expressão mínima (FLOYD, 2007).
A Figura 5.1 mostra um exemplo de tabela-verdade, um sistema de três variáveis lógicas A, B e C, onde a
expressão lógica de cada linha pode ser localizada em um mapa de Karnaugh. O elemento “1” localizado na
primeira célula do mapa K, logo à direita da tabela, representa a combinação lógica 𝐴̅ 𝐵̅ 𝐶̅ . Tal combinação
correspondente à primeira linha da tabela, onde as variáveis lógicas A, B e C têm nível lógico igual a 0 (zero).
Todas as combinações desta tabela-verdade estão representadas no mapa K mais à direita na Figura 1 (confira os
estados lógicos das variáveis em cada célula).
__ __ __
A BC
1
Tabela-verdade Um mapa de Karnaugh de 3 variáveis

de 3 variáveis. mostrando os termos-produto.
Figura 5.1 – Representando cada linha da tabela verdade em um mapa de Karnaugh.
Em uma outra definição, TOCCI et al. descrevem o mapa de Karnaugh como um método gráfico usado
para simplificar uma equação lógica ou para converter uma tabela-verdade no circuito lógico correspondente,
de maneira metódica, simples e rápida. Embora um mapa de Karnaugh possa ser usado em problemas que
envolvem qualquer número de variáveis de entrada, sua utilidade prática está limitada a cinco ou seis variáveis.
O uso desta ferramenta é realizado manualmente em problemas com até quatro entradas, pois resolver problemas
com cinco ou seis entradas é extremamente complicado. Para estes casos, recomenda-se solucioná-los com um
programa de computador (TOCCI, WIDMER e MOSS, 2011).
5.2 – Minimização de expressões lógicas com o mapa K
Antes de se proceder a simplificação de uma expressão booleana com o mapa K, é necessário preencher as
suas células corretamente, com os 1’s originados da coluna da variável de saída da tabela-verdade. O número N
de células em um Mapa K é dado pela expressão (5.1), onde n é o número de variáveis.
N = 2n (5.1)

Para um sistema de 3 variáveis, tem-se 23 = 8 células, como foi visto na tabela-verdade da Figura 5.1, com
as 3 variáveis A, B e C e o mapa K gerado. Para 5 variáveis, tem-se um mapa K de 25 = 32 células, construído
com dois conjuntos de 16 células, como mostra a Figura 5.2.
Figura 5.2 – Exemplo de um mapa K com 5 variáveis (FLOYD, 2007).
Exemplo 5.1 − Seja a função lógica 𝑌 = 𝐴̅ 𝐵 + 𝐴 𝐵̅ + 𝐴𝐵, obtida da Tabela 5.1. Represente esta expressão
booleana no mapa de Karnaugh.
Tabela 5.1 – Tabela-verdade do Exemplo 5.1. Mapa K para 2 variáveis lógicas:

A B Y
0 0 0 B B
0 1 1 A 0 1
1 0 1 A 1 1
1 1 1
Neste exemplo, têm-se duas variáveis lógicas, A e B (n = 2). Então teremos 4 células (N = 2 n = 22). Na
̅) e a segunda, o estado lógico 1 (A). O mesmo
primeira linha do mapa K, a variável A possui o estado lógico 0 (A
princípio se observa nas colunas identificadas por 𝐵̅ e 𝐵. A única célula não preenchida representa a primeira
linha da Tabela 5.1, onde A = 0 e B = 0. Pode-se escrever 0 (zero) nesta célula também.
Fonte: Digital Electronics: Principles, Devices and Applications. Anil K. Maini. ISBN: 978-0-470-03214-5. Copyright © 2000-
2015 by John Wiley & Sons, Inc., or related companies. All rights reserved.
Exemplo 5.2 − Uma função lógica de três variáveis é dada por 𝑌 = 𝐴̅𝐵̅𝐶̅ + 𝐴̅𝐵𝐶̅ + 𝐴𝐵̅𝐶̅ + 𝐴𝐵𝐶̅ . Esta
função foi obtida da 4ª coluna da Tabela 5.2. Qual é a sua representação através do mapa de Karnaugh?
Tabela 5.2 – Tabela-verdade do Exemplo 5.2. Solução: o mapa K para 3 variáveis lógicas é
A B C Y apresentado abaixo:
0 0 0 1
0 0 1 0 BC BC BC BC
0 1 0 1 1 0 0 1
A
0 1 1 0
1 0 0 1 A 1 0 0 1
1 0 1 0
Fonte: Digital Electronics: Principles, Devices and Applications. Anil K.
1 1 0 1 Maini. ISBN: 978-0-470-03214-5. Copyright © 2000-2015 by John Wiley
1 1 1 0 & Sons, Inc., or related companies. All rights reserved.

Exemplo 5.3 − Seja a expressão lógica abaixo (FLOYD, 2007). Colocar esta expressão na forma de soma-
de-produtos em um mapa de Karnaugh de 4 variáveis.
Y=A̅B̅CD + A ̅ B C̅ D
̅ + A B C̅ D
+ A B C D + A B C̅ D ̅B
̅ + A ̅ C̅ D
Solução
Coloca-se “1” no mapa K de quatro (4)

variáveis, apresentado na Figura 5.3, para cada termo-
produto padrão da expressão.
Por exemplo, o primeiro “1” do mapa K da
Figura 5.2 está na célula em que A = 0, B = 0, C = 0 e
D =1, correspondente ao mintermo A ̅B̅ C̅ D. Figura 5.3 – Mapa K de 4 variáveis,
para o Exemplo 5.3 (FLOYD, 2007).
5.2.1 – Uso do mapa de Karnaugh na simplificação de funções lógicas
A simplificação de uma expressão booleana através do mapa K é baseada nas seguintes regras e
considerações:
- a expressão lógica S obtida da tabela-verdade é simplificada combinando ou agrupando adequadamente

os quadros do mapa K que contêm 1;
- neste processo emprega-se o menor número de blocos de 1’s adjacentes possível;
- na expressão de cada bloco, as variáveis que mudam de estado dentro do bloco são eliminadas (onde
ocorre complementação, de 1 para 0 ou de 0 para 1);
- as variáveis que não mudam de estado são mantidas na expressão final.
Quando maior o bloco de 1’s obtido, maior é o número de variáveis eliminadas e mais simplificada ficará
a expressão final, que é a soma das expressões lógicas de cada bloco. Assim:
Unidade: nenhuma variável eliminada Par: uma variável eliminada
Quadra: duas variáveis eliminadas Oitava: três variáveis eliminadas
Exemplo 5.4 − Na Figura 5.4, são apresentados agrupamentos de pares de 1’s para uma expressão booleana
X (pares de 1’s). Verificar a eliminação de uma variável (TOCCI, WIDMER e MOSS, 2011).
Figura 5.4 – Agrupamentos de pares de 1’s adjacentes - Exemplo 5.4 (TOCCI, WIDMER e MOSS, 2011).

Exemplo 5.5 − Agrupamentos de quatro células de 1’s adjacentes para uma expressão booleana X (ou
quartetos) - Figura 5.5. Verifica-se a eliminação de duas variáveis (TOCCI, WIDMER e MOSS, 2011).
Figura 5.5 – Agrupamentos de quatro 1’s (quadras ou quartetos) – Ex. 5.5 (TOCCI, WIDMER e MOSS, 2011).
Exemplo 5.6 − Na Figura 5.6, são apresentados quatro agrupamentos de oito 1’s - oitavas ou octetos
(TOCCI, WIDMER e MOSS, 2011). Verificar a eliminação de três variáveis.
Figura 5.6 – Agrupamentos de oitavas e eliminação de três variáveis (TOCCI, WIDMER e MOSS, 2011).

Uso de grupos essenciais no Mapa K
Uma regra básica do mapa K é utilizar o MENOR número de grupamentos, com o maior número de 1’s
possível. Os grupos ESSENCIAIS com pares de 1’s. Usar mais grupos de 1’s não permite otimizar o processo de
simplificação, pelo contrário, provoca um atraso por serem necessárias ações de simplificação utilizando álgebra
booleana.
Exemplo 5.7 − Na Figura 5.7 é apresentado um mapa K de 4 variáveis.
q1 = AD
Nesta figura, os grupos essenciais são formados pelos CD CD CD CD
seguintes quartetos:
- q1, resultando em A̅ D, formado pelas células 2, 3, 6 e 7 e AB 1 1
- q2, resultando em BD ̅ , formado pelas células 5, 8, 9 e 12.
AB 1 1 1 1 q3 = AB
Um terceiro quarteto (q3), não essencial, é formado
pelas células 5, 6, 7, e 8. A sua função lógica é q3 = A̅ B. AB 1 1 q2 = BD
Utilizando-se os três quartetos, obtém-se a função
lógica do mapa K da Figura 5.7, dada por (5.2). AB
Figura 5.7 – Mapa K do Exemplo 5.7.
̅D + BD
Y3q = A ̅B
̅ + A (5.2)
A expressão (5.2) pode ser reescrita, resultando em (5.3).
̅ (B + D) + B D
Y3q = A ̅ (5.3)
Para B = 1, em (5.3):
̅ (1 + D) + 1 D
Y3q = A ̅+D
̅= A ̅
Se forem utilizados somente os quartetos ou grupamentos essenciais q1 e q2, a função lógica obtida será
dada por (5.4).
̅D + BD
Y2q = A ̅ (5.4)
Para B = 1, em (5.4), resulta (5.5).
̅D +1D
Y2q = A ̅= D ̅
̅ + DA (5.5)
̅, obtém-se:
̅ e y= A
Usando a identidade 𝑥 + 𝑥̅ 𝑦 = 𝑥 + 𝑦 em (5.5) e fazendo x = D
̅= D
̅ + DA
x + x̅𝑦 = D ̅
̅+A
Isto prova a equivalência entre as equações (5.2) e (5.4). Esta equivalência pode ser provada também através
de uma tabela-verdade, verificando-se todos os estados lógicos possíveis das variáveis A, B e D. Tal tabela terá
23 = 8 linhas. Comparando o resultado lógico das funções Y2q e Y3q na Tabela 5.3 (duas últimas colunas) comprova-
se novamente que estas são equivalentes.

Tabela 5.3 – Tabela-verdade para teste das funções lógicas obtidas do mapa K da Figura 5.7.
A B D ̅
A ̅𝐃
𝐀 ̅
D 𝐁𝐃̅ ̅B
𝐀 ̅D + BD
Y2q = A ̅ ̅D + BD
Y3q = (A ̅B
̅) + A
0 0 0 1 0 1 0 0 0 0
0 0 1 1 1 0 0 0 1 1
0 1 0 1 0 1 1 1 1 1
0 1 1 1 1 0 0 1 1 1
1 0 0 0 0 1 0 0 0 0
1 0 1 0 0 0 0 0 0 0
1 1 0 0 0 1 1 0 1 1
1 1 1 0 0 0 0 0 0 0
EF 5.1 − Qual é a expressão lógica do mapa K da Figura 5.8? Resposta: S = A

̅ C + A C̅ + B = A  C + B
AB
C 00 01 11 10
0 0 1 1 1
1 1 1 1 0
Figura 5.8.
EF 5.2 − No mapa K da Figura 5.9 ocorre um enlace de somente uma célula ou quadrado contendo um bit igual
1, ou seja, não adjacente a qualquer outro 1. Encontre a expressão lógica resultante.
̅B
Resposta: X = A ̅CD
̅ + ACD + BD.
Figura 5.9 – Mapa K com uma célula com um bit 1, isolada (TOCCI, WIDMER e MOSS, 2011).
EF 5.3 − Qual é a função lógica resultante do mapa de Karnaugh da Figura 5.10? Resposta: X = B
̅ + C̅D.
Figura 5.10 – Mapa K com 3 agrupamentos de 4 bits.

EF 5.4 − Determinar a função lógica dos mapas K da Figura 5.11.
S1 ?
S1
?
S2 S2 ?
?
S3
? S3 ?
(a) (b)
Figura 5.11 – (a) e (b): mapas de Karnaugh com quatro variáveis (FLOYD, 2007).
EF 5.5 – Seja o Mapa K da Figura 5.12.

1 0 0 1
Uma das regras de simplificação de uma função
lógica usando o mapa K é clara: usar o maior grupo de 1 0 0 1
q1 = CD q2 = CD
1’s, ao invés dos grupos que o compõem.
1 0 0 1
Verificar a solução parcial com os quartetos q1 e
q2 separadamente e com o octeto. 1 0 0 1
Comentar os resultados obtidos.
Figura 5.12 – Mapa K para o Exemplo 5.5.
EF 5.6 − Um processo de controle de nível de um tanque (Figura 5.13) apresenta uma variável VENTRADA, a qual
controla a vazão da válvula de entrada do mesmo, em função de 4 variáveis lógicas: sensores de nível alto (LH) e
de nível baixo (LL); sensores de temperatura alta (TH) e baixa (TC).
Figura 5.13 – Tanque de armazenamento de um fluido com os sensores de

temperatura e nível e o circuito de controle (FLOYD, 2007).

Com base no esquema da Figura 5.13 e nos requisitos do projeto, um engenheiro obteve a função lógica
VENTRADA, representada no mapa de Karnaugh da Figura 5.14.
LH
TH
VENTRADA
TC
Figura 5.14 – Mapa K relativo ao esquema Figura 5.15 – Circuito lógico: verificação com
da Figura 5.13 (FLOYD, 2007). o mapa K da Figura 5.14 (FLOYD, 2007).
a) Qual é a função lógica para VENTRADA?
b) O circuito da Figura 5.15 está de acordo com o mapa K do projeto? Justifique.
5.3 – Projeto de circuitos combinacionais
Nos estudos anteriores, discutimos as portas lógicas em combinações simples, de modo individual. Foram
apresentadas implementações de soma-de-produtos, uma das formas básicas da lógica combinacional (a outra é o
produto-das-somas).
Seja uma conexão de portas lógicas para produzir uma saída especificada em função de certas combinações
das variáveis de entrada. Tal conexão resulta em um circuito denominado circuito lógico combinacional (FLOYD,
2007). Na lógica combinacional, a saída do circuito apresenta um nível lógico dependente durante todo o tempo
da combinação dos níveis lógicos das entradas. É importante salientar que um circuito combinacional não possui
a característica de memória, portanto o seu sinal de saída depende apenas e exclusivamente dos valores atuais dos
sinais das entradas (TOCCI, WIDMER e MOSS, 2011). A partir deste item o veremos o projeto, funcionamento
e análise de defeito de diversos circuitos lógicos combinacionais.

5.3.1 – Circuito digital básico de automação residencial: sistema de segurança
Seja um projeto de um circuito digital para a automação de um sistema de segurança de uma casa − veja,
como exemplo, a Figura 5.16, com o uso de sensores magnéticos. Através deste circuito, devem ser monitoradas
3 portas, A, B e C. O sistema deve possuir duas saídas, acionadas nas situações:
- sinal de saída luminoso (AL): lâmpada (L) em nível alto quando pelo menos uma das portas estiver aberta e
- sinal de alarme sonoro (AS): acionado em nível alto quando pelo menos duas portas forem abertas.
Figura 5.16 – Sistema de segurança residencial com sensores magnéticos em portas e janelas.
Fonte: https://www.tudoforte.com.br/kit-de-alarmes/kit-alarme-sem-fio-ecp-essencial-8-sensores.
O projeto do circuito lógico para o sinal de alarme luminoso (AL) tem como base a Tabela 5.4. O sinal AL
possui nível lógico alto quando pelo menos uma das portas da casa está aberta,
Tabela 5.4 – Tabela-verdade – sinal de saída: alarme luminoso (AL).

A B C L AL
0 0 0 0 0
0 0 1 1 1
0 1 0 1 1
0 1 1 1 1
1 0 0 1 1
1 0 1 1 1
1 1 0 1 1
1 1 1 1 1

A função booleana resultante da Tabela 5.4 é dada por (5.6), que simplificada através do mapa K da Figura
5.17, resulta em (5.7).
AL = A B C + A B C + A B C + A B C + A B C + A B C + ABC (5.6)
q3
AB
C
1 1 1
1 1 1 1
q1
q2
Figura 5.17 – Mapa K para o sistema de alarme residencial – saída SL.
AL = A + B + C (5.7)
Para definir os estados lógicos do sinal de alarme sonoro AS, foi acrescentada uma coluna na Tabela 5.4,
resultando na Tabela 5.5. Este sinal possui nível lógico alto quando pelo menos duas portas da casa estão abertas –
ver linhas 4, 6, 7 e 8.
Tabela 5.5 – Tabela-verdade – sinal de saída: alarme sonoro (AS).

A B C L AL AS
0 0 0 0 0 0
0 0 1 1 1 0
0 1 0 1 1 0
0 1 1 1 1 1
1 0 0 1 1 0
1 0 1 1 1 1
1 1 0 1 1 1
1 1 1 1 1 1
A função booleana de AS é dada por (5.8), que simplificada através do mapa K da Figura 5.18, resulta na
equação (5.9).
AB
AB
C
1 1 1
1 1 1 1
Figura 5.18 – Mapa K para o sistema de alarme residencial – saída AS.
AS = A B C + A B C + A B C + ABC (5.8)
AS = AB + AC + BC (5.9)
A Figura 5.19 mostra o circuito lógico que contém as funções dadas em (5.7) e (5.9), o qual pode ser
montado facilmente em protoboard. Os diodos LED D1 e D2 são usados para indicar o nível alto das variáveis de
saída AL e AS.

A B C +5V
Pino 8 – 7432:
AL = A + B + C
VCC VCC
7408
7432
GND GND
R1
R1
D1
Pino 6 – 7432: D2
GND (Terra) AS = AB + AC + BC
Figura 5.19 – Circuito digital para a automação residencial: monitoramento das portas de uma casa.
5.3.2 – Circuito digital de controle de acesso a uma impressora
A Figura 5.20 apresenta uma conexão de quatro computadores de uma empresa X a uma impressora, através
de um circuito de controle digital (LOURENÇO, CRUZ, et al., 2007).
D
C Circuito de
B Controle
A
Digital
Adm
SA
Com
SB
EC
SC
CM
SD
Figura 5.20 – Esquema geral do circuito digital de controle de acesso a uma impressora.
O circuito lógico executa uma função lógica de acordo com as seguintes prioridades de acesso à impressora:
1ª - computador do setor administrativo (Adm);
2ª - computador do setor de compras (Com);
3ª - computador da engenharia clínica (EC);
4ª - computador da central de medicamentos (D).
As variáveis de entrada do circuito lógico, com nível lógico “1”, indicam solicitação de um setor à
impressora. Estas variáveis são, de acordo com a Figura 5.20:
A: computador do setor Adm;
B: computador do setor Com;
C: computador do setor EC e
D: computador do setor CM.
Operação do circuito
Para que qualquer um dos computadores desta empresa seja ligado à impressora, o seu sinal lógico deve
estar em nível lógico alto ou “1”. Por exemplo, para o computador do Setor Adm solicitando impressão, A = 1.

O circuito lógico combinacional estabelecido a partir da análise de demandas de impressão irá fornecer
quatro sinais de saída, SA a SD, que em nível alto (“1”) proporcionam o comando de acesso à impressora. Logo,
os comandos são:
- nível lógico “1” para computador solicitando impressão (A ou B ou C ou D) e
- nível lógico “1” para chave fechada (SA ou SB ou SC ou SD).
Pode-se construir uma tabela-verdade como a Tabela 5.6. A partir desta tabela obtém-se os circuitos lógicos
que executam as funções de acesso digital à impressora para cada setor da empresa. A 1ª linha contém uma
situação irrelevante: ABCD = 0000. Nesta combinação, é gerado um estado de saída onde todas as variáveis SA a
SD recebem o conteúdo X, que significa situação irrelevante (don’t care) ou que não importa. Esta situação será
estudada na sequência deste capítulo. Após simplificações pelo método algébrico ou gráfico – mapa K
(verifique!), obtêm-se as funções lógicas indicadas na Tabela 5.7.
Tabela 5.6 – Tabela-verdade do circuito da Figura 5.19.

A B C D SA SB SC SD
0 0 0 0 X X X X
0 0 0 1 0 0 0 1
0 0 1 0 0 0 1 0
0 0 1 1 0 0 1 0
0 1 0 0 0 1 0 0
0 1 0 1 0 1 0 0
0 1 1 0 0 1 0 0
0 1 1 1 0 1 0 0
1 0 0 0 1 0 0 0
1 0 0 1 1 0 0 0
1 0 1 0 1 0 0 0
1 0 1 1 1 0 0 0
1 1 0 0 1 0 0 0
1 1 0 1 1 0 0 0
1 1 1 0 1 0 0 0
1 1 1 1 1 0 0 0
Tabela 5.7 – Funções lógicas para as variáveis de saída da Tabela 5.6.
SA = A ̅B
SB = A ̅B
SC = A ̅C ̅B
SD = A ̅ C̅ D
5.3.3 – Circuito decodificador BCD para um display de 7 segmentos
5.3.1.1 – Display de 7 Segmentos
O display de 7 segmentos de LED tem o seu aspecto apresentado na Figura 5.21a e o seu aspecto real na Figura
5.21b. Cada traço apresentado neste dispositivo corresponde a um diodo LED que deve ser aceso/acionado. Veja na
Figura 5.21c os números de 0 a 9 e os possíveis símbolos que podem ser formados (alfanuméricos).
Para formar, por exemplo, o número 7 no display, deverão ser acionados em 5 V os segmentos a, b e c. Um
display deste tipo pode perder o seu uso funcional caso algum dos segmentos deixe de funcionar. Se o segmento
g for danificado, por exemplo, quais números não serão indicados?
Configuração anodo comum
A configuração anodo comum (Figura 5.22) apresenta todos os segmentos ou diodos com o seu terminal
de anodo ligados em comum, recebendo + 5 V. O resistor R é ligado em série com a fonte, para dimensionar a

corrente de cada LED. Para acionar cada segmento do display é necessário somente a conexão de seu terminal de
catodo ao terminal do terra (GND), como está demonstrado, por exemplo, para o segmento a.
anodo (A)
ou catodo (K)
A ou K
(a) (b)
(c)
Figura 5.21 – (a) e (b) Aspecto e pinagem do display de 7 segmentos. (c) Formação de números e símbolos.
+ 5V Cada segmento do display será

acionado com a conexão do seu
terminal de anodo à fonte de + 5V.
+ 5V
R
Anodo comum
a b ... g
a b ... g
Catodo comum
R
Cada segmento do display será
GND acionado com a conexão do seu
terminal de catodo ao Terra (gnd) GND
Figura 5.22 – Configuração ANODO COMUM Figura 5.23 – Display de 7 segmentos,

de um display de sete segmentos. na configuração CATODO COMUM.
Configuração catodo comum
Nesta configuração, Figura 5.23, os diodos LED do display de 7 segmentos têm os seus catodos
interconectados. Cada LED é acionado com um sinal de + 5 V em seu terminal de anodo. O terminal de catodo
de cada segmento é conectado ao terra (GND) via resistor R de limitação de corrente. O segmento a do display
da Figura 5.18 é acionado com a conexão do seu terminal de anodo à fonte de + 5 V.
Circuito de acionamento de um display de 7 segmentos
A Figura 5.24 mostra o diagrama para a decodificação do código BCD (4 bits) para o acionamento dos
segmentos a até g de um display de 7 segmentos. Destaca-se nesta figura a formação do número 4 em decimal,
que em BCD é 0100 (veja o acionamento das chaves S1 a S4). O bloco decodificador geralmente é um circuito

integrado (CI), mas pode ser montado com componentes discretos, em simulação ou em protoboard (não
recomendado, pois o circuito fica muito grande!).
7-segment
Decoder block display
Demultiplexer S1 a
A b
8
S2 c
B
4 BCD
BCD/8421
to
d
Input S3
C 7-segment e
(0100) 2 decoder
S4 f
D
1
g
220 
0V
Figura 5.24 – Decodificador BCD para display de 7 segmentos.

Fonte: https://www.electronics-tutorials.ws/combination/comb_6.html
A tabela-verdade para números binários de 4 bits é apresentada na Tabela 5.8. O código BCD representa
os números decimais de 0 a 9 em 4 bits. Do número 10 ao 15 este código não é válido.
Tabela 5.8 – Tabela-verdade: DECIMAL para BCD (8421).
Fonte: https://www.electronics-tutorials.ws/combination/comb_6.html.
Na Tabela 5.9 veem-se os estados lógicos para os segmentos do display (a até g) em função dos estados
das variáveis de entrada do decodificador BCD para display de 7 segmentos. A última coluna mostra o aspecto
do número apresentado para um display (0 a 9). O número 210, na terceira linha desta tabela, em binário 00102, é
visualizado no display com os segmentos a, b, d, e, e g acionados.

Tabela 5.9 – Tabela-verdade para o display de 7 segmentos.
Fonte: https://www.electronics-tutorials.ws/combination/comb_6.html
Para efeito de ilustração, são apresentadas seguir as expressões para os diodos LED display dos segmentos
a e b, simplificadas através do mapa de Karnaugh.
Segmento a:
̅B
𝐚=A ̅ C̅ D ̅B
̅+A ̅CD ̅B
̅+A ̅CD+A ̅ B C̅ D
̅BCD
+A ̅BCD+AB
̅+A ̅ C̅ D
̅ +A̅B̅ C̅ D
̅C +A
Expressão simplificada: 𝐚 = A ̅BD+A
̅B ̅ C̅.
̅D+AB
Segmento b:
̅B
𝐛=A ̅ C̅ D
̅+A ̅B
̅ C̅ D + A
̅B̅CD
̅+ A ̅B
̅CD
+A̅ B C̅ D ̅BCD+AB
̅+ A ̅ C̅ D
̅+AB ̅ C̅ D
̅B
Expressão simplificada: 𝐛 = A ̅ C̅ + A
̅ +B ̅ C̅ D ̅CD
̅+A
Circuito Integrado para acionamento de A BCD
um display de 7 segmentos
O circuito lógico para o acionamento do segmento a

do display de 7 segmentos, por exemplo, é apresentado na
a
Figura 5.25, com base na simplificação obtida pelo mapa K.
Os descodificadores comerciais disponíveis são o 7447 (para
display em anodo comum) e 7448 (para display em catodo
comum), que utilizam a tecnologia TTL. A Figura 5.26
Figura 5.25 – Circuito lógico – acionamento
mostra o diagrama lógico do circuito integrado 7447. do segmento a do display de 7 segmentos.

Figura 5.26 – Diagrama lógico do CI 7447. Fonte: http://www.applelogic.org/files/74LS47.pdf.
Outro decodificador BCD 8421 é o CI CD4511, para displays catodo comum. Este CI utiliza a tecnologia CMOS
(Complementary Metal-Oxide-Semiconductor). Um esquema básico de seu uso no acionamento de um display de 7
segmentos é visto na Figura 5.27 (DIAGO, MOREIRA e HORTA, 2011).
Figura 5.27 – CI 4511 acionando um display de sete segmentos cátodo comum.

Exemplo 5.8
Este exemplo mostra o acionamento de um display de 7 segmentos através do circuito integrado CD4511,
decodificador BCD-8421 para 7 segmentos. O esquema o acionamento é apresentado na Figura 5.28, onde os
sinais do código BCD são obtidos através da porta paralela de um PC.
Catodo comum
7 resistores
150 
DECODIFICADOR
DB 25
4511
0V
0V
+ 5V
Figura 5.28 – Decodificador BCD para display de 7 segmentos.

Fonte: http://www.rogercom.com/pparalela/ControleDisplay.htm.
EF 5.7 − Encontrar as expressões booleanas para os segmentos b, c, d, e, f e g do display de sete segmentos da

Figura 5.29 e considerando a Tabela 5.9.
Figura 5.29 – Display de sete segmentos: ligações internas e pinos3.
3
Fonte: http://eletronicaparaartistas.com.br/experimento-35-extra-usando-displays-de-7-segmentos/

EF 5.8 − Tendo como base a Figura 5.30, projetar um circuito lógico capaz de escrever no display de 7 segmentos
via CI 7447 o número: 5, se somente a chave S3 for acionada; 7, se somente S1 for acionada; 6, caso S1 e S2 forem
simultaneamente acionadas e 8, caso todas forem acionadas. Em todos os outros casos: deverá ser mostrado o
número 0 (zero).
S1 S1 A A CI 7447
CI 7447
S2 Circuito B B
S2 Circuito
Circuito
C Decodificador/driver
Decodificador/driver
S3 S3 Lógico C
Lógico
Lógico BCD
BCD para
paradisplay
de de
display
D D para
BCD
BCD paradisplay
display
de7 7segmentos
de7 7segmentossegmentos
segmentos
Figura 5.30 – Esquema do circuito de acionamento de um display de 7 segmentos para o EF 5.8.
A Tabela 5.10 mostra os estados das saídas A, B, C e D do circuito lógico, aplicadas ao decodificador BCD
para 7 segmentos. Desenhar o circuito lógico resultante, onde as variáveis de entrada são S1, S2 e S3 e as de saída
são A, B, C e D. Tomar como ponto de partida a função lógica obtida para o bit mais significativo do código
BCD, a variável lógica A, que, de acordo com esta tabela, pode ser escrita como A = S1.S2.S3.
Tabela 5.10 – Tabela-verdade do circuito da Figura 5.30.

Entradas Saídas do circuito lógico (código BCD) Número
S1 S2 S3 A B C D Decimal
0 0 0
0 0 1 0 1 0 1 5
0 1 0
0 1 1
1 0 0 0 1 1 1 7
1 0 1
1 1 0 0 1 1 0 6
1 1 1 1 0 0 0 8
5.3.4 – Circuito comparador digital de 1 bit
A função básica de um comparador digital é comparar as magnitudes de dois números binários

para determinar a relação comparativa entre eles. Para este circuito são necessários dois sinais de entrada,
A e B e três de saída, S1, S2, e S3, como mostra a Figura 5.31. O bloco “comparador digital” irá conter o
circuito lógico resultante da comparação entre as variáveis A e B.
A S1
COMPARADOR S2
DIGITAL
B S3
Figura 5.31 – Diagrama de blocos de um circuito comparador digital.
Para sinais de 1 bit apenas, a Tabela 5.11 mostra os resultados possíveis das entre os dois números
A e B, resultando nos sinais de saída S1, S2 e S3, em (5.10). De acordo com esta tabela-verdade, são
obtidas as seguintes funções lógicas:

Tabela 5.11 – Tabela-verdade para o circuito comparador de 1 bit.
S1 S2 S3
A B
A>B A=B A<B
0 0 0 1 0
0 1 0 0 1
1 0 1 0 0
1 1 0 1 0
S1 = 1, se A > B
S2 = 1, se A = B (5.10)
S3 = 1, se A < B
Circuito comparador digital de dois sinais de 1 bit.
Na Figura 5.32 é apresentado o circuito digital deste comparador, em conformidade com as equações em
(5.10). A Figura 5.33 mostra o aspecto da montagem deste circuito em um protoboard. São utilizados diodos LED
para verificação dos estados lógicos dos sinais de saída e chaves para se alterar os estados lógicos de entrada, de
acordo com a Tabela 5.11.
Figura 5.32 – Circuito comparador digital de dois sinais de um bit.
Figura 5.33 – Circuito comparador digital de dois sinais de um bit – montagem em protoboard.
Fonte: http://www.futureworkss.com/tecnologicos/electronica/software/SimuladorDigital_095.zip

5.4 – Diagramação do mapa K com condições irrelevantes
Alguns circuitos lógicos apresentam situações de saída irrelevantes ou que nunca irão ocorrer
para determinadas condições de entrada. Estas situações de saída são denominadas também don’t
care. A saída, nestas situações pode apresentar um nível ALTO ou BAIXO (TOCCI, WIDMER e
MOSS, 2011). A tabela-verdade da Figura 5.34a ilustra este caso. Para as condições A, B, C = 0, 1,
1 e A, B, C = 1, 0, 0 a saída z recebe o conteúdo x, representando uma condição de irrelevância ou
don’t-care.
Na simplificação da função booleana nestas situações pode-se então escolher a saída x como 0 ou
1, a fim de simplificar o circuito o máximo possível. Voltando à tabela-verdade da Figura 5.34a, o seu
mapa K é apresentado na Figura 5.34b, onde um x é inserido nos quadrados A ̅BC e AB̅C̅. A solução
utilizando os algoritmos do mapa K é alterar o x no quadrado AB ̅C̅ para 1 e o x no quadrado A̅BC
para 0, pois essa estratégia produz um quarteto que permite encontrar z = A (Figura 5.34c).
(a) (b) (c)

Figura 5.34 – Condições de irrelevância (x) devem ser alteradas para 0 ou 1, gerando agrupamentos
no mapa K que produzam a expressão mais simples (TOCCI, WIDMER e MOSS, 2011).
Exemplo 5.9 (IDOETA e CAPUANO, 2008)
A Tabela 5.12 apresenta as possibilidades de saída de um circuito lógico com três variáveis de entrada A,
B e C. Qual é a expressão de saída simplificada?
Tabela 5.12 – Tabela-verdade com situações

don’t care (IDOETA e CAPUANO, 2008).
A B C S
0 0 0 1
0 0 1 X
0 1 0 0
0 1 1 1
1 0 0 X
1 0 1 1
1 1 0 X
1 1 1 X
A Figura 5.35a mostra o mapa K correspondente à Tabela 5.11. Somente o último x do mapa K (célula AB)
é considerado com nível lógico 0. Os outros x são considerados com nível lógico 1. A função S simplificada é
obtida pelos dois grupamentos obtidos na Figura 5.35b:

̅+C
S= B
(a) (b)
Figura 5.35 – (a) Mapa K correspondente à Tabela 5.11. (b) Menor número de grupamentos obtidos.
Exemplo 5.10 − A Figura 5.36a mostra o esquema de um sistema de elevador, com os componentes
mecânicos e elétricos. Neste exemplo será construído um circuito lógico para o controle da porta de um elevador.
Este circuito lógico terá a função de controlar o acionamento da porta de um elevador em um prédio de 3
andares. O circuito tem 4 variáveis de entrada e uma de saída, representadas na tabela-verdade da Figura 5.36b.
(a) (b)
Figura 5.36 – (a) Esquema de um elevador. Fonte: https://www.grambell.com.br/modernizacao/.
(b) Diagrama de bloco do circuito do elevador e tabela-verdade, para o Exemplo 5.10.
Estas variáveis são:
M, que indica quando o elevador está se movendo (M = 1) e quando está parado (M = 0);
F1, F2 e F3: indicadoras de andar, apresentando nível alto apenas quando o elevador está no respectivo
andar. Caso mais de uma entrada esteja em nível alto, a saída ABRIR é irrelevante (don’t care);
ABRIR (saída): nível lógico 1, usada para um comando para abrir a porta do elevador.

Análise:
- O elevador não pode estar em mais de um andar ao mesmo tempo. Assim, a variável ABRIR recebe nível
lógico 1 somente quando o elevador está parado (M = 0) e com uma das entradas relativas aos andares em nível
ALTO em um dado momento (ver novamente a tabela-verdade, acima).
- Todos os casos desta tabela em que mais de uma entrada (F1, F2 ou F3) ocorre em nível 1 são considerados
condições de irrelevância. A variável ABRIR recebe o conteúdo X, para 8 (oito) linhas desta tabela-verdade.
- Para que M = 1 (elevador se move), ABRIR recebe obrigatoriamente o nível lógico 0 (zero) - a porta do
elevador não pode abrir nesse caso.
- Temos também na tabela-verdade ABRIR = 0 com M = 0 e F1 = F2 = F3 = 0 – 1ª linha, elevador parado e
não alinhado com qualquer andar. Assim a porta deve se manter fechada.
A Figura 5.37a apresenta o mapa de Karnaugh para este sistema, preenchido com os estados lógicos 1, 0 e
X (irrelevante).
(a)
(b)
Figura 5.37 – (a) Mapa K correspondente à tabela-verdade da Figura 5.36b. (b) Mapa K com preenchimento
adequado das condições de irrelevância (TOCCI, WIDMER e MOSS, 2011).
Observando esse mapa, na Figura 5.37a, encontramos três 1s e oito condições de irrelevância. Podemos
obter quatro quadras se alterarmos 4 células de irrelevância para o conteúdo lógico 1, como mostra a Figura 5.37b.
Às quatro células com X da metade do mapa K para baixo – linhas MF1 e MF1 ̅̅̅ – foram atribuídas o conteúdo
lógico 0. Assim, obtém-se três quadras ou quartetos contendo 1s e a expressão para a saída ABRIR simplificada
– esta é a melhor solução, em (5.11).
̅ (F1 + F2 + F3 )
ABRIR = M (5.11)
A variável de saída do circuito lógico, ABRIR, apresenta nível lógico 1 quando:

- o elevador estiver devidamente parado (M = 0), e
- alinhado com o sensor do seu respectivo andar – quando F1 ou F2 ou F3 contém nível lógico 1.

5.5 – Circuitos Multiplexadores e Demultiplexadores
5.5.1 – Multiplexadores
Os multiplexadores ou MUX são circuitos que permitem selecionar um dos diversos sinais de entrada,
transferindo-o para a saída, conforme um sinal (“senha”) de seleção ou endereço (veja a Figura 5.38).
I0
Canais de I1
informação Y
de entrada I2 MUX
... Saída da informação
In multiplexada
...
Entradas de seleção Definem qual canal
S0 a Sm de entrada será
(endereçamento) conectado à saída
Figura 5.38 – Esquema básico de um multiplexador.
Aplicações dos multiplexadores
Dentre as diversas aplicações dos multiplicadores, podem ser citadas:

- seleção de informações digitais para um determinado circuito;
- seleção de informações digitais para serem transmitidas a um outro sistema digital;
- serialização de informações de vários bits simultaneamente;
- implementação de expressões booleanas.
Número de entradas do MUX
O número de entradas de um MUX como o da Figura 5.39 é encontrado em função das variáveis de seleção,
através de (5.12), onde: n = variáveis de entrada e m = variáveis de seleção.
n = 2m (5.12)
I0
I1
I2
MUX Y
I3
…
In
S1 S2 … Sm
Figura 5.39 – Esquema básico de um multiplexador com n entradas e m variáveis de seleção ou controle.
Para um MUX de 4 variáveis de entrada, n = 4. Então, utilizando (5.12), teremos n = 4, igual a 2 2. Logo, 4
= 2 = 2m e m = 2. Teremos 2 variáveis de seleção.
2

Exemplo 5.11 − Seja um circuito MUX com duas variáveis de seleção, A e B (m = 2). É possível então
selecionar uma dentre as 4 variáveis de entrada do circuito. Estas variáveis assumem 4 combinaçõe: 00, 01, 10 e
11, de acordo com a sua tabela-verdade. Se aumentamos para 3 o número de variáveis de entrada, A, B e C, então
podemos selecionar uma dentre 8 variáveis de entrada, através das combinações 000, 001, 010, 011, 100, 101,
110 e 111.
Exemplo 5.12 − Existem CIs dedicados à função de multiplexação. O circuito integrado MUX 74HC157,
com quatro seletores/multiplexadores de dados de 2 entradas é apresentado na Figura 5.40 (FLOYD, 2007).
Figura 5.40 – Aspecto e pinagem do CI 74HC157: 4 seletores/MUX de dados de 2 entradas (FLOYD, 2007).
5.5.1.1 – Multiplexadores de 2 canais (entradas) – MUX 2  1
A Figura 5.41 apresenta o esquema do multiplexador de 2 canais (entradas), que é a célula básica de um
multiplexador de n canais. O sinal de saída S, do seu circuito lógico, é obtido também de sua tabela-verdade − ver
a tabela de 2 colunas e a tabela expandida, de 4 colunas, nesta figura. Quando o sinal de seleção (A) é 0, a saída
S recebe o conteúdo lógico de I0; quando é 1, recebe o conteúdo lógico de I1.
Multiplex 2 x 1 A I0 I1 S
0 0 0 0
A S 0 0 1 0
Io
S 0 I0 0 1 0 1
1 I1 0 1 1 1
I1
1 0 0 0
A 1 0 1 1
1 1 0 0
1 1 1 1
Mapa de
Karnaugh
__
S = A.I0 + A.I1
Figura 5.41 – MUX 2  1 – Esquema, tabela-verdade e função lógica.
A Figura 5.41 mostra também o mapa K do MUX 2  1, com base nas linhas da sua tabela expandida.
Existem 4 células deste mapa com o conteúdo 1 e 4 com o conteúdo 0. Estão destacadas duas duplas, e obtém-se
facilmente a simplificação da sua expressão booleana, que é a equação (5.13).
̅.I0 + A.I1
S=A (5.13)

A análise da tabela expandida pode parecer confusa nas linhas 1 e 4, com A = 0, onde os conteúdos de I0 e
I1 são os mesmos (I0 = I1 = 0). Mas esta dúvida se dissipa facilmente, pois a operação do MUX 2  1, realizada
por (5.13), é clara: para A = 0 é transmitida à saída S somente o conteúdo da variável de entrada I0. Esta mesma
situação se repete nas 5 e 8, com A = 1 e com I0 e I1 possuindo conteúdos iguais. Nestas linhas, A = 1 e o conteúdo
transmitido à saída é o da variável I1.
5.5.1.2 – Multiplexadores de 4 e de 8 canais de entrada
Circuito MUX 4  1
O circuito MUX 4  1 possui quatro variáveis de entrada, I0, I1, I2 e I3 e duas variáveis de controle ou de
seleção, A e B, como mostra a Figura 5.42.
I0
I1 MUX S
I2 41
I3
A B
Figura 5.42 – MUX 4  1 – Esquema básico.
O MUX 4  1 é descrito em mais detalhes na Figura 5.43. Na Figura 5.43a é apresentada a tabela-verdade
de suas variáveis de seleção, A e B. A terceira variável desta tabela é a variável de saída do multiplexador, dada
por S. Na Figura 5.43b é visto o circuito interno do bloco 4  1, no qual se comprova a sua equação booleana.
(b)
(a)
Equação booleana resultante
Figura 5.43 – (a) Circuito MUX 4  1 – esquema básico e tabela-verdade. (b) Circuito
interno do bloco 4  1 e equação booleana resultante de saída (S).
Por exemplo, para a 1ª linha da tabela-verdade, com A = B = 0, a saída S recebe somente o conteúdo lógico
da entrada I0. Assim, obtém-se
̅B
S=A ̅ BI1 + AB
̅I0 + A ̅I2 + ABI3
= 0̅ 0̅I0 + 0̅0I1 + 00̅I2 + 00I3 = I0 .

Exemplo 5.13 − Verifique os estados da variável Y do circuito MUX 4  1 da Figura 5.44a através das formas
de onda de saída, na Figura 5.44b.
a) Qual é a expressão lógica da função booleana Y?

b) Qual é a tabe-la-verdade deste circuito?
(a) (b)
Figura 5.44 – (a) Circuito MUX 4  1 – esquema básico e tabela-verdade. (b) Formas de onda.
a) A expressão booleana de Y é obtida facilmente pela análise do circuito da Figura 5.44a. Ela é escrita como uma
soma de produtos, como (5.14).
Y = D0 . ̅̅̅
S0 . S̅1 + D1 . S0 . S̅1 + D2 . S̅̅̅0 . S1 + D3 . S0 . S1 (5.14)
b) A tabela-verdade deste circuito é mostrada pela Tabela 5.13. Saída Y  entrada selecionada (D0 a D3).
Tabela 5.13 – Tabela-verdade – circuito MUX 4  1 da Figura 5.43a.

S0 S1 Y
0 0 D0
0 1 D1
1 0 D2
1 1 D3
Circuito MUX 8  1
O circuito MUX de 8 canais de entrada é apresentado na Figura 5.45a, onde temos 3 variáveis de seleção,
A, B e C.
Número de entradas = 8 → 23 = 2m
m = 3 → 3 variáveis de seleção
A sua tabela-verdade, na Figura 5.45b, apresenta, em sua primeira linha, a variável de saída S recebendo o
conteúdo lógico de E0, quando tivermos a entrada A = B = C = 0. A expressão de saída deste MUX é vista
parcialmente por (5.15), obtida de sua tabela-verdade.
̅B
S=A ̅ C̅ E0 + A
̅B ̅ B C̅ E2 + ⋯ + A B C E7
̅ C E1 + A (5.15)

Nota: E0 a E7 – variáveis de
entrada do MUX 8  1.
(a) (b)
Figura 5.45 – Esquema em diagrama de bloco do MUX 8  1. (b) Tabela-verdade.
5.5.2 – Associação de Multiplexadores − O MUX de 16 canais
Os multiplexadores podem ser encontrados prontos em CIs comerciais, mas o número de entradas
disponíveis é limitado. Para um MUX com maior número de canais de entrada, basta projetar a associação
conveniente de vários MUX de forma a ampliar o número de canais de entrada ou o número de canais de saída.
5.5.2.1 – Associação em paralelo de MUX
Este tipo de associação é utilizado quando se necessita selecionar informações digitais de vários bits
simultaneamente. Para isto, vasta utilizar um MUX com um número de canais de entrada igual ao número de
informações a serem multiplexadas, sendo o número de MUX igual ao número de bits destas informações.
Exemplo 5.14 − Associação em paralelo de 3 blocos de MUX 4  1.
A Figura 5.46 mostra esta topologia, onde são possíveis 12 entradas E11
(4 para cada bloco), para a obtenção de uma informação de saída com 3 E21
E31 S1
bits. A sua tabela-verdade é descrita abaixo (Tabela 5.14), para o MUX 1
E41
(primeiro bloco) – . O segundo e o terceiro blocos apresentam uma tabela-
verdade similar a esta.
E12
Tabela 5.14 – Tabela-verdade para o MUX 1 da Figura 5.46. E22
E11 E21 E31 E41
S2
A B S1 E32
E42
X 0 0 E11
X 0 1 E21
X 1 0 E31 E13
E23
X 1 1 E41 S3
E33
E43
As variáveis de controle ou endereço, A e B, são comuns aos 3
blocos, utilizadas para a seleção dos bits de entrada para as respectivas
saídas: A B
Saída S1: recebe um dos bits das entradas E11 a E41; Figura 5.46 – Associação em
Saída S2: recebe um dos bits das entradas E12 a E42; paralelo de MUX 4  1.
Saída S3: recebe um dos bits das entradas E13 a E43.
Operação do circuito:
Para AB = 01, qual é a informação que é disponível nos MUX 1, 2 e 3?

Resposta: este endereço, comum aos 3 blocos, está na 2ª linha da tabela-verdade de cada um. Assim, a
segunda entrada de cada MUX 4  1 será transmitida à sua respectiva saída: S1 = E21, S2 = E22 e S3 = E23. S =
S1S2S3: informação de 3 bits. Para AB = 01, E21 = 1, E22 = 0 e E23 = 1, S = 101.
5.5.2.2 – Associação em série de MUX
Esta associação é uma ampliação da capacidade dos canais de entrada. Consiste em uma variação da
associação paralela pois, para ampliar a capacidade de canais de entrada, basta multiplexar os circuitos MUX de
entrada através de um MUX de saída. A Figura 5.47 mostra a formação de um MUX 4  1 a partir de 3 blocos
MUX 2  1.
MUX 1
D0
MUX Y0 B Y0
1 0 D0
D1 1 D1
MUX 2
B MUX Y B Y1
3 0 D2
D2 1 D3
MUX
MUX 3
2 Y1
D3 A Y
0 Y0
1 Y1
B A
Figura 5.47 – Esquema de um MUX 4  1 a partir de 3 blocos MUX 2  1.
Exemplo 5.15 − MUX 16  1 a partir da associação em série de 4 blocos de MUX 4  1 (Figura 5.48).
a) Qual é o bit menos significativo do endereço X1X2X3X4?

O endereço X1X2X3X4 varia de 0000 a 1111. O bit menos significativo é o X4.
E1
S1
E2
MUX1
E3
E4
E5
E6
S2
MUX2
E7
E8
MUX5 S5
E9
E10
S3
MUX3
E11
E12
E13
E14 S4
E15 MUX4
E16
X1 X2 X3 X4
Figura 5.48 – Esquema de um MUX 16  1 a partir de 4 blocos MUX 4  1.

b) Qual é o endereço de 4 bits em X1X2X3X4 para que o sinal E7 seja transmitido à saída S5?
A base para encontrar este endereço é um MUX 4  1 e a tabela-verdade das suas variáveis de seleção
(Figura 5.49). No MUX 16  1 da Figura 5.48 o sinal E7 é o terceiro do MUX2. A sua saída é o sinal S2, que
receberá o sinal E7 com X1X2 = 10, de acordo com a tabela-verdade abaixo (3ª linha, AB = 10). O sinal S2 será
visualizado no MUX5 com X1X2 = 01, pois é a sua segunda variável de entrada. Logo, X1X2X3X4 deve ser 1001.
A B S
0 0 E1
0 1 E2
1 0 E3
1 1 E4
Figura 5.49.
EF 5.9 – A Figura 5.50 mostra um esquema como opção de projeto de um MUX 2  1, com o uso de portas
NAND de 2 entradas (CI 7400). Completar as ligações pendentes neste esquema.
Figura 5.50 – MUX 2  1, utilizando somente portas NAND universais de 2 entradas (CI 7400).
EF 5.10 – Considerando o MUX 16  1 da Figura 5.48, responda:
a) Qual é o endereço de 4 bits em X1X2X3X4 para que o sinal E12 seja transmitido à saída S5?
b) Se as entradas X3 e X4 forem ligadas permanentemente em nível alto (+ 5V), o que ocorre com o funcionamento
deste multiplexador?

c) Se as entradas X1 e X2 forem ligadas permanentemente em nível baixo (0 V), quais das 16 entradas serão
transmitidas à saída S5?
EF 5.11 – Seja o MUX 16  1 (Figura 5.51), construído a partir da associação de 3 blocos de MUX 8  1.
D0 MUX 1 B C D Y0
D1
0 0 0 D0
D2
D3 MUX Y0 0 0 1 D1
D4 1 0 1 0 D2
D5 0 1 1 D3
D6
1 0 0 D4
D7
MUX 1 0 1 D5
3 Y 1 1 0 D6
MUX 3
1 1 1 D7 A Y
D8 0 Y0
D9 MUX 2 B C D Y1
D10 1 Y1
0 0 0 D8
D11 MUX Y1
0 0 1 D9
D12 2
D13 0 1 0 D10
D14 0 1 1 D11
D15 1 0 0 D12
1 0 1 D13
1 1 0 D14
1 1 1 D15
B C D A
Figura 5.51 – MUX 16  1 a partir de blocos de MUX 8  1.
a) Explicar a operação deste multiplexador.
b) Qual é o endereço em ABCD para que a entrada D4 seja transmitida à saída Y? Justifique.

5.5.3 – Demultiplexadores
Introdução
O circuito demultiplexador ou DEMUX é um circuito digital que recebe uma fonte de dados e a distribui
seletivamente para um dos N canais de saída, como mostra a Figura 5.52. Em outras palavras, através da(s)
entrada(s) de seleção, é direcionada a uma de suas saídas a informação contida em uma única entrada
(LOURENÇO, CRUZ, et al., 2007).
I0
I1
Entrada de I2 Canais de
informação I3 saída de
(multiplexada) ... informação
DEMUX
IN-1
Entrada (s) de seleção

Figura 5.52 – Circuito genérico de um demultiplexador.
As Figuras 5.53 e 5.54 mostram a aplicação de circuitos MUX e DEMUX em sistemas de transmissão e
recepção de dados, como, por exemplo, uma rede de computadores (conexão à internet). A aplicação do MUX se
verifica na disponibilidade, muitas vezes, de apenas um canal de comunicação para a transmissão de informações
de fontes diferentes. O DEMUX realiza então a recepção de várias informações em intervalos de tempo diferentes
através de um único canal de comunicação e as envia diferentes sistemas digitais.
Signal 1 Signal 1
Transmission
Signal 2 Signal 2
Channel
. MUX DEMUX .
. .
. .
Signal n Signal n
Figura 5.53 – Sistema genérico de transmissão de dados de n canais.

Figura 3.
Fiber Fiber
optical optical
MUX DEMUX
Sinais transmitidos Sinais recebidos

Figura 5.54 – Sistema de transmissão de dados de uma rede de computadores.

Exemplo 5.16 (FLOYD, 2007) − As funções de multiplexação e de demultiplexação são usadas na
transmissão de dados ao longo de uma linha de transmissão para locais distantes e daí redistribuídos para os
destinatários/usuários (sistemas de TV por assinatura, por exemplo). A Figura 5.55 ilustra esse tipo de aplicação
em que dados digitais a partir de três fontes são envidados ao longo de uma única linha para três destinatários em
um outro local.
Figura 5.55 – Transmissão de dados: ilustração de uma aplicação básica de multiplexação/demultiplexação (FLOYD, 2007).
Exemplo 5.17 (FLOYD, 2007) − A Figura 5.56 mostra o esquema para a simulação de um sistema de
transmissão de dados, com a saída de um MUX 4  1 conectada a um DEMUX 1  8. Foi utilizado o software
Multisim. Dados de entrada: D1 a D4. Dados de saída: S1 a S4.
Figura 5.56 – Transmissão de dados com MUX e DEMUX – esquema para simulação com o Multisim.
5.5.3.1 – Operação do demultiplexador
A Figura 5.57 mostra o menor DEMUX, de apenas 2 canais de saída, que pode ser montado com
dispositivos lógicos simples: 2 portas AND e uma inversora (NOT). Os dados na entrada E são transmitidos a
uma das saídas (D0 ou D1) através de um bit da variável de seleção ou controle (A).
Um DEMUX de dois canais ou saídas (n = 2) precisa de apenas uma variável de seleção (m = 1), pela regra
m
n = 2 . Pela análise da tabela-verdade na Figura 5.57, o conteúdo da entrada (E) vai para a saída D0 quando a
variável A = 0 e vai para a saída D1 quando A = 1. Logo, as saídas deste DEMUX são vistas em (5.16) e (5.17).

n = 2m → Para 2 canais, n = 2 1 = 2m
DEMUX 1  2
E – Entrada;
D0
A – Variável de seleção;
E Dn − Saídas
D1 −
A D0 D1 D0 = A.E
0 E 0
A 1 0 E D1 = A.E
Figura 5.57 – Esquema e tabela-verdade de um DEMUX 1  2.
̅ .E
𝐷0 = A (5.16)
𝐷0 = A . E (5.17)
DEMUX 1  4
Este DEMUX apresenta 2 canais de entrada, A e B, como mostra a Figura 5.58. As suas variáveis de saída
são D0, D1, D2 e D3. Para a transmissão da entrada E à saída D0, basta que AB seja igual a 00 (primeira linha da
tabela-verdade deste DEMUX).
Circuito Lógico (bloco)
D0
D0
D1
E D1
D2
D3 E
D2
A B D3
A B D0 D1 D2 D3 A B
0 0 E 0 0 0
0 1 0 E 0 0 D0 = A  B  E D2 = E  A  B
1 0 0 0 E 0
1 1 0 0 0 E D1 = A  B  E D3 = E  A  B
Figura 5.58 – Esquema e tabela-verdade de um DEMUX 1  4.
Exemplo 5.18 (FLOYD, 2007) − Seja o circuito DEMUX 1  4, Figura 5.59a. Verificar para qual terminal
de saída será encaminhado o sinal de entrada, de acordo com os sinais de controle: S0S1 = 01 e S0S1 = 11.
Solução: os terminais de saída deste DEMUX possuem as seguintes funções lógicas:

___ ___
D0 = E S0 S1 (5.18)
___
D1 = E S0 S1 (5.19)
___
D2 = E S0 S1 (5.20)
D3 = E S0 S1 (5.21)

(a) (b)
Figura 5.59 – (a) Circuito DEMUX 4  1 – esquema básico e tabela-verdade. (b) Formas de onda.
Para S0S1 = 01, o sinal E estará no terminal D2 = E. S̅̅̅0 . S1 = E. 0̅. 1 = E. Esta situação é visível na Figura
5.59b, no intervalo em que S0 = 0 e S1 = 1. Nota-se neste intervalo que somente a variável D2 está em nível alto.
A análise é similar para S0S1 = 11, o que possibilita somente o terminal de saída D3 = E. S0 . S1 a receber o
conteúdo da entrada E. A forma de onda do sinal D3 apresenta nivel alto em 2 intervalos, onde S0 e S1 têm nível
alto (Figura 5.59b).
EF 5.12 – A Figura 5.60 apresenta um esquema de um DEMUX 1  8, com o uso de 3 variáveis de controle.
Verificar a sua tabela-verdade para responder às seguintes questões:
Figura 5.60 – Esquema do DEMUX 1  8 (TOCCI, WIDMER e MOSS, 2011).

Tabela 5.15 – Tabela-verdade para o DEMUX 1  8 (TOCCI, WIDMER e MOSS, 2011).
a) Qual é o endereço (senha) para a entrada I ser transmitida à saída O3?

b) Se as entradas S2, S1 e S0 forem aterradas (nível lógico 0), o que ocorre com a operação do DEMUX? E se
tivermos de modo permanente S2S1S0 = 111?
EF 5.13 – Através da associação em série de blocos DEMUX é possível ampliar o seu número de saídas, como se
observa na Figura 5.61 – formação de um DEMUX 1  4, com o uso de blocos DEMUX 1  2.
a) Explicar o funcionamento deste DEMUX.
b) Para o endereço AB = 11, o que ocorre com este DEMUX?
Figura 5.61 – DEMUX 1  4 com a associação série de 3 DEMUX 1  2.
EF 5.14 – Para um demultiplexador de 4 canais como o da Figura 5.61, desenhar na Figura 5.62 as formas de onda
de dos sinais de saída D0, D1, D2 e D3, considerando as formas de onda dos sinais E (entrada de dados) e de
controle, S0 e S1.
E
S0
S1
D0
D1
D2
D3
Figura 5.62.

EF 5.15 – No DEMUX 1  16 da Figura 5.63, a primeira parte de seu endereço ou variável de seleção é A,
enquanto BCD compõe a segunda parte. A Tabela 5.16 contém a tabela-verdade de cada bloco 1  8 (circuito
lógico na Figura 5.62). Para A = 0 é selecionado o DEMUX 2 e para A = 1, o DEMUX 3.
Com o endereço 0000, para qual saída da associação se dirige a informação E? E para 1010?
Sistema DEMUX 1 x 16
4 variáveis de seleção
B C D Bloco 1 x 8
Figura 5.63 – (a) DEMUX 1  8 a partir da associação de 3 DEMUX 1  4.
Tabela 5.16 – Tabela-verdade do bloco DEMUX 1 x 8.

Endereço S0 S1 S2 S3 S4 S5 S6 S7
000 E 0 0 0 0 0 0 0
001 0 E 0 0 0 0 0 0
010 0 0 E 0 0 0 0 0
011 0 0 0 E 0 0 0 0
100 0 0 0 0 E 0 0 0
101 0 0 0 0 0 E 0 0
110 0 0 0 0 0 0 E 0
111 0 0 0 0 0 0 0 E

ASSUNTOS: Mapa de Karnaugh e circuitos combinacionais
5.1 – Efetuar a simplificação das seguintes expressões, utilizando o mapa de Karnaugh. Em seguida desenhar o
circuito lógico simplificado para S.
__ __ __ __ __ __ __ __ __ __ __ __ __ __ __ __ __
a) S = A BC D + A BC D + A BC D + A BC D + A BC D + A BC D + ABC D + ABCD
__ __ __ __ __ __ __ __ __ __ __
b) S = M N P Q + M N PQ + M NP Q + M NPQ + M N P Q +
__ __ __ __ __
+ M N PQ + MN P Q + MN P Q + MNP Q + MNPQ
Pinagens de CIs
5.2 – Obter um circuito lógico simplificado para a expressão lógica S através do mapa de Karnaugh (ver a Figura
1). Desenhar na Figura 2 o seu esquema prático com os CIs 7404, 7408 e 7432.
̅B
S=A ̅ C̅ D ̅B
̅+A ̅ C̅ D + A
̅B̅CD ̅ B C̅ D + 𝐴 B
̅+A ̅ C̅ Pinagens
̅ +AB
D ̅ C̅ D de 7404
CIs digitais
+ V CC 5V
Pinagens de7404
CIs digitais 7408 7400
+ Vcc + Vcc + Vcc

7408 7432
7404
GND GND GND
Figura 1 – Mapa de 7404 7408 7400 7432 7402

Karnaugh
S = __________________ GND (terra )
Figura 2.
7408 7432 7402 7486

5.3 – Sejam os mapas de Karnaugh indicados na Figura 3. Escrever as suas respectivas expressões lógicas
simplificadas Sa, Sb e Sc.
Sb = ? Sc = ?
Sa = ?
(a) (b) (c)

Figura 3 – (a), (b) e (c) Mapas de Karnaugh (construção), questão 1.
Expressão lógica de Sa:
Expressão lógica de Sb:
Expressão lógica de Sc:
5.4 – Para cada item desta questão, é fornecida a expressão lógica (S) simplificada. Preencher, para cada mapa de
Karnaugh (Figuras 4, 5, 6 e 7) os ‘1s’ correspondentes a cada termo de S.
̅B
(b) S = A ̅ C̅ D ̅CD
̅+ A ̅ + B C̅ + A
̅ C̅
(a) S = B + AC + A
Figura 4.
Figura 5.

̅B
(c) S = A ̅𝐶D
̅ + ACD + BD ̅B
(d) S = A ̅ + B C̅ + A
̅CD
Figura 6. Figura 7.
5.5 – A Figura 8 mostra a representação de um sistema digital de 4 variáveis através do mapa de Karnaugh, com
duas quadras preenchidas. As células não preenchidas têm conteúdo binário zero (0).
a) Obter a expressão de saída deste sistema digital.
b) Desenhar o circuito lógico correspondente à expressão do item C C
(a), utilizando somente portas NAND de 2 entradas. B
1 1 1 1
c) Quantos CIs 7404 serão necessários? Ver abaixo a pinagem A
deste circuito integrado.
B
1 1 1 1
A
B
D D D
Figura 8 – Mapa K (4 variáveis).

5.6 – Projetar um circuito lógico combinacional mínimo (Figura 9) com duas saídas, para determinar se as
entradas possuem uma quantidade par ou ímpar de bits "1". Na sua tabela-verdade, como exemplo, foi
encontrado na 2ª linha que a variável ÍMPAR está em nível alto, mostrando um número ímpar de “1s”. Este
__ __
mintermo é dado por IMPAR = X Y Z.
Figura 9.
5.7 – Dada a Tabela-verdade indicada na Tabela 1, obter a correspondente expressão booleana e construir o seu
circuito lógico.
Tabela 1 – Tabela-verdade de 3 entradas.

A B C S
0 0 0 0
0 0 1 0
0 1 0 1
0 1 1 0
1 0 0 1
1 0 1 1
1 1 0 0
1 1 1 1

5.8 – Um aparelho de ar-condicionado é controlado por quatro variáveis: temperatura (T), umidade (U), horário
do dia (H) e dia da semana (D), definidas pelos seguintes níveis lógicos:
1, para T > 780 F 1, para U > 85%

T = U =
0, para outra condição 0, para outra condição
1, entre 8 h e 17 h 1, para segunda a sexta
H = D=
0, para outra condição 0, para outra condição
Pede-se projetar um circuito lógico para o controle deste ar-condicionado, utilizando como ferramenta de
simplificação o mapa de Karnaugh. A variável de saída S deverá receber um sinal de nível lógico alto (‘1’, para
o estado ligado) em qualquer uma das circunstâncias dadas abaixo:
1. A temperatura ultrapassa 78oF, horário do dia está entre 8h e 17h e não é final de semana;
2. A umidade excede 85% e é final de semana;
3. A umidade excede 85%, a temperatura ultrapassa 78º F, e é um dia semanal.

5.9 (TOCCI, WIDMER e MOSS, 2011) – Numa máquina copiadora (Figura 10), um sinal de parada (S) é gerado
para interromper a operação da máquina e energizar um diodo LED, para indicar os seguintes eventos:
(1) a bandeja de alimentação de papel está vazia (sinal P);

(2) as 2 chaves na trajetória do papel estão ativadas, indicando um congestionamento no caminho do papel.
A presença de papel na bandeja é indicada por P = 1 (nível lógico alto). Cada chave produz um sinal Q e R que vai
para nível alto sempre que o papel passa sobre a chave para ativá-la. Assim, Q = R = 1: chave ativada, papel sobre a chave.
Projetar um circuito lógico que produza um nível lógico alto em S para as condições estabelecidas, utilizando somente
portas NAND de duas entradas. Encontrar a expressão de saída simplificada através do mapa de Karnaugh.
Tabela 2 – Tabela verdade – questão 8.

P Q R S
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
Figura 10 – Questão 8.

5.10 – Em um teste de múltipla escolha a questão 1 tem peso 1, a questão 2, peso 2, a questão 3, peso 3 e a questão 4,
peso 4. O aluno será aprovado se atingir uma nota  50% (nível lógico ALTO para aprovação).
a) A partir da Tabela 3, simplifique a expressão de saída S através do mapa de Karnaugh (Figura 11).
Tabela 3 – Tabela-verdade para a questão 5.11.

C C
A B C D S (aprovação)
Questão 1 Questão 2 Questão 3 Questão 4 Nota  5 B
1 ponto 2 pontos 3 pontos 4 pontos pontos A
0 0 0 0 B
0 0 0 1
0 0 1 0 A
B
0 0 1 1
0 1 0 0 D D D
0 1 0 1
Figura 11 – Mapa k (4 variáveis).
0 1 1 0 Figura 2 – Mapa K (4 variáveis).
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1
b) Desenhar o circuito lógico correspondente à expressão de S.

5.11 (LOURENÇO, CRUZ, et al., 2007) – Uma escola tem a sua diretoria constituída pelos seguintes elementos:
Diretor (D), Vice-Diretor (V), Secretário (S) e Tesoureiro (T). Uma vez por mês esta diretora se reúne para decidir
sobre diversos assuntos, sendo que as propostas são aceitas ou não através de votação. Devido ao número de
elementos da diretoria ser par, o sistema adotado na decisão é o seguinte:
1) Maioria absoluta: a proposta é aceita ou não se no mínimo três elementos são, respectivamente, a favor ou
contra;
2) Empate: vence o voto dado pelo diretor.
Projetar um circuito que acenda um diodo LED (L) em um painel caso a proposta seja aprovada pela
diretoria. Simplificar a saída (L) do circuito através do mapa K.
5.12 – Para um circuito multiplex de 32 entradas de dados, qual é o número de variáveis de controle necessárias?

5.13 – Para construir um circuito MUX de 16 entradas (I0 a I15), com as variáveis de controle A, B, C e D, quantas
portas lógicas são necessárias?
5.14 – Para o projeto de um MUX de 8 canais, quantos blocos de MUX de 2 canais são necessários? Desenhar
o diagrama de blocos completo e descrever a sua operação.
5.15 – Seja o MUX de 16 canais (Figura 12), formado a partir de blocos MUX de 8 canais. Descrever as ligações
efetuadas e a operação deste multiplex.
Figura 12.

5.16 (FLOYD, 2007) – Quais são os erros no MUX 4 x 1 representado na Figura 13?
Figura 13 – Circuito MUX 4 x 1 (FLOYD, 2007).
5.17 – Qual é a função de um circuito demultiplexador (demux)?
5.18 – Desenhar o esquema de um circuito demux de 8 saídas, obtido a partir de circuitos demux de 4 saídas
(expandido).

5.19 – O Circuito da Figura 14 pode ser utilizado como
um DEMUX de 4 canais? Se afirmativo, identificar os
sinais de controle, o sinal de entrada e os sinais de
saída.
Figura 14.
Figura 15.
5.20 – Para a ampliação dos canais de saída de um demux, basta ligar as saídas de blocos demux às entradas de
outros blocos demux. Deseja-se obter um demux de 16 canais utilizando circuitos demux de 4 canais. Utilizando
como base o esquema da Figura 15, completar as ligações pendentes e identificar os pinos de entrada (E) e os de
controle (A, B, C e D).

6 CIRCUITOS OSCILADORES E TEMPORIZADORES
Capítulo 6 – Circuitos Osciladores e Temporizadores
Os equipamentos eletrônicos, em sua maioria, incluem algum circuito oscilador ou temporizador. A forma
de onda pulsada destes circuitos pode ser quadrada, senoidal, triangular ou dente-de-serra. Para os sistemas
digitais, é utilizada exclusivamente a forma de onda quadrada.
As principais aplicações dos osciladores são – ver Tabela 6.1 (PETRY, 2012):
Tabela 6.1 – Aplicações dos circuitos osciladores (PETRY, 2012).

Áudio e Vídeo: Instrumentação: Circuitos digitais:
•  Geradores de formas de onda para teste
•  Multímetros;
de amplificadores; •  Sinais de clock4;
•  Osciloscópios;
•  Geradores de sons; •  Timmers;
•  Geradores de sinais
•  Sinais de referência para sintonia em •  Lógica sequencial;
diversos;
receptores; •  Alarmes.
•  Cronômetros.
•  Transmissão de sons, imagens, dados etc.
Neste capítulo será estudado um circuito integrado (CI) muito utilizado em sistemas analógicos e digitais,
o CI 555 (BRAGA, 2015).
6.2 – O circuito integrado 555 (timer ou temporizador)
O CI 555 (Figura 6.1a) é utilizado em muitas aplicações, principalmente como temporizador. Este
dispositivo foi projetado em 1970 por Hans R. Camenzind, sendo comercializado pela Signetics em 1971 (que
mais tarde foi incorporada pela Philips).
Nomes comerciais: SE555 (invólucro metálico) e NE555 (invólucro DIP, 8 pinos). É também apelidado
"The IC Time Machine"5 ("A Máquina do Tempo num Chip"). A sua pinagem é representada na Figura 6.1b. A
alimentação do CI, conectado em protoboard, é apresentada na Figura 6.2 – fixação do CI 555 em protoboard.
Tensão de controle 5 4 Reciclagem ou RESET

Sensor de nível 6 3 Saída (vo)
Descarga 7 2 Disparo
8 4
3 Alimentação (+ VCC) 8 1 Terra
2
1
(a) (b)
Figura 6.1 – CI 555: (a) aspecto e (b) pinagem (encapsulamento DIP8, 8 pinos).
Pela sua simplicidade de uso, baixo custo e estabilidade, este CI continua sendo muito utilizado no mundo
inteiro. Para se ter ideia, a empresa SAMSUNG (Coreia) fabrica aproximadamente 1 bilhão de unidades de CIs
555 por ano.
4 O sinal de clock é um sinal digital que forma uma onda periódica e estabelece os eventos devem acontecer no hardware. A sua frequência
ou taxa é o número de ciclos/segundo. Fonte: http://www.facom.ufms.br/~lianaduenha/sites/default/files/part07a.pdf
5 Fonte: http://pt.wikipedia.org/wiki/CI_555

Figura 6.2 – Fixação do CI 555 em protoboard: potenciais de alimentação (+ VCC) e de terra (GND).
Fonte: http://img.f-alpha.net/electronics/integrated_circuits/timer_555/circuit_voltage_555_web.jpg
A pinagem deste CI é descrita na Tabela 6.1. A Figura 6.3 mostra o seu diagrama de blocos, onde estão
destacados 3 resistores R de 5 k (daí o nome 555), vistos no diagrama interno, Figura 6.4. Tem-se, além disso,
2 AOPs (amplificadores operacionais comparadores), um FF (flip-flop) e 2 transistores.
Tabela 6.1 – Descrição dos pinos do integrado 555.

Pino Nome Função/aplicação
1 GND Terra ou massa (ground).
Gatilho (trigger) - Um valor de tensão baixo (< 1/3 Vcc) neste terminal ativa o biestável
2 TRIG
interno e a saída.
3 OUT Durante um intervalo de tempo, a saída (out) permanece em +VCC.
*
4 RESET Um intervalo de temporização pode ser interrompido pela aplicação de um pulso de reset.
5 CV Tensão de controle (control voltage) - Permite acesso ao divisor interno de tensão (2/3 VCC).
Limiar (threshold) - Um valor de tensão alto (> 2/3 Vcc) neste terminal desactiva o biestável
6 THRES
interno e a saída.
7 DISCH Descarga (discharge) - A sua função é descarregar o capacitor conectado a este terminal.
8 V+, VCC A tensão (voltage) positiva da fonte, que deve estar entre +5 e +15V.
*___________
O pino 4 do integrado leva a saída (pino 3) ao nível baixo (LOW); deve ser acionado com uma tensão abaixo de 0,4 V. Equivale ao
CLEAR. Uso normal: em + VCC (para evitar a possibilidade de reinicializações indesejadas).
Figura 6.3 – Diagrama de blocos do CI 555 (BOYLESTAD e NASHELSKY, 2004).

Figura 6.4 – Diagrama interno do CI 555. Fonte: http://www.doctronics.co.uk/pdf_files/555an.pdf.
6.2.1 - Modos de operação
O CI 555 possui três modos de operação, de acordo com o pulso produzido em sua saída, como mostra a
Tabela 6.2.
Tabela 6.2 – Modos de operação do CI 555.

Modo Operação
1. Monoestável Temporizador
2. Astável Oscilador
3. Biestável Comutador
6.2.1.1 – Operação MONOESTÁVEL
Em um circuito monoestável, a saída (pino 3 do CI Impulso

555) produz um pulso de nível alto quando o sinal na de trigger
entrada de “sinal de trigger” ou de disparo (pino 2) vai Saída

Monoestável
para nível baixo. Assim, o sinal de saída só é estável num
estado como mostra a Figura 6.5. temporização
Figura 6.5 – Operação monoestável.
Em operação MONOESTÁVEL, as conexões e a configuração dos componentes externos do CI 555 são

vistas na Figura 6.6. Nesta aplicação, o CI opera exclusivamente como um temporizador. O capacitor está
inicialmente descarregado, ou seja, vC (0) = 0 V.
- Descrição da operação (veja a Figura 6.7):
1) Quando v2 (disparo, sinal de TRIGGER) é ligeiramente menor que + VCC/3, o comparador (1) tem saída alta e
reseta o FF (Q = 0), cortando o transistor.

2) Assim, o capacitor C se carrega via resistor R, até que vc atinge +2Vcc/3, o que leva o comparador (2) a ter saída
alta, setando o FF (Q = 1) e saturando o transistor.
3) O capacitor então se descarrega instantaneamente pelo transistor saturado.
+ Vcc
Descarga
++ VCC Disparador,pino
Disparador, (trigger)
pino22 (trigger)
CC
Disparador, pino 2 (trigger)
Limiar + VCC ++VVCC
CC 33
+ VCC Disparador, pino 2 (trigger)
Controle ++22VVCC 3+ VCC 3
CC 3
+ 2Vcc/3 S Q
+ VCC00 + 22VCC
Disparador, pino 3+ VCC 3
(trigger)
Limiar,
Limiar,pino
pino66
+ 2VCC 3
0
0 + VCC
Limiar, pino36
R Q
+ Vcc/3 Saída 0
0 + 2VCCLimiar,
3 pino
Saída,
Saída,
pino 6
pino33
0
0
Disparador
(trigger) 0
0 Saída,pino
Limiar, pino6 3
Reativador 0
0 Saída, pino 3
RESET
Terra
00 Saída, pino 3
Figura 6.6 – Modo de operação MONOESTÁVEL. Figura 6.7 – Formas de onda do CI 555
em operação monoestável.
Largura do pulso de saída
O tempo de carga do capacitor depende da constante de tempo RC, a qual controla a largura do pulso de
saída. Através de (6.1) podemos calcular a largura deste pulso, em segundos (ver a Figura 6.8).
W = 1,1  RC (6.1)
t
555
t = 1,1 x RC
Figura 6.8 – Aplicação do CI 555 no modo monoestável.

Fonte: www.sabereletronica.com.br/artigos/2446-conhea-o-circuito-integrado-555.
Exemplo 6.1 – A Figura 6.9 mostra o esquema de um circuito monoestável prático com o CI 555. O seu
leiaute de montagem em matriz de contatos (probotoard) é visto na Figura 6.10.
Figura 6.9 – Circuito monoestável com o CI 555. Fonte: http://www.doctronics.co.uk/555.htm#inside

Figura 6.10 – Protoboard de um CI 555 (modo monoestável). Fonte: http://www.doctronics.co.uk/555.htm#inside.
6.2.1.2 – Operação ASTÁVEL (percurso livre)
No modo de operação astável, a saída do CI 555 nunca fica estável em nenhum dos dois estados possíveis.
Logo, é produzido um trem de pulsos com uma determinada frequência, projetada de acordo com componentes
externos ligados ao CI (dois resistores e um capacitor). O sinal de clock gerado é apresentado na Figura 6.11.
Impulso
de trigger Não é necessário
Saída
Astável
Período T
Figura 6.11 – Modo de operação Astável.
A Figura 6.12 mostra o diagrama interno do CI 555 e as conexões externas para este modo de operação. O
diagrama simplificado para o modo astável é apresentado na Figura 6.13a. As formas de onda no capacitor (pino
2) e de saída (pino 3) são apresentadas na Figura 6.13b.
Figura 6.12 – Operação no modo astável. Fonte: http://www.doctronics.co.uk/555.htm#inside

+ VCC
6
5
+ 2VCC/3
Saída (vo)
+ VCC/3
(a) (b)
Figura 6.13 – (a) Diagrama interno simplificado e ligações em modo astável. (b) Formas de onda.
Modo Astável − Operação
 Com Q = 0 no FF (Figura 6.13a), o transistor corta e o capacitor se carrega via (RA + RB) – ver a curva vC(t)
apresentada na Figura 6.13b, no intervalo Thigh. O sinal de saída (pino 3) estará em nível alto, i. e., Q = 1 no FF.
 O intervalo de tempo em que o sinal de saída está em nível alto é dado por (6.2) – veja novamente na Figura
6.13b, o intervalo Thigh.
Ton = Thigh = Talto = 0,7  ( RA + RB )  C (6.2)
 Quando a tensão no capacitor supera a tensão no pino 5 o comparador de cima tem saída em nível alto e então
̅ = 0 no pino 3). Com isto o transistor satura e o capacitor se descarrega via RB (o pino 7 é
seta o FF (Q = 1 e Q
aterrado).
 O intervalo de tempo em nível baixo pela expressão (6.3).
Toff = Tlow = Tbaixo = 0, 7 RB  C (6.3)
 O período total da forma de onda de saída é, de acordo com (6.4):
T = Ton + Toff (6.4)
 A frequência deste sinal é dada por (6.5).
1 1 1, 44
f = =  (6.5)
T 0, 7( RA + 2 RB )C ( RA + 2 RB )C
A frequência máxima de operação do circuito integrado 555 é de até 500 kHz.

 Simulação – Software PSpice
A topologia do circuito é apresentada na Figura 6.14. Como a alimentação do CI é feita em 15 V, a tensão

no capacitor ligados aos pinos 2 e 6 do integrado deve oscilar entre 5 e 10 V. As formas de onda de saída (pino 3
do CI) e do capacitor (pinos 2 e 6) estão apresentadas na Figura 6.15.
Figura 6.14 – Topologia do CI 555 em modo astável: esquema no PSpice.
1 1
Cálculo da frequência do sinal de saída: f = =  320 Hz.
T 0, 7(7,5k + 2  7,5k )0, 2 
15V
15V
vo (pino 3)
10 V vC (pino 2)
10V
10V
5V
5V
5V
Ton Toff
0V
0V
0s
0s 1ms
1ms 2ms
2ms 3ms
3ms 4ms
4ms 5ms
5ms 6ms
6ms 7ms
7ms 8ms
8ms 9ms
9ms 10ms
10ms 11ms
11ms 12ms
12ms 13ms
13ms 14ms 15ms
V(U3:OUTPUT)
V(RB:2)
 V(U3:OUTPUT)  V(RB:2) Time Time (ms)
T = Ton + Toff
Figura 6.15 – Formas de onda: oscilação de vC1 entre 5 e 10 V.
Ciclo de Trabalho (D), ou duty cicle, é a relação entre a largura do pulso e o período T, definida por (6.5). O
fator D pode ser calculado também por (6.6), em função de RA e RB.
Largura do pulso (W ou Ton ) W Ton

D% = = = 100 % (6.6)
Período (T) T Ton + Toff

RA + RB
D% = 100 % (6.7)
RA + 2 RB
Na Figura 6.16a é apresentada uma topologia em modo astável e na Figura 6.16b as formas de onda medidas
em simulação na saída do CI (pino 3) e no capacitor.
(a)
(b)
Figura 6.16 – (a) Circuito astável com o CI 555. (b) Formas de onda: vo e vc (capacitor).
Fonte: http://www.projetostecnologicos.com/Componentes/CIsAnalogicos/555/555.html
6.2.1.3 – Operação BIESTÁVEL
Em modo biestável, a saída fica estável em um dos dois estados possíveis – Figura 6.17. A mudança
de estado ocorre na aplicação de um sinal na entrada de “trigger” ou de “RESET”.
̅̅̅̅̅̅̅̅̅, leva a
A Figura 6.18 mostra o esquema do CI 555 no modo biestável. O pino 4, equivalente ao CLEAR
saída (pino 3) ao nível baixo (LOW); deve ser acionado com uma tensão abaixo de 0,4 V.
Entrada
de trigger
Entrada
de RESET
Saída
Biestável
temporização
Figura 6.17 – Operação do CI 555 no modo Biestável.

+ Vcc
8
5k 7
6
Limiar + Descarga
Controle -
2 Vcc / 3 5 S Q
5k FF
3
R Q Saída
Vcc / 3 +
4
-
Disparador 2
(Trigger) Reativador
5k
(RESET)
Terra 1
Figura 6.18 – Esquema interno do CI 555 no modo biestável (simplificado).
Para o modo de operação Normal, ligar o pino 4 em + Vcc (para evitar a possibilidade de reinicializações
indesejadas).
LECTURE 1: 555 Timer
As well as the one shot 555 Monostable configuration, we can also produce a Bistable (two stable
states) device with the operation and output of the 555 Bistable being similar to the transistorised one we look
at previously in the Bistable Multivibrators tutorial.
The 555 Bistable is one of the simplest circuits we can build using the 555 timer oscillator chip. This
bistable configuration does not use any RC timing network to produce an output waveform so no equations
are required to calculate the time period of the circuit. Consider the Bistable 555 Timer circuit in Figure 6.19.
Figura 6.19 – Fonte: http://www.electronics-tutorials.ws/waveforms/555_timer.html

The switching of the output waveform is achieved by controlling the trigger and reset inputs of the 555
timer which are held "HIGH" by the two pull-up resistors, R1 and R2. By taking the trigger input (pin 2)
"LOW", switch in set position, changes the output state into the "HIGH" state and by taking the reset input
(pin 4) "LOW", switch in reset position, changes the output into the "LOW" state. This 555 timer circuit will
remain in either state indefinitely and is therefore bistable.
Then the Bistable 555 timer is stable in both states, "HIGH" and "LOW". The threshold input (pin 6)
is connected to ground to ensure that it cannot reset the bistable circuit as it would in a normal timing
application.
Leitura 2: O CI 555 como disparador, acionado com baixa luminosidade

A Figura 6.20 mostra uma aplicação do CI 555 no modo biestável, o qual atua na variação de iluminação
de um determinado ambiente. Quando a luz do ambiente for acesa, a luz forte incidindo no LDR diminui a sua
resistência, que fica menor que a resistência do potenciômetro ligado do pino 2 ao negativo. A tensão do pino 2
(TRIG) terá um nível maior que 3V (1/3 de 9V).
Figura 6.20 – Esquema do 555 operando como biestável: indicação de variação de luminosidade.
Quando a luz do ambiente for apagada, a resistência no LDR ficará muito alta (bem maior que os 10k ohms
que ligam o pino 2 ao negativo da fonte). Nesta situação a tensão no resistor do pino 2 cai para menos de 3V, o
que dispara o temporizador, mudando o nível do pino 3 (OUT) para nível lógico ALTO, acionando o diodo LED.
Depois que a luz for acesa, o LED continuará aceso e só apagará se houver um reset (apertando o botão,
que ligará o pino RESET ao polo negativo, ou seja, tensão 0V). O diodo LED neste circuito representa uma carga.
Pode ser substituído por outro circuito ou dispositivo, como por exemplo, um relé (chave elétrica) para acionar
qualquer dispositivo (um alarme, um motor etc.).
O bom funcionamento do circuito depende da luminosidade do ambiente. Os LDRs de 5mm e 7mm
apresentam sensibilidades diferentes à luz. Normalmente o LDR de 7mm é mais sensível. O diodo LED só
acenderá com uma escuridão maior e o seu brilho pode ser alterado através da variação de sua resistência em série.
O desenho no protoboard, na Figura 6.21 mostra um resistor de 47k no lugar do potenciômetro. Pode ser utilizado
um potenciômetro de 100k para ajustar a sensibilidade se necessário.
Material necessário:
• Fonte de 9 ou 12V, ou bateria de 9V.

• Protoboard, fios e jumpers.
• LDR de 5 ou 7 mm.

• Potenciômetro de 50k/100k ou resistor de 22k Ω, 33k Ω, 47k Ω ou 100k Ω (de acordo com a
sensibilidade desejada para o LDR).
• Resistor de 10 kΩ.
• Resistor de 470 Ω.
• Diodo LED.
• Capacitor cerâmico de 10 nF.
• Chave táctil tipo push-button.
• Circuito integrado 555.
Fonte
CC
555
9V
Figura 6.21 – Montagem do circuito da Figura 6.20 em protoboard.

Fonte: http://eletronicaparaartistas.com.br/circuitos-integrados-1-introducao-ao-555-modo-biestavel/
May 28, 2017 by ETACARINAE.

LEP 6 LISTA DE EXERCÍCIOS E PROBLEMAS – 7 questões
6.1 – As Figuras 1a e 1b mostram o aspecto, a pinagem (DIP 8) e o diagrama interno (simplificado) do CI 555.
Descreva a função de cada pino.
(a) (b)
Figura 1. (a) Aspecto e pinagem do CI 555. (b) Diagrama interno.
Fonte: http://mundoprojetado.com.br/ci-555-o-que-e-e-como-funciona/
6.2 – A Figura 2 mostra o sinal de saída (pino 3) do CI 555 (MALVINO e BATES, 2016).
a) Em que modo de operação este CI está operando?

b) Quais são pontos de comutação que definem este sinal de saída, se este CI está alimentado com uma tensão de
12 volts?
Figura 2 – CI 555: forma de onda quadrada no pino 3 (MALVINO e BATES, 2016).
6.3 – Projetar um sistema (calcular os valores de R e C) onde o CI 555 seja utilizado na operação monoestável,
com largura do pulso para 2 horas (temporizador para manter uma carga ligada por um certo tempo).
6.4 – Projetar um sistema que utilize o CI 555 para monitorar três cargas (uma TV, uma lâmpada e um aparelho
de som), operando por 2 horas cada um, em modo cíclico.
6.5 – Seja o circuito da Figura 3, onde o CI 555 opera no modo astável. As formas de onda nos pinos 6 e 2 são
apresentadas com suas amplitudes na Figura 4. Pede-se:
a) encontrar o período do sinal de saída;

b) calcular o de trabalho (duty cicle).

Figura 3. Figura 4.
6.6 – Projetar um sistema utilizando o CI 555 operando de modo astável, onde o período do sinal de saída seja de
10 segundos.
6.7 – Seja o circuito da Figura 5, a qual mostra uma aplicação do CI 555 (verificar as conexões).
Figura 5.
a) Em que modo este CI está operando?

b) Qual é a frequência do sinal de saída?

Anexo I – Guias de Aulas Práticas
ANEXO I
GUIAS DE
AULAS PRÁTICAS

Aula prática 1 – Portas lógicas básicas
1 PORTAS LÓGICAS BÁSICAS
Montagem 1 – Porta AND de 2 entradas: CI 7408.
a) Completar as ligações pendentes no esquema da Figura 1.1 para se obter a função lógica S = A.B.
A +5V
S
B
Tabela 1.1.
A B S R1 R2 Verificação
7408
0 0 0
0 1 0 da tabela-verdade
da função AND.
1 0 0
1 1 1
A B S
R3
0 0
S = A.B 0 1
A B LED1
1 0
Símbolo, tabela-verdade 1 1
e função lógica GND
Figura 1.1 – Circuito para verificação da função AND.
b) Montar no módulo didático o circuito lógico com base no esquema completo da Figura 1.1.
c) Preencher a Tabela 1.1 de acordo com os estados das chaves A e B do módulo didático e do LED ligado à
saída da porta AND utilizada do CI 7408.
* Para esta montagem e as seguintes, efetuadas no módulo didático do laboratório, devem ser observadas as
convenções para os estados das saídas e entradas dos blocos lógicos:
Entrada: variáveis A e B Saída: variável S

0: chave aberta 0 = OFF → diodo LED apagado
1: chave fechada 1 = ON → diodo LED aceso
* REPETIR os procedimentos (a), (b) e (c) para as montagens seguintes.
Montagem 2 – Porta OR de 2 entradas: CI 7432.
+5V
A
S
B Tabela 1.2
R1 R2 Verificação
A B S
7432
7408
da tabela-verdade
0 0 0 da função OU.
0 1 1
1 0 1 A B S
1 1 1 R3 0 0
0 1
S=A+B A B LED1 1 0
Símbolo, tabela- 1 1
verdade e função GND
lógica Figura 1.2 – Circuito para verificação da função OU.

Montagem 3 – Porta NAND de 2 entradas: CI 7400.
A +5V
S
B
Tabela 1.3
A B S Verificação da
R1 R2
0 0 1
7400
tabela-verdade da
0 1 1 função NAND.
1 0 1
1 1 0 A B S
0 0
R3 0 1
S = ̅̅̅̅̅̅
A .B 1 0
A B LED1 1 1
Símbolo, tabela-
verdade e função GND
lógica Figura 1.3 – Circuito para verificação da função NAND.
Montagem 4 – Porta EX-NOR de 2 entradas (ou bloco coincidência). CIs: 7486 e 7404.
A +5V Tabela 1.4 – Verificação

S da tabela-verdade:
B VCC função EX-NOR.
A B S
A B S R1
7486
R2 0 0
0 0 1 0 1
0 1 0 GND 1 0
1 0 0 1 1
1 1 1
Convenções para o
R3 MÓDULO DIDÁTICO:
7404
S= A⊕B Entrada: 0: chave aberta

A B LED1 1: chave fechada
Símbolo, tabela-
verdade e função Saída:
GND 0 = OFF = diodo LED apagado
lógica
Figura 1.4 – Circuito para verificação da função EX-NOR. 1 = ON = diodo LED aceso
EXERCÍCIO EXTRA: mostrar que os circuitos lógicos 1 e 2 são equivalentes, ou seja, S1 = S2.
B
C A
C
Circuito lógico 1 Circuito lógico 2

Aula prática 2 – Circuitos digitais: aplicações em segurança residencial e outros
CIRCUITOS DIGITAIS: APLICAÇÕES EM SEGURANÇA
2 RESIDENCIAL E EM ARMAZENAGEM DE PRODUTOS
2.1 – Sistema de segurança residencial
A Figura 2.1 mostra um circuito digital para

aplicação em um sistema de segurança residencial.
São monitoradas 3 portas, A, B e C. O sistema
possui duas saídas. A primeira (L), através de um
diodo LED, indica em nível alto quando pelo menos
uma das portas está aberta. A segunda é um sinal
sonoro (S), acionado em nível alto quando pelo
menos duas portas forem abertas. O sinal S é
visualizado através de outro diodo LED no circuito
da Figura 2.1.
A B C
+5V
VCC VCC
7408
7432
GND GND
R1
R1
LED2
Pino 8 – 7432: Pino 6 – 7432:

L=A+B +C S = AB + AC + BC
Figura 2.1.
2.2 – Funções de diagnóstico digital do sistema Tabela 2.1.

A B C L S
a) Determinar a partir da tabela-verdade (ver a Tabela 2.1), as expressões
lógicas de L e de S. 0 0 0
0 0 1
0 1 0
0 1 1
b) Montar o circuito lógico da Figura 2.1 e verificar o seu funcionamento. 1 0 0
1 0 1
c) Este circuito pode ser montado somente com portas NAND de 2 entradas? 1 1 0
Quantas portas lógicas e quantos CIs 7400 seriam necessários? Desenhar
este novo circuito no espaço da Figura 2.2. 1 1 1

Figura 2.2 – Circuito lógico equivalente ao da Figura 2.1, com portas NAND de 2 entradas.
2.2 – Sistema de identificação de materiais perigosos
Um depósito pode armazenar quatro tipos de produtos químicos (A, B, C e D). Devido à natureza dos
produtos torna-se perigoso armazenar num mesmo depósito os produtos B e C, a menos que o produto A esteja
presente. O mesmo ocorre com os produtos C e D.
Projetar um circuito lógico para identificar por um alarme sonoro (S = 1) a presença de uma combinação
perigosa no depósito. Utilizar a Tabela 2.2 para verificar a combinação das variáveis de entrada e saída.
Tabela 2.2 – Controle de materiais.
A B C D S
(alarme) Simplificação e circuito lógico:

Aula prática 3 – Circuito digital para monitoramento de trens de pouso de um avião
CIRCUITO DIGITAL PARA MONITORAMENTO
3 DE TRENS DE POUCO DE UM AVIÃO
Como parte de um sistema de monitoramento funcional de aeronaves, é necessário um circuito para indicar
o estado do trem de aterrissagem antes do pouso, como mostra a Figura 3.1 (FLOYD, 2007).
O LED verde (LED 2) liga se os três trens de aterrissagem estiverem adequadamente estendidos quando a
chave de redução de velocidade for ativada em preparação para a aterrissagem.
O LED laranja (LED 1) liga se algum dos trens de aterrissagem não for adequadamente estendido antes da
aterrissagem. Quando o trem de aterrissagem está estendido, o seu sensor produz uma tensão de nível BAIXO.
Quando o trem de aterrissagem está retraído, o seu sensor produz uma tensão de nível ALTO.
Sensores do trem de aterrisagem

Estendido = BAIXO (0) LED laranja
Retraído = ALTO (1) LED 1 Trem de
aterrissagem
S1
retraído
N
S2
A
S3 LED verde
LED 2 Todo o trem de
aterrissagem
estendido
Figura 3.1 – Esquema do circuito lógico para ativação do pouso de um avião (FLOYD, 2007).
No espaço da Figura 3.2 deverá ser redesenhado o esquema do circuito lógico da Figura 1, com portas
lógicas de 2 entradas. Neste esquema os diodos LED 1 e 2 devem ser ativados em nível alto.
Figura 3.2 – Circuito com portas lógicas de duas entradas.

A Tabela 3.1 representa o comportamento do circuito da Figura 3.1 e, obviamente, para o circuito obtido
na Figura 3.2.
Tabela 3.1 – Tabela-verdade do Circuito digital para monitoramento de trens de pouso de um avião.
Entradas (sensores) Saída 1 Saída 2
S1 S2 S3 N (não aterrisar) A (aterrisagem ok)
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
3.2 – Parte prática
3.2.1 – Montar o circuito lógico deste sistema, com portas lógicas de 2 entradas e verificar a sua operação,
preenchendo a Tabela 3.1. Consultar as pinagens dos CIs através da Figura 3.3.
Figura 3.3 – Pinagens de CIs digitais.
3.2.2 – A Figura 3.4 mostra a equivalência entre blocos lógicos. Explicar como se pode obter um bloco lógico
equivalente a uma porta OU.
Figura 3.4 – Exemplos de blocos lógicos equivalentes (FLOYD, 2007).
Referências Bibliográficas
[1] FLOYD, T. Sistemas Digitais: fundamentos e aplicações. 9. ed. Porto Alegre: Bookman, 2007. ISBN 978-
85-7780-107-7.

Aula prática 4 – Circuito lógico para o controle de nível em um processo químico
4 CIRCUITO LÓGICO PARA CONTROLE

DE NÍVEL EM UM PROCESSO QUÍMICO
Em uma planta de um processo químico, uma substância química na forma líquida é usada para
um processo industrial (Figura 4.1). Esta substância é armazenada em três tanques diferentes, A, B e C.
Um sensor de nível em cada tanque produz uma tensão de nível ALTO, quando o nível do líquido cai
abaixo de um ponto especificado (nível mínimo). Exemplo: A = 0, nível acima do mínimo; A = 1, nível
abaixo do mínimo. Veja os estados lógicos possíveis para as variáveis A, B e C na tabela-verdade da
Tabela 4.1.
Smín. A Smín. B Smín. C
Circuito
Circuito S Indicador de
Lógico
lógico nível baixo
Smín.: sensor de nível mínimo

Figura 4.1.
Tabela 4.1.
A B C S
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
O objetivo desta aula é projetar um circuito de controle digital onde a variável de saída S indique
quando o nível em pelo menos dois tanques se encontra abaixo do nível mínimo.
a) Simplificar a expressão da saída S do circuito lógico, utilizando o Mapa de Karnaugh.

Mapa de Karnaugh e circuito lógico:
AB
C 00 01 11 10
1
Expressão de saída: S =

b) Montar o circuito lógico simplificado e verificar a operação do circuito.
Circuito lógico: FiguraExpressão

4.2. de saída S=
Circuito lógico:
A B C
Figura 4.2.
4.2 − COMENTÁRIOS
4.3 − PROJETO
Um sistema eletrônico monitora as seguintes situações de operação em um veículo: pressão do sistema de

arrefecimento (normal ou insuficiente), sistema de refrigeração auxiliar (ligado ou desligado) e temperatura
(normal ou acima da nominal).
Projetar um alarme que avise ao motorista que o veículo deve ser desligado em caso da pressão do sistema
de arrefecimento ser insuficiente ou o motor estar com a temperatura acima da nominal sem o sistema de
refrigeração auxiliar estar ligado. Utilize a Tabela 4.2 para a solução deste projeto.
Tabela 4.2 - Tabela-verdade para o item 4.3.

Entradas Saída
P S T A

Aula prática 5 – Circuito comparador digital
5 CIRCUITO COMPARADOR DIGITAL
5.1 – INTRODUÇÃO
A função básica de um comparador é comparar as magnitudes de dois números binários para determinar
a relação comparativa entre eles.
Na Figura 5.1 têm-se o diagrama de blocos e a tabela-verdade de um comparador digital de 1 bit. Desta
tabela se obtém as funções lógicas nas saídas S1, S2 e S3.
S1 S2 S3
A B
A>B A=B A<B
S1S1 A > B → AB
AA 0 0 0 1 0
COMPARADOR
DIGITAL
S2S2 0 1 0 0 1 A= B → AB
BB S3S3
1 0 1 0 0 A < B → AB
1 1 0 1 0
(a) (b) (c)

Figura 5.1 – Comparador digital de 1 bit. (a) Diagrama de blocos. (b) Tabela-verdade. (c) Funções lógicas de saída.
A Figura 5.2 apresenta o esquema para a montagem de um comparador CI 7404 – Função NOT
digital de 1 bit.
A B
A > B → AB CI 7408 – Função AND

A > B → AB
A= B → AB
A > B → AB
A= B → AB
A < B → AB
A
A=<BB → AB B
→ A
A < B → AB
Figura 5.2 – Circuito do comparador digital de 1 bit. CI 7486 – Função EXOR
5.2 – MONTAGEM
a) EFETUAR A MONTAGEM do circuito da Figura 5.2 em protoboard e verificar
o seu funcionamento.
b) Criar e descrever em poucas palavras um processo onde este circuito possa
ser utilizado.

5.3 – PROJETO: COMPARADOR DE 2 NÚMEROS BINÁRIOS DE 2 BITS
A Figura 5.3 apresenta o esquema para se obter um circuito que compara a magnitude de duas palavras, A
e B, de dois bits cada uma (entradas). As saídas do circuito têm seus estados lógicos de acordo com as entradas,
como mostra a Tabela 5.1.
Figura 5.3 – Esquema para um circuito do comparador digital de dois números de 2 bits.
Tabela 5.1 – Estados dos números A e B de 2 bits e saídas possíveis.
As funções A > B e A < B podem ser representadas de outro modo:

Circuito lógico obtido: complete as conexões na Figura 5.4.
A1 A0 B1 B0
A>B
A=B
A<B
Figura 5.4 – Esquema para um circuito do comparador digital de dois números de 2 bits.

Aula prática 6 – Montagem e verificação de um circuito MUX 2  1
6 MONTAGEM E VERIFICAÇÃO DE UM MUX 2 X 1
1) Efetuar a montagem e verificar o funcionamento do multiplexador 2 x 1 (Figura 6.1) com o uso de portas
NAND universais (CI 7400). Utilizar como base para a montagem o circuito da Figura 6.2.
MUX 2 x 1
I0
S
I1
Parte prática – Simulação e montagem

S = A.I0 + A.I1
22
A
MUX de 4 canais a partir
Figurade
6.1blocos MUXbásico
– Esquema 2 x 1.do
Base: Figuras 15 e 16.
MUX 2 x 1.
Usar somente portas NAND universais (7400).
Circuito MUX 2 x 1: Indicadores das variáveis de entrada (dados I 0 e I1)
→ Variável de seleção de dados
Figura – MUX 2– xSimulação

Parte6.2prática 1 montado come montagem
o uso de portas NAND universais.
CI 7400 - portas NAND de 2 entradas: aspecto e representações da pinagem
Figura 6.3 – CI 7400: portas NAND de 2 entradas – aspecto e representações da pinagem.

6.2 – Exercício
a) Como ficaria o circuito de um MUX 2 x 1 com o uso exclusivo de portas lógicas NOR de 2 entradas? Desenhe a seguir o
esquema do circuito.
b) O circuito da Figura 6.4 usa três multiplexadores de duas entradas (TOCCI, WIDMER e MOSS, 2011). Qual
é a função desempenhada por esse circuito?
Figura 6.4 – Esquema de um circuito MUX 4 x 1 (diagrama de blocos).

Aula prática 7 – Circuito de comando digital de demanda de motores elétricos
CIRCUITO DE COMANDO DIGITAL DE
7 DEMANDA DE MOTORES ELÉTRICOS
7.1 – INTRODUÇÃO
Em um processo industrial são acionados 4 motores elétricos, cujas potências estão indicadas na Tabela
7.1. Estes motores são alimentados pelo mesmo quadro de comando, conforme ilustra a Figura 7.1. O disjuntor
geral do quadro foi dimensionado para uma demanda máxima, em regime contínuo, de 400 HP
Tabela 7.1 – Quadro de demanda de motores elétricos.
Disjuntor
Rede
CA
D
K1 K2 K3 K4
Circuito S
Lógico M1 M2 M3 M4
Figura 7.1.
a) Projetar o circuito lógico para o desligamento do disjuntor, caso a demanda máxima seja ultrapassada.

7.2 – MONTAGEM
Montar o circuito lógico obtido no item anterior. Utilizar a sua saída S para escrever o número 4 em um
display de 7 segmentos (ver a Figura 7.2), na situação de sobrecarga (Ptotal > 400 HP).
Adaptador do kit
A
0V 1
B
0V 2
C
S D
4
0V 8 Display 2 do kit
Figura 7.2 – Decodificador BCD para um display de 7 segmentos.
Levar a saída S do circuito lógico ao pino 4 do adaptador do display 2 do kit de Sistemas Digitais, como
indicado na Figura 7.2. Os outros pinos (1, 2 e 8) devem ficar sem conexão.
Com S = 1 será indicado o número 4 no display. Os quatro displays do modo indicarão 0400, como mostra
a Figura 7.3. Esta indicação comprova que foi ultrapassada a potência de 400 HP no quadro de motores.
Figura 7.3 – Indicação de demanda máxima de 400 HP.
Figura 7.4 – Pinagens de CIs digitais básicos.
COMENTÁRIOS:

Anexo II – Informações úteis
ANEXO II − INFORMAÇÕES ÚTEIS

Símbolos e comportamento funcional de cada uma das cinco portas lógicas básicas
Fonte: http://www.dpi.inpe.br/~carlos/Academicos/Cursos/ArqComp/aula_5bn1.html
Encapsulamento de CIs – 7400 ao 7486 (FLOYD, 2007):
Aspecto físico do encapsulamento cerâmico DIL ou DIP (Dual In-line Package):

Universalidade das portas NOR e NAND
Mapas de Karnaugh
2 variáveis 3 variáveis 4 variáveis
Tabela-verdade:
A B f
0 0 m0
0 1 m1
1 0 m2
1 1 m3
Localização dos mintermos

Exemplo: m1 = ABCD
Exemplo de transferência direta de uma tabela-verdade para um mapa de Karnaugh (FLOYD, 2007):

REFERÊNCIAS BIBLIOGRÁFICAS
Bibliografia
BARANAUSKAS, J. A. Departamento de Computação e Matemática - USP - Campus Ribeirão Preto. Teaching
Material - Funções Lógicas e Portas Lógicas, 2012.
Disponivel em: http://dcm.ffclrp.usp.br/~augusto/teaching/aba/AB-Funcoes-Logicas-Portas-Logicas.pdf. Acesso
em: 23 mai. 2019.
BOYLESTAD, R. L.; NASHELSKY, L. Dispositivos Eletrônicos e Teoria de Circuitos. 8ª. ed. São Paulo:
Pearson Prentice-Hall, 2004.
BRAGA, N. C. O circuito integrado 555. Instituto NCB, 2015. Disponivel em:

<http://www.newtoncbraga.com.br/index.php/como-funciona/592-o-circuito-integrado-555-art011>. Acesso em:
2019 maio 25.
BUENO, E. A. D. B. Eletrônica Digital - Apostila. Belo Horizonte: Gráfica do CEFET-MG, 1995.
DIAGO, R.; MOREIRA, V.; HORTA, E. Eletrônica: eletrônica digital. São Paulo: Fundação Padre Anchieta,
2011.
FAMBRINI, F. Microcontroladores PIC - Aula 4: conversores AD e PWM, São Paulo, 27 jun. 2015. Disponivel
em: <https://pt.slideshare.net/ffambrini/aula-4-conversor-ad-e-pwm>. Acesso em: 27 junho 2015.
FLOYD, T. L. Sistemas Digitais: fundamentos e aplicações. 9a. ed. Porto Alegre: Bookman, 2007. 888 p.
IDOETA, I. V.; CAPUANO, F. G. Elementos de Eletrônica Digital. 40a. ed. São Paulo: Érica, 2008.
JR, B. S.; SCHNEIDER, F. K. Famílias e tecnologias digitais. Curso Técnico Integrado - UTFPr - Disciplina
de Digital 2, 2012. Disponivel em:
<http://paginapessoal.utfpr.edu.br/fabioks/disciplinas/tecnico-integrado/el04e-eln-digital-1/el04e-eletronica-
digital-1-tecnico-integrado/aulas/Familias-Digitais_Bertoldo_Fabio_Schneider.pdf>.
KASTENSMIDT, F. G. D. L. Introdução a Sistemas Digitais. Notas de aulas - Disciplina - Sistemas Digitais,

02 out. 2017. Disponivel em: <http://www.inf.ufrgs.br/~fglima/aula1.pdf>. Acesso em: 02 out. 2018.
LOURENÇO, A. C. D. et al. Circuitos Digitais. 9a. ed. São Paulo: Érica, 2007.
MALVINO, A.; BATES, D. J. Eletrônica. 8a. ed. Porto Alegre: AMGH, v. 2, 2016.
PETRY, C. A. Teoria Geral de Osciladores. Professor Petry - Conhecimento para uma vida plena, Notas de
Aulas, 2012. Disponivel em:
<http://www.professorpetry.com.br/Ensino/Repositorio/Docencia_CEFET/Osciladores_Multivibradores/2012_1
/Apresentacao_Aula_02.pdf>. Acesso em: 8 junho 2019.
ROMA, N. Elementos de Tecnologia e Fun¸c˜oes L´ogicas. Sistemas Digitais - Acetatos das aulas teóricas,
2014. Disponivel em: <https://fenix.tecnico.ulisboa.pt/downloadFile/3779579982203/aula04_handout.pdf>.
Acesso em: maio 15 2019.

SCUDERO, E. Linguagens de Alto Nível vs. Baixo Nível: qual é melhor? Becode, 2017. Disponivel em:
<https://becode.com.br/linguagens-alto-nivel-x-baixo-nivel/>. Acesso em: 22 junho 2019.
TOCCI, R. J.; WIDMER, N. S.; MOSS, G. L. Sistemas Digitais - Princípios e Aplicações. 11a. ed. São Paulo:
Pearson Prentice Hall, 2011.
TOKHEIM, R. Fundamentos de Eletrônica Digital: sistemas combinacionais. 7a. ed. Porto Alegre: AMGH
Ltda., v. 1, 2013.

Apostila SD EDB 2020 Oficial

Enviado por

Dados do documento

Direitos autorais

Formatos disponíveis

Compartilhar este documento

Compartilhar ou incorporar documento

Opções de compartilhamento

Você considera este documento útil?

Este conteúdo é inapropriado?

Direitos autorais:

Formatos disponíveis

Apostila SD EDB 2020 Oficial

Enviado por

Direitos autorais:

Formatos disponíveis

MINISTÉRIO DA EDUCAÇÃO

CENTRO FEDERAL DE EDUCAÇÃO TECNOLÓGICA DE MINAS GERAIS

DEMAT – DEPARTAMENTO DE ENGENHARIA DE MATERIAIS

André Barros de Mello Oliveira

Belo Horizonte - Campus I

2ª edição − Fevereiro de 2020

A - Abbreviation for "ampere" a unit of electrical current.

1) Glossary / Dictionary of Electronics Terms, em http://www.hobbyprojects.com/dictionary/a.html

CEFET-MG − Eletrônica Digital 1 Sistemas Combinacionais

Capítulo 1 – Introdução aos Sistemas Digitais ..................................................................................................................... 4

Capítulo 2 – Sistemas de Numeração utilizados em Eletrônica Digital............................................................................ 20

Capítulo 3 – Funções e Portas Lógicas ................................................................................................................................ 39

Capítulo 4 – Álgebra de Boole ............................................................................................................................................. 66

Capítulo 5 – Mapa de Karnaugh e Projeto de Circuitos Combinacionais ....................................................................... 75

CEFET-MG − Eletrônica Digital 2 Sistemas Combinacionais

Capítulo 6 – Circuitos Osciladores e Temporizadores .................................................................................................... 122

Anexo I – Guias de Aulas Práticas .................................................................................................................................... 135

Anexo II – Informações úteis ............................................................................................................................................. 151

Bibliografia .......................................................................................................................................................................... 153

CEFET-MG − Eletrônica Digital 3 Sistemas Combinacionais

Figura 1.2 – Diferenças entre a TV analógica, digital e o padrão HD (high definition).

CEFET-MG − Eletrônica Digital 4 Sistemas Combinacionais

Sinais digitais  sinais analógicos

Figura 1.5 – Osciloscópio digital. Fonte: https://www.rcbi.com.br/teste-e-medicao/osciloscopios/

Figura 1.6 – Sistema de programação com o Arduino®. Fonte: https://br.pinterest.com/pin/514817801145280659/

CEFET-MG − Eletrônica Digital 6 Sistemas Combinacionais

Figura 1.9 – Tipos de fabricação de CIs. Fonte: http://www.inf.ufrgs.br/~fglima/TD/TD01.pdf.

CEFET-MG − Eletrônica Digital 7 Sistemas Combinacionais

Qual é a vantagem mais importante dos sistemas digitais?

Existem desvantagens do uso de técnicas digitais?

Há poucas desvantagens no uso de técnicas digitais (TOCCI, WIDMER e MOSS, 2011):

Figura 1.11 – Exemplo de sinal de tensão analógico.

CEFET-MG − Eletrônica Digital 8 Sistemas Combinacionais

Conversor Analógico-Digital (A/D)

CEFET-MG − Eletrônica Digital 9 Sistemas Combinacionais

Contagem em binário = 2N, onde N = número de bits (1.1)

Para 8 bits: a contagem é feita de 00000000 até 11111111 = 28 = 256 valores.

Para 3 bits: N = 3 → 8 valores = 23. Maior valor: 23 − 1 = 7 (000 a 111).

Figura 1.13 – Múltiplos do bit: nibble, byte e word.

Devido ao crescimento da quantidade de dados binários transportada ou utilizada em processos e

Tabela 1.1 – Uso de prefixos nos sistemas de computação e no SI.

CEFET-MG − Eletrônica Digital 10 Sistemas Combinacionais

1 Bit 2 Bits = 4 estados 3 Bits = 8 estados

Exemplo 1.5 – READING - When 8 bits are not enough ...

Figura 1.15 – Data traffic in 8, 16 and 32 bits.

Figura 1.16 – Conversão A/D e D/A de um sinal de áudio: do microfone ao alto-falante.

CEFET-MG − Eletrônica Digital 11 Sistemas Combinacionais

O condicionamento de sinal2 é um processo de aquisição de dados, e um instrumento chamado

Esquema ilustrando a digitalização

Figura 1.17 – Diagrama em bloco de um osciloscópio digital (FLOYD, 2007).

CEFET-MG − Eletrônica Digital 12 Sistemas Combinacionais

Tabela 1.2 – Combinações obtidas com uma resolução de 2 bits.

Definição dos valores instantâneos

CEFET-MG − Eletrônica Digital 13 Sistemas Combinacionais

Os circuitos codificadores e decodificadores têm a função de efetuar a transferência de dados de um código

Na etapa de decodificação, na Figura 1.20, o número 9 em binário (código desconhecido) é transformado

CEFET-MG − Eletrônica Digital 14 Sistemas Combinacionais

CEFET-MG − Eletrônica Digital 15 Sistemas Combinacionais

LEP 1 – Lista de Exercícios e Problemas

1.1 – O que caracteriza um sinal analógico? O que o difere de um sinal digital?

1.2 – O que é um sistema binário? Cite duas aplicações.

1.4 – Citar três vantagens das técnicas digitais.

CEFET-MG − Eletrônica Digital 16 Sistemas Combinacionais

1.7 – Um telefone celular utiliza somente sinais digitais? Justifique.