Escolar Documentos
Profissional Documentos
Cultura Documentos
1 AULA PRTICA
ESTUDO DO TRANSISTOR BIPOLAR DE JUNO
[1] Objetivo
Obter as caractersticas de corrente contnua (CC) de um transistor bipolar de juno
(BJT) NPN.
Fazer um projeto de polarizao.
[2.3] Simulaes
Usando uma anlise tipo DC Sweep, apresente um grfico com as curvas caractersticas IC x VCE @ IB = 0, 5, 10, 15, 20 A do transistor BC546 (varie a tenso
VCE de 0 a 5 V, com incrementos de 0,01 V).
Usando novamente uma anlise tipo DC Sweep, apresente um grfico com a curva
caracterstica VBE x IB @ VCE = 5 V do transistor BC546 (varie a corrente IB de 0 a
20 A, com incrementos de 0,1 A).
Simule o circuito projetado no item 2.2 e apresente os valores obtidos para VCE,
VBE e IC (use valores comerciais de resistores que sero empregados na construo
do circuito em laboratrio).
Nota
Nome: ________________________________________________________
Nome: ________________________________________________________
[1] Identifique os terminais de base (B), coletor (C) e emissor (E) do transistor recebido.
[2] Monte o circuito da Fig. 2.
Figura 2
[3] Mantendo fixo VCE = 5 V, ajuste IB atravs da variao de P1 e mea VBE, completando a
tabela abaixo e esboce o grfico da curva obtida a partir dessas medies (Observao: As
correntes podem ser medidas indiretamente pelas quedas de tenso sobre os respectivos
resistores).
IB (A)
VBE (V)
0,5
2,5
5,0
7,5
10
12,5
15
17,5
20
Figura 3
[5] Tendo ajustado todas as correntes IB atravs da variao de P1, ajuste VCE atravs da variao de P2 e mea IC, completando a tabela abaixo. Esboce os grficos das curvas caractersticas IC x VCE com os valores da tabela.
Correntes de Coletor IC (mA)
VCE (V)
IB (A)
0
5
10
15
20
0,005
0,01
0,015
0,02
IC (mA)
Valor Mdio de :
[7] Aps montar o circuito da Fig. 1 projetado do preparatrio, mea as tenses e correntes de
polarizao e compare com os valores previstos teoricamente e os obtidos por simulao e
comente os resultados.
Medies
Valor Terico
Valor Simulado
VBE (V)
VCE (V)
IC (mA)
Valor Experimental
2 AULA PRTICA
O TRANSISTOR BIPOLAR COMO AMPLIFICADOR
[1] Objetivo
Caracterizar o transistor bipolar de juno para a operao de pequenos sinais.
Comparar as caractersticas de pequenos sinais das trs configuraes bsicas
Projetar um amplificador de tenso em emissor-comum.
Figura 4
[2.3] Anlise
Considerando o circuito projetado no item 2.2, calcule os valores tericos para o
ganho de tenso, os limites mximos de excurso de sinal na sada, a impedncia de entrada e a impedncia de sada de cada configurao (nos clculos tericos, considere valores mdios dos parmetros do transistor fornecidos pelo fabricante):
Emissor-comum (Y em terra, entrada em X e sada em Z);
Base-comum (X em terra, entrada em Y e sada em Z);
Coletor-comum (Z em terra, entrada em X e sada em Y).
[2.4] Simulaes
Aterrando todos os terminais X, Y e Z, obtenha a polarizao do circuito medindo
VBE, VCE e IC do transistor em uma anlise DC.
Para cada uma das trs configuraes bsicas (emissor-comum, base-comum e coletor-comum) realize as seguintes simulaes:
Aplique uma fonte de tenso senoidal com amplitude de 10 mV e frequncia de
1 kHz na entrada, conecte um resistor de 1 M ao terminal de sada (para simular a impedncia de entrada do osciloscpio) e apresente, em um mesmo grfico,
as formas de onda da tenso na entrada e na sada do amplificador. Medindo a
amplitude de ambas as formas de onda obtidas, calcule o ganho de tenso.
Aumente a amplitude do sinal aplicado entrada do amplificador at que o transistor deixe de operar na regio ativa em ambos os extremos da forma de onda da
tenso na sada. Mea os limites mximo e mnimo para a tenso na sada.
Ajustando novamente a amplitude do sinal de entrada em 10 mV, adicione um
resistor de teste em srie com a fonte de tenso na entrada do amplificador. Apresente um grfico com a forma de onda da tenso na sada quando o resistor de
teste assume valor igual ao calculado teoricamente para a impedncia de entrada
no item 2.3. Assim, calcule a impedncia de entrada do amplificador simulado
de acordo com o Apndice A.
Conectando agora o resistor de teste ao terminal de sada (substituindo o resistor
de 1 M empregado nos itens anteriores), apresente um grfico a forma de onda
da tenso na sada quando o resistor de teste assume o valor calculado teoricamente para a impedncia de sada do amplificador no item 2.3. Calcule a impedncia de sada do amplificador simulado de acordo com o Apndice A.
Nota
Nome: ________________________________________________________
Nome: ________________________________________________________
[1] Polarizao:
Monte o circuito da Fig. 4 com os componentes calculados no item 2.2 do preparatrio e mea
a polarizao. Compare com os valores tericos e simulados e comente.
Medies
Valor Terico
Valor Simulado
Valor Experimental
VBE (V)
VCE (V)
IC (mA)
10
Valor Simulado
Valor Experimental
[2.2] Varie a amplitude do sinal de entrada at atingir os limites mximos para excurso de
sinal na sada do amplificador. Mea a mxima excurso do sinal na sada e compare
com o valor previsto teoricamente e com o valor obtido na simulao. Comente os resultados obtidos.
Mxima Excurso de Sinal na Sada (Vpp)
Valor Terico
Valor Simulado
Valor Experimental
11
[2.3] Ajuste a amplitude do sinal de entrada de forma que o amplificador volte operao
linear. Mea as impedncias de entrada e de sada e complete a tabela abaixo. Compare
com os valores previstos teoricamente e os obtidos por meio de simulao e comente.
Medidas
Valor Terico
Valor Simulado
Valor Experimental
Impedncia de
Entrada ( )
Impedncia de
Sada ( )
Comentrios sobre os Resultados Obtidos
Valor Terico
Valor Simulado
Valor Experimental
12
Valor Terico
Valor Simulado
Valor Experimental
13
14
3 AULA PRTICA
ESTUDO DO TRANSISTOR DE EFEITO DE CAMPO DE JUNO
[1] Objetivo
Obter as caractersticas de corrente contnua (CC) de um transistor de efeito de campo
de juno (JFET) de canal N.
Fazer um projeto de polarizao.
[2.3] Simulaes
Usando uma anlise tipo DC Sweep, apresente um grfico com as curvas caractersticas ID x VDS @ VGS = -4, -2, -1, -0,5 e 0 V do transistor MPF102 (varie a tenso VDS de 0 a 10 V, com incrementos de 0,01 V).
Simule o circuito projetado no item 2.2 e apresente os valores obtidos para VD, VS
e ID (use valores comerciais de resistores que sero empregados na construo do
circuito em laboratrio e altere o modelo de simulao do JFET para que o transistor usado na simulao apresente os mesmos valores de IDSS e VP que foram medidos na aula prtica).
15
Nota
Nome: ________________________________________________________
Nome: ________________________________________________________
Figura 6
[2] Fixando VDS = 15 V, eleve VA partindo de zero at que ID 1 A; nesse ponto, mea VGS e
tome-a como VP:
VP:
[3] Fixando VGS = 0, eleve VB partindo de zero at que VDS - VGS = -VP; nesse ponto, mea ID
e tome-a como IDSS:
IDSS:
Compare os valores medidos para VP e IDSS com as especificaes do fabricante e comente:
Comentrios
16
[4] Com o circuito da Fig. 6, mea a corrente ID nas condies indicadas nas tabelas a seguir:
Corrente de Dreno ID (mA)
VDS (V)
VGS (V)
- 0,2 VP
- 0,4 VP
- 0,6 VP
- 0,8 VP
- VP
- 2,8 VP
- 3,2 VP
0
0,2 VP
0,4 VP
0,6 VP
0,8 VP
VP
Corrente de Dreno ID (mA)
VDS (V)
VGS (V)
- 1,2 VP
- 1,6 VP
- 2,0 VP
- 2,4 VP
0
0,2 VP
0,4 VP
0,6 VP
0,8 VP
VP
Identifique, nas tabelas, as regies de operao: triodo e saturao. Para uma dada tenso VGS,
por que a corrente ID no , de fato, fixa na regio de saturao?
Resposta
17
Marque os pontos apresentados na tabela anterior no grfico abaixo e obtenha as curvas caractersticas ID x VDS do JFET.
[5] Com os pontos onde VDS - VGS = -VP, monte uma tabela de ID x VGS a partir das medies
feitas no item anterior. Alm disso, calcule, usando o modelo CC do JFET, os valores de
ID para cada uma das tenses VGS, usando os valores medidos para VP e IDSS. Compare os
resultados obtidos e comente.
ID (mA)
VGS (V)
Terico
0
0,2 VP
0,4 VP
0,6 VP
0,8 VP
VP
Experimental
18
[6] Monte o circuito projetado no item 2.2 do preparatrio e mea VD, VS e ID. Compare com
os valores previstos teoricamente e com os obtidos por simulao e comente.
Medies
Valor Terico
Valor Simulado
VD (V)
VS (V)
ID (mA)
Valor Experimental
19
4 AULA PRTICA
O JFET COMO AMPLIFICADOR
[1] Objetivo
Caracterizar o JFET para a operao de pequenos sinais.
Comparar as caractersticas de pequenos sinais das trs configuraes bsicas
Projetar um amplificador de tenso em fonte-comum.
Figura 7
20
[2.3] Anlise
Considerando o circuito projetado no item 2.2, calcule os valores tericos para o
ganho de tenso, a impedncia de entrada e a impedncia de sada de cada configurao
(nos clculos tericos, considere valores dos parmetros do transistor medidos na aula
prtica anterior):
Fonte-comum (Y em terra, entrada em X e sada em Z);
Porta-comum (X em terra, entrada em Y e sada em Z);
Dreno-comum (Z em terra, entrada em X e sada em Y).
Obtenha tambm os limites mximos de excurso de sinal na sada do amplificador na configurao fonte-comum.
[2.4] Simulaes
Aterrando todos os terminais X, Y e Z, obtenha a polarizao do circuito medindo
VD, VS e ID do transistor em uma anlise DC.
Para cada uma das trs configuraes bsicas (fonte-comum, porta-comum e dreno-comum) realize as seguintes simulaes:
Aplique uma fonte de tenso senoidal com amplitude de 10 mV e frequncia de
1 kHz na entrada, conecte um resistor de 1 M ao terminal de sada (para simular a impedncia de entrada do osciloscpio) e apresente, em um mesmo grfico,
as formas de onda da tenso na entrada e na sada do amplificador. Medindo a
amplitude de ambas as formas de onda obtidas, calcule o ganho de tenso.
Apenas para a configurao fonte-comum, aumente a amplitude do sinal aplicado entrada do amplificador at que o transistor deixe de operar na regio de saturao em ambos os extremos da forma de onda da tenso na sada. Mea os limites mximo e mnimo para a excurso de sinal na sada.
Ajustando novamente a amplitude do sinal de entrada em 10 mV, adicione um
resistor de teste em srie com a fonte de tenso na entrada do amplificador. Apresente um grfico com a forma de onda da tenso na sada quando o resistor de
teste assume o valor calculado teoricamente para a impedncia de entrada no item 2.3. Calcule a impedncia de entrada do amplificador simulado de acordo
com o Apndice A.
Conectando agora o resistor de teste ao terminal de sada (substituindo o resistor
de 1 M empregado nos itens anteriores), apresente um grfico com a forma de
onda da tenso na sada quando o resistor de teste assume o valor calculado teoricamente para a impedncia de sada do amplificador no item 2.3. Calcule a impedncia de sada do amplificador simulado de acordo com o Apndice A.
21
Nota
Nome: ________________________________________________________
Nome: ________________________________________________________
[1] Polarizao:
Monte o circuito da Fig. 7 com os componentes calculados no item 2.2 do preparatrio e mea
a polarizao. Compare com os valores tericos e simulados e comente.
Medies
Valor Terico
Valor Simulado
Valor Experimental
VD (V)
VS (V)
ID (mA)
22
Valor Simulado
Valor Experimental
[2.2] Varie a amplitude do sinal de entrada at atingir os limites mximos da excurso de sinal
na sada do amplificador. Mea a mxima excurso e compare com o valor previsto teoricamente e com o valor obtido na simulao. Comente os resultados obtidos.
Mxima Excurso de Sinal na Sada (Vpp)
Valor Terico
Valor Simulado
Valor Experimental
23
[2.3] Ajuste a amplitude do sinal de entrada de forma que o amplificador volte operao
linear. Mea as impedncias de entrada e de sada e complete a tabela abaixo. Compare
com os valores previstos teoricamente e os obtidos por meio de simulao e comente.
Medidas
Valor Terico
Valor Simulado
Valor Experimental
Impedncia de Entrada ( )
Impedncia de
Sada ( )
Comentrios sobre os Resultados Obtidos
Medidas
Ganho de Tenso
(V/V)
Impedncia de Entrada ( )
Impedncia de
Sada ( )
Valor Terico
Valor Simulado
Valor Experimental
24
Medidas
Ganho de Tenso
(V/V)
Impedncia de Entrada ( )
Impedncia de
Sada ( )
Valor Terico
Valor Simulado
Valor Experimental
25
26
5 AULA PRTICA
AMPLIFICADOR DE TENSO COM ENTRADA DIFERENCIAL
[1] Objetivo
Analisar o funcionamento de um amplificador de tenso com dois estgios e entrada
diferencial.
Ajustar a tenso de offset na sada de um amplificador diferencial.
Figura 8
[2.2] Simulaes
Aterrando os terminais de entrada, obtenha a polarizao do circuito medindo VBE,
VCE e IC de cada transistor em uma anlise DC.
Para medir o ganho de tenso diferencial ser necessrio aplicar apenas a parcela
diferencial de sinais entrada do amplificador, de forma que o ganho de modo
comum no influencie a medida. Para isso, deve ser utilizado o circuito apresenta-
27
Figura 9
28
Nota
Nome: ________________________________________________________
Nome: ________________________________________________________
[1] Monte o circuito da Fig. 10 e conecte ambas as entradas do amplificador terra. Ajuste o
potencimetro P1 at que a tenso de polarizao CC na sada do amplificador seja nula.
Explique o motivo do aparecimento de uma tenso de offset na sada do amplificador e
por que o uso do potencimetro P1 foi capaz de zer-la.
Figura 10
Resposta
29
Valor Terico
Valor Simulado
Valor Experimental
VBE (V)
VCE (V)
IC (mA)
Transistor NPN da Entrada Negativa
Medies
Valor Terico
Valor Simulado
Valor Experimental
VBE (V)
VCE (V)
IC (mA)
Transistor PNP da Sada
Medies
Valor Terico
Valor Simulado
VBE (V)
VCE (V)
IC (mA)
Comentrios sobre os Resultados Obtidos
Valor Experimental
30
Figura 10
Valor Simulado
Valor Experimental
[4] Usando o circuito da Fig. 11 e mantendo a amplitude do sinal de entrada em um nvel suficiente para que o amplificador opere linearmente, mea o ganho de tenso e a impedncia de entrada diferencial. Compare com os valores previstos teoricamente e com os obtidos atravs das simulaes. Comente os resultados.
Medidas
Ganho de Tenso
(V/V)
Impedncia de Entrada ( )
Valor Terico
Valor Simulado
Valor Experimental
31
Valor Terico
Valor Simulado
Valor Experimental
32
33
6 AULA PRTICA
AMPLIFICADOR DE DOIS ESTGIOS COM BOOTSTRAP
[1] Objetivo
Realizar o projeto de um amplificador de dois estgios incluindo um bootstrap no
primeiro estgio.
Verificar a vantagem do bootstrap.
Figura 12
34
[2.2] Projeto
No circuito da Fig. 12, considere VCC = 10 V, Q1 = Q2 = BC546/8/9 e RL = 10 k .
Dessa forma, dimensione todos os resistores do circuito (empregando valores comerciais
e/ou associaes dos mesmos) de forma a satisfazer s seguintes especificaes:
Corrente de polarizao IC1 = 2 mA, independentemente de .
Mdulo do ganho do primeiro estgio |AV1| 2,5.
Impedncia de entrada ZIN 50 k .
Corrente de polarizao IC2 = 1 mA, independentemente de .
Mdulo do ganho do segundo estgio |AV2| 10.
Mxima amplitude do sinal na sada igual a 5 V pico a pico.
Uma vez que todos os resistores estejam calculados, obtenha os valores dos capacitores de acoplamento de acordo com as seguintes expresses:
ZIN C1 = 300 ms;
[R1//R2//R3 + R5//(r 1/( 1+1))] C2 = 10 ms;
[R4 + R6//R7//(r 2 + ( 2+1)R9)] C3 = 30 ms;
[R10//(R9 + (r 2 + R4//R6//R7)/( 2+1))] C4 = 3 ms;
(R8 + RL) C5 = 100 ms.
Sugesto: Para o projeto, use as expresses simplificadas obtidas no item 2.1 e inicie os clculos dimensionando os componentes do segundo estgio.
[2.3] Anlise do Circuito Projetado
A partir dos valores comerciais dos resistores projetados no item 2.2, calcule os
valores numricos de todos os ganhos, impedncias de entrada e limites de excurso de
sinal usando as expresses obtidas no item 2.1.
[2.4] Simulaes
Simule o circuito projetado e obtenha os seguintes resultados:
Aplique um sinal de 1 kHz suficientemente pequeno entrada do amplificador,
de forma a produzir uma baixa distoro na sada e apresente, em um mesmo
grfico, as formas de onda do sinal de entrada e da tenso na sada do primeiro
estgio. A partir desse grfico mea as amplitudes dos sinais e obtenha o valor
do ganho do primeiro estgio.
Apresente em um mesmo grfico as formas de onda da tenso na entrada do
segundo estgio e da tenso na sada do amplificador. A partir da medio da
amplitude de ambas as formas de onda, obtenha o ganho do segundo estgio.
Eleve a amplitude do sinal de entrada at que a tenso na sada atinja os limites
mnimo e mximo de excurso de sinal. Apresente o grfico com a forma de
onda da tenso na sada e mea os limites de excurso.
Conecte um resistor de teste em srie com a fonte de tenso de entrada, com
um valor igual ao estimado para a impedncia de entrada do amplificador. Apresente o grfico com a forma de onda da tenso na sada para esse caso. Medindo a amplitude dessa forma de onda e considerando a amplitude da tenso
35
36
Nota
Nome: ________________________________________________________
Nome: ________________________________________________________
Valor Terico
Valor Simulado
Valor Experimental
VBE (V)
VCE (V)
IC (mA)
Transistor Q2
Medies
Valor Terico
Valor Simulado
VBE (V)
VCE (V)
IC (mA)
Comentrios sobre os Resultados Obtidos
Valor Experimental
37
Valor Simulado
Valor Experimental
[3] Ajustando a amplitude do sinal de entrada de forma a garantir uma operao com baixa
distoro, mea os ganhos de tenso AV1 e AV2. Compare com os valores previstos teoricamente e com os obtidos por simulao. Comente os resultados.
Medidas
Valor Terico
Valor Simulado
AV1 (V/V)
AV2 (V/V)
Comentrios sobre os Resultados Obtidos
Valor Experimental
38
[4] Mea a impedncia de entrada do amplificador e compare com os valores previstos teoricamente e com aqueles obtidos por simulao. Comente os resultados.
Medidas
Valor Terico
Valor Simulado
Valor Experimental
Impedncia de Entrada ( )
Comentrios sobre os Resultados Obtidos
[5] Retire o capacitor C2 do circuito e mea novamente o ganho AV1 e a impedncia de entrada do amplificador. Compare com os resultados previstos teoricamente e com os obtidos
por simulao. Comente os resultados.
Medidas
Valor Terico
Valor Simulado
Valor Experimental
39
APNDICE A
MEDINDO IMPEDNCIAS DE ENTRADA E DE SADA
Figura A1
40
Figura A2
VO1
A V VIN
A V VS ,
(1)
onde VS a amplitude do sinal na fonte de sinal. Com um resistor de teste no nulo, a amplitude da tenso na sada passa a ser dada por:
VO2
A V VIN
AV
Z IN
VS
R T Z IN
Z IN
VO1 .
R T Z IN
(2)
41
do amplificador e a designamos por VO1. Da mesma forma que na seo anterior, essa amplitude ser dada por (1).
Figura A3
Uma vez que VO1 tenha sido medida, conectamos o resistor de teste RT conforme mostrado na Fig. A3. Assim, a nova amplitude da forma de onda de tenso na sada ser dada por:
VO2
AV
RT
VIN
ZO R T
AV
RT
VS
ZO R T
RT
VO1 ,
ZO R T
(3)
42
condio necessria para evitar que a resistncia de modo comum afete o valor medido para
a impedncia de entrada diferencial. Portanto, o circuito para a medio da impedncia de
entrada diferencial requer dois resistores de teste iguais, conforme mostrado na Fig. A4.
Figura A4
VO1
A VD VD .
(4)
VO2
A VD VIND
A VD
Z IND
VD
2 R T Z IND
Z IND
VO1 .
2 R T Z IND
(5)
Analogamente aos procedimentos descritos anteriormente, para encontrar o valor da impedncia de entrada diferencial, devem-se variar ambos os resistores de teste, de modo que os
dois permaneam iguais, at que a amplitude da forma de onda da tenso na sada VO2 seja
reduzida metade do valor VO1, medido sem os resistores de teste (RT = 0). De acordo com
(5), quando VO2 = 0,5 VO1, teremos que RT = 0,5 ZIND. Dessa forma, uma vez que os resistores
de teste tenham sido ajustados, o valor da impedncia de entrada diferencial pode ser obtido
medindo-se o valor de RT.
Entretanto, na prtica, relativamente complicado variar igualmente dois resistores isoladamente. Portanto, nesse caso, mais adequado realizar a medio acima empregando dois
resistores RT fixos, cujos valores so iguais e conhecidos. Novamente, o valor de resistncia
escolhido para RT deve ser prximo da metade da impedncia de entrada diferencial a ser medida a qual pode ser estimada teoricamente. Dessa forma, mede-se a amplitude das tenses
VO1 e VO2 na sada, respectivamente sem (RT = 0) e com os resistores de teste conectados ao
circuito, e calcula-se ZIND atravs de (5).
43
APNDICE B
VALORES COMERCIAIS DE RESISTORES
RESISTORES DE 5%
Valores de resistncias obtidos multiplicando-se os nmeros abaixo por potncias de dez.
Exemplo: 18 180 ; 1,8 k ; 18 k e outros.
10
11
12
13
15
16
18
20
22
24
27
30
33
36
39
43
47
51
56
62
33
39
47
56
68
82
- RESISTORES DE 10%
10
12
15
18
22
27
68
75
82
91